本發(fā)明屬于集成電路設計
技術領域：
，特別涉及一種支持多協(xié)議的鎖相環(huán)。
背景技術：
：鎖相環(huán)(PhaseLockedLoop，PLL)是一種反饋電路，通過外部輸入的低頻率的參考信號控制電路輸出的高頻率振蕩信號的頻率和相位。PLL可為其它電路提供精確、穩(wěn)定的時鐘信號，在有線數(shù)據(jù)傳輸和無線通信中都具有重要的作用。PLL的基本原理圖如圖1所示，主要包含鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器(VoltageControlledOscillator)和分頻器等模塊。fREF為輸入?yún)⒖夹盘枺琭OUT為PLL的輸出信號，fDIV為fOUT經(jīng)過分頻器分頻后的輸出信號。高速串行數(shù)據(jù)傳輸目前有多種協(xié)議，每種協(xié)議規(guī)定了多個不同的數(shù)據(jù)傳輸速率。某些應用需要能支持多協(xié)議、多數(shù)據(jù)率傳輸?shù)母咚俅陔娐罚@樣的電路需要具有能提供所需多種頻率的PLL。目前有的電路使用2個PLL實現(xiàn)多頻率輸出，這樣電路面積比較大，PLL和其它電路的連接比較復雜。有的電路采用小數(shù)分頻結構的PLL實現(xiàn)多頻率輸出，這時輸出信號的雜散或噪聲較大，信號質(zhì)量難以保證。技術實現(xiàn)要素：為了克服上述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種支持多協(xié)議的鎖相環(huán)，其支持多種高速串行接口協(xié)議，具有多個輸出頻率，支持以太網(wǎng)、光纖通道、RapidIO協(xié)議中規(guī)定的多種數(shù)據(jù)率，為收發(fā)機電路提供所需的時鐘信號。為了實現(xiàn)上述目的，本發(fā)明采用的技術方案是：一種支持多協(xié)議的鎖相環(huán)，包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器和分頻器，所述壓控振蕩器有兩個，并聯(lián)設置，且諧振在不同頻率，分別覆蓋不同的頻率范圍，同一時刻只有一個壓控振蕩器在工作；所述分頻器為多模式分頻器，包含了多個不同分頻比的分頻模塊，將正在工作的壓控振蕩器的輸出頻率信號fOUT進行分頻得到信號fDIV，信號fDIV和參考信號fREF通過鑒頻鑒相器比較，再經(jīng)過電荷泵、低通濾波器輸出對壓控振蕩器的控制信號，鎖定正在工作的壓控振蕩器的頻率和相位。本發(fā)明還包括多路選擇器，多路選擇器選擇正在工作的壓控振蕩器的輸出，將鎖定后的信號傳送出去。本發(fā)明還包括設置輸出頻率的模式控制電路，所述模式控制電路輸出控制信號C1～C5，C1調(diào)整電荷泵的偏置電流，使得在不同頻率下電荷泵具有正確的輸出；C2和C3設定壓控振蕩器的狀態(tài)為工作或休眠，并調(diào)節(jié)工作的壓控振蕩器的振蕩頻率；C4設定多路選擇器的輸出來源；C5設定多模式分頻器的分頻比?？刂菩盘朇1～C5是單位或多位控制信號。所述多模式分頻器包括四個分頻模塊，壓控振蕩器的輸出頻率信號fOUT進入多模式分頻器，根據(jù)控制信號C5的設置，fOUT通過四個分頻模塊中的一個進行分頻，再經(jīng)過多路選擇器輸出得到fDIV，該四個分頻模塊分別實現(xiàn)68/80/82.5/100分頻功能。所述分頻模塊68分頻由級聯(lián)的2分頻、2分頻、8/9分頻電路實現(xiàn)；80分頻由級聯(lián)的4個2分頻、1個5分頻電路實現(xiàn)；82.5分頻由級聯(lián)的2分頻、2分頻、20/21分頻電路實現(xiàn)；100分頻由級聯(lián)的2分頻、2分頻、5分頻/5分頻電路實現(xiàn)。所述分頻模塊實現(xiàn)固定的整數(shù)或分數(shù)分頻。與現(xiàn)有技術相比，本發(fā)明的有益效果是：僅用一個PLL就可以支持多個高速串行接口協(xié)議所需的多個頻率。該PLL僅需一個固定的外部參考輸入信號。該PLL使用固定的整數(shù)和分數(shù)分頻器，輸出信號的相位噪聲和雜散較小。附圖說明圖1是常規(guī)鎖相環(huán)原理圖。圖2是支持多協(xié)議的鎖相環(huán)原理圖。圖3是多模式分頻器原理圖。圖4是多模式分頻器中各分頻模塊的原理圖。具體實施方式下面結合附圖，對優(yōu)選實施例作詳細說明。應該強調(diào)的是，下述說明僅僅是示例性的，而不是為了限制本發(fā)明的范圍及其應用。本發(fā)明PLL的電路結構如圖2所示，包含鑒頻鑒相器、電荷泵、低通濾波器、兩個諧振在不同頻率的VCO、多路選擇器和多模式分頻器，此外還有設置輸出頻率的模式控制電路。該電路使用兩個VCO，分別覆蓋不同的頻率范圍，在使用中根據(jù)設定同一時刻只有一個VCO在工作。多模式分頻器則包含了多個不同分頻比的分頻模塊，將正在工作的VCO的頻率進行分頻。特別需要說明的是多模式分頻器中的各分頻模塊實現(xiàn)固定的整數(shù)或分數(shù)分頻，具有良好的相位噪聲和雜散特性。VCO的輸出信號fOUT經(jīng)過多模式分頻器分頻后得到信號fDIV。fDIV和外部輸入的參考信號fREF通過鑒頻鑒相器的比較，再經(jīng)過電荷泵和低通濾波器輸出對VCO的控制信號，鎖定正在工作的VCO的頻率和相位。多路選擇器則選擇正在工作的VCO的輸出，將鎖定后的信號傳送出去。由于兩個VCO具有較寬的頻率覆蓋范圍，多模式分頻器能提供多種分頻比，因此在適當設計下能產(chǎn)生多種協(xié)議所需的多個輸出頻率。模式控制電路對PLL中其它電路進行調(diào)節(jié)，使PLL工作在設定的頻率。圖2中的模式控制電路輸出控制信號C1～C5。C1調(diào)整電荷泵的偏置電流，使得在不同頻率下電荷泵具有正確的輸出；C2和C3設定VCO的狀態(tài)(工作或休眠)，并調(diào)節(jié)工作的VCO的振蕩頻率；C4設定多路選擇器的輸出來源；C5設定多模式分頻器的分頻比。需要說明的是C1～C5可以是單位或多位控制信號。圖3是多模式分頻器的原理圖。VCO的輸出fOUT進入多模式分頻器，根據(jù)控制信號C5的設置，fOUT通過四個分頻模塊中的一個進行分頻，再經(jīng)過多路選擇器輸出得到fDIV。該四個分頻模塊分別實現(xiàn)68/80/82.5/100分頻功能。圖4是多模式分頻器中各分頻模塊的實現(xiàn)方式。68分頻由級聯(lián)的2分頻、2分頻、8/9分頻電路實現(xiàn)；80分頻由級聯(lián)的4個2分頻、1個5分頻電路實現(xiàn)；82.5分頻由級聯(lián)的2分頻、2分頻、20/21分頻電路實現(xiàn)；100分頻由級聯(lián)的2分頻、2分頻、5分頻/5分頻電路實現(xiàn)。表1是支持多協(xié)議的PLL的輸出頻率。輸入?yún)⒖夹盘栴l率為125MHz，使用68分頻時PLL輸出信號頻率為8.5GHz；使用80分頻時PLL輸出信號頻率為10.0GHz；使用82.5分頻時PLL輸出信號頻率為10.3125GHz；使用100分頻時PLL輸出信號頻率為12.5GHz。該PLL的4種輸出頻率經(jīng)過2的冪次分頻可以得到低頻信號。PLL的輸出及其分頻后的輸出頻率可支持以太網(wǎng)、光纖通道、RapidIO協(xié)議對時鐘頻率的要求。表1支持多協(xié)議的鎖相環(huán)的輸出頻率參考頻率(MHz)輸出頻率(GHz)分頻比支持協(xié)議1258.568光纖通道1251080RapidIO12510.312582.5以太網(wǎng)，RapidIO12512.5100RapidIO以上所述，僅為本發(fā)明較佳的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本
技術領域：
的技術人員在本發(fā)明揭露的技術范圍內(nèi)，可輕易想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應該以權利要求的保護范圍為準。當前第1頁1 2 3