本發(fā)明屬于光纖時間傳遞技術(shù)領(lǐng)域，涉及時延控制方法，尤其是一種應(yīng)用于光纖時間傳遞的大范圍高分辨率時延控制方法。

背景技術(shù)：

利用光纖進(jìn)行時間傳遞的研究自產(chǎn)生至今仍是國際研究熱點。光纖時間傳遞技術(shù)具有安全、可靠、穩(wěn)定等諸多優(yōu)勢，它除了具有高精度高穩(wěn)定性能外，由于以地面光纖為承載網(wǎng)絡(luò)，通信資源豐富，通信能力較強(qiáng)，用于構(gòu)建時間同步管理系統(tǒng)具有天然的優(yōu)勢。這種時間頻率傳遞方法以其優(yōu)勢，引起了多個國家及其研究機(jī)構(gòu)的重視。

時延控制單元是光纖時間傳遞的一個重要環(huán)節(jié)。目前基于光纖的時間傳遞方法可分為單向法傳輸和雙向法傳輸，但是兩者所基于的基本原理是一樣的。光纖時間傳遞的基本原理是先通過估算或?qū)崪y等方法獲得兩地之間的傳輸時延，然后通過對傳輸時延進(jìn)行補(bǔ)償實現(xiàn)時間的傳遞同步。

當(dāng)前應(yīng)用于光纖時間傳遞的時延控制技術(shù)，主要有：移相器，利用移相器產(chǎn)生穩(wěn)定的相位差，但是該技術(shù)可能存在信號間斷，且控制范圍極窄，一般為10ns；可編程延遲線，雖然分辨率高，但一樣難以實現(xiàn)大范圍的時延控制，一般僅為幾十ns一下；FPGA(現(xiàn)場可編程門陣列)，利用FPGA實現(xiàn)相位移動，由于FPGA的移相的分辨率取決于FPGA的時鐘頻率，極大地限制了其分辨率。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點，提供一種應(yīng)用于光纖時間傳遞的大范圍高分辨率時延控制方法，其通過FPGA技術(shù)和PLL移相技術(shù)的結(jié)合，實現(xiàn)相位時延的粗調(diào)和細(xì)調(diào)，實現(xiàn)大范圍高分辨率的時延控制。

本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的：

這種應(yīng)用于光纖時間傳遞的大范圍高分辨率時延控制方法，包括控制器、DA轉(zhuǎn)換器、PLL移相器和FPGA；待延遲的時間信號和時鐘信號作為輸入信號，輸出信號是經(jīng)過延時的時間信號：光纖時間傳遞系統(tǒng)的時延控制單元接收到一個時延控制量，所述時延控制量送給控制器處理，控制器將其中為時鐘周期整數(shù)倍的時延控制量發(fā)送給FPGA，將小于時鐘周期的時延控制量發(fā)送給DA轉(zhuǎn)換器轉(zhuǎn)換為模擬電壓；FPGA控制時鐘周期的整數(shù)倍的時延用以對時間信號時延的粗調(diào)；通過DA轉(zhuǎn)換器轉(zhuǎn)換輸出的模擬電壓，用于控制PLL移相器內(nèi)部的鑒相電壓值，從而完成對PLL移相器輸出信號相位的控制，實現(xiàn)對時間信號時延的細(xì)調(diào)。

進(jìn)一步，上述時延控制量是用于補(bǔ)償光纖傳播造成的時延以實現(xiàn)光纖時間同步。

進(jìn)一步，上述控制器是為單片機(jī)。

進(jìn)一步，上述DA轉(zhuǎn)換器為20位的數(shù)字模擬轉(zhuǎn)換芯片。

進(jìn)一步，上述PLL移相器的工作步驟為：

1)時鐘信號和VCXO信號經(jīng)過N分頻，同時輸入鑒相器；

2)將步驟1)所述的鑒相器輸出的相位差信號，送入低通濾波器得到一個代表相位差的電壓值；

3)DA輸出的電壓與低通濾波器的輸出電壓值輸入到PI控制器；

4)PI控制器控制VCXO信號的相位，使其與時鐘信號的相位差經(jīng)低通濾波器得到的電壓值與DA輸出的電壓值相等，從而實現(xiàn)用DA控制PLL移相器輸出的相位，實現(xiàn)PLL移相器的移相。

進(jìn)一步，以上步驟1)中，所述N為正整數(shù)。

本發(fā)明具有以下有益效果：

本發(fā)明通過FPGA和PLL移相技術(shù)的應(yīng)用實現(xiàn)了一種可用于光纖時間傳遞的大范圍高分辨率時延控制技術(shù)。正如背景所述，光纖時間傳遞以其較高的精度，極有可能成為一種廣泛大規(guī)模使用的技術(shù)，本發(fā)明可以很好的應(yīng)用于高精度的光纖時間傳遞，且具有大范圍和高分辨率的特點。該發(fā)明可應(yīng)用于光纖時間傳遞，可馴原子鐘，信號處理等領(lǐng)域。

進(jìn)一步，綜上所述，本發(fā)明具有以下幾點優(yōu)勢：

(1)本發(fā)明具有很高的時延控制分辨率，采用PLL(鎖相環(huán))移相技術(shù)實現(xiàn)高分辨率的時延控制。

(2)本發(fā)明采用FPGA移相技術(shù)，實現(xiàn)大范圍的時延控制。

(3)本發(fā)明采用兩段式調(diào)節(jié)，即FPGA粗調(diào)和PLL移相細(xì)調(diào)相結(jié)合。粗調(diào)負(fù)責(zé)整倍數(shù)于FPGA時鐘周期的時延的調(diào)節(jié)，細(xì)調(diào)負(fù)責(zé)小于FPGA時鐘周期的時延的調(diào)節(jié)。從而實現(xiàn)了，大范圍高分辨率的時延控制。

附圖說明

圖1為實施例的總體結(jié)構(gòu)示意圖；

圖2為實施例的總體結(jié)構(gòu)示意圖中PLL移相器的結(jié)構(gòu)示意圖；

圖3為實施例的總體結(jié)構(gòu)示意圖中FPGA實現(xiàn)的內(nèi)部結(jié)構(gòu)示意圖；

圖4為本發(fā)明光纖時間傳遞系統(tǒng)工作步驟框圖。

具體實施方式

本發(fā)明應(yīng)用于光纖時間傳遞的大范圍高分辨率時延控制方法中，由控制器(控制器優(yōu)選單片機(jī))、DA(數(shù)字模擬)轉(zhuǎn)換器、PLL(鎖相環(huán))移相器、FPGA(現(xiàn)場可編程門陣列)組成。待延遲的時間信號和時鐘信號作為輸入信號，輸出信號是經(jīng)過延時的時間信號。光纖時間系統(tǒng)的時延控制單元接收到一個時延控制量。所述時延控制量是用于補(bǔ)償光纖傳播造成的時延以實現(xiàn)光纖時間同步。該時延控制量送給控制器處理，控制器將其中為時鐘周期整數(shù)倍的時延控制量發(fā)送給FPGA。將小于時鐘周期的時延控制量發(fā)送給DA(數(shù)字模擬轉(zhuǎn)換)轉(zhuǎn)換為模擬電壓。FPGA控制時鐘周期的整數(shù)倍的時延，實現(xiàn)了對時間信號時延的粗調(diào)。通過DA轉(zhuǎn)換輸出的模擬電壓，用于控制PLL移相器內(nèi)部的鑒相電壓值，從而完成了對PLL輸出信號相位的控制，實現(xiàn)對時間信號時延的細(xì)調(diào)。所述的PLL移相器的具體工作步驟如下：

①時鐘信號和VCXO(壓控晶振)信號經(jīng)過N分頻，同時輸入鑒相器。所述N為正整數(shù)。

②步驟①所述的鑒相器輸出的相位差信號，送入低通濾波器得到一個代表相位差的電壓值。

③DA輸出的電壓與低通濾波器的輸出電壓值輸入到PI(比例積分)控制器。

④PI控制器控制VCXO的相位，使其與時鐘信號的相位差經(jīng)低通濾波器得到的電壓值與DA輸出的電壓值相等，從而實現(xiàn)了用DA控制PLL輸出的相位，也就是實現(xiàn)了PLL移相。

下面結(jié)合實施例和附圖對本發(fā)明做進(jìn)一步詳細(xì)描述，本實施例以本發(fā)明的技術(shù)方案為前提進(jìn)行實施方案和具體的內(nèi)部流程，但本發(fā)明的保護(hù)范圍不限于下述的實施例。

圖1為實施例的總體結(jié)構(gòu)示意圖。假定時鐘信號的頻率為10MHz，那么時鐘周期為100ns，假定時間信號為1PPS(one pulse per second)。其中控制器為單片機(jī)(MCU)，DA為20位的數(shù)字模擬轉(zhuǎn)換芯片。

1.光纖時間系統(tǒng)的時延控制單元的單片機(jī)接收到一個時延值。

2.單片機(jī)經(jīng)過處理后將整數(shù)倍于100ns的時延數(shù)(即為SET0)傳遞給FPGA，將小于100ns的時延數(shù)傳遞給DA芯片做數(shù)字模擬轉(zhuǎn)換。

3.FPGA控制整數(shù)倍于100ns的時延，實現(xiàn)了對時間信號時延的粗調(diào)。

4.通過DA轉(zhuǎn)換輸出的模擬電壓，用于控制PLL移相器內(nèi)部的鑒相電壓值，從而完成了對PLL輸出信號相位的控制，實現(xiàn)對時間信號小于100ns時延的細(xì)調(diào)。

圖2為實施例的總體結(jié)構(gòu)示意圖中PLL移相器的結(jié)構(gòu)示意圖。其中PFD為鑒相鑒頻器，LPF為低通濾波器，PI為比例積分控制器，VCXO為壓控晶振?！?表示信號的4分頻。

10M時鐘信號經(jīng)過4分頻后與VCXO經(jīng)過4分頻后的信號進(jìn)入PFD進(jìn)行鑒相，得到代表相位差的電壓值，然后DA轉(zhuǎn)換輸出的模擬電壓同時輸入到PI控制器中，PI控制器的輸出去控制VCXO，從而實現(xiàn)了用DA控制PLL輸出的相位，也就是實現(xiàn)了PLL移相。

圖3為實施例總體結(jié)構(gòu)示意圖中FPGA的內(nèi)部結(jié)構(gòu)示意圖。圖中Counter為計數(shù)器，Comparator為比較器，CLK為時鐘信號，CLR為清零信號。Q為計數(shù)器輸出。

輸入待時延控制的1PPS的上升沿對所述的計數(shù)器值進(jìn)行清零。計數(shù)器對PLL移相器的輸出信號OUT進(jìn)行計數(shù)，并將計數(shù)輸出值Q與時延控制的整周期控制值SET0進(jìn)行比較。當(dāng)兩者相等時，則輸出1pps信號。

綜上所述，如圖4，本發(fā)明的光纖時間傳遞系統(tǒng)工作步驟：

1、光纖鏈路傳輸時延測量單元實時檢測光纖鏈路的傳輸時延，得到光纖鏈路傳輸時延值。

2、步驟1所述的光纖鏈路傳輸時延值輸入到運(yùn)算控制單元，運(yùn)算控制單元計算出可以補(bǔ)償步驟1所述的光纖鏈路傳輸時延值的時延控制量。

3、時延控制單元根據(jù)步驟2所述的時延控制量，對輸入的時間信號和頻率信號進(jìn)行時延控制調(diào)整，實現(xiàn)輸入時間信號與輸出時間信號精確同步。