專利名稱：功率放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率放大器。
背景技術(shù)：
通常，D類放大器包括按圖騰柱(totempole)結(jié)構(gòu)布置的兩個n 型功率MOSFET組成的輸出級，如圖1所示。利用某種形式的脈沖 寬度調(diào)制(PWM)來使輸出節(jié)點V。ut在電源線之間切換。LC低通濾 波器通常被插入輸出節(jié)點V。ut和揚聲器負(fù)載之間，以便濾除高頻分 量。由穩(wěn)定電源VKg供電的驅(qū)動器電路對低側(cè)功率MO SFET Ml的柵 極進(jìn)行控制。該拓?fù)浣Y(jié)構(gòu)自動地限制了功率MOSFET的柵源電壓。 另一驅(qū)動器電路對高側(cè)功率MOSFET MH的柵極進(jìn)行控制。為了使高 側(cè)功率MOSFET MH導(dǎo)通，需要一個高于電源電壓Vdd的柵極電壓。 利用自舉電容器Cb。。t動態(tài)地創(chuàng)建該電壓。當(dāng)?shù)蛡?cè)功率MOSFET 導(dǎo)通時，輸出節(jié)點V。ut被下拉至負(fù)電源V^。通過連接在穩(wěn)定電源 和自舉電壓Vb。。t之間的自舉二極管Db。。t來對自舉電容器Cb。。t進(jìn)行充 電。當(dāng)高側(cè)功率MO SFET MH導(dǎo)通并且低側(cè)功率MOSFET Ml截止時， 輸出節(jié)點V福被上拉至正電源Vdd。這時，自舉二極管Db。。t被反向偏 置，并且自舉電容器Cb。。t用作用于高側(cè)驅(qū)動器的浮動供電電源。一 般情況下，高側(cè)驅(qū)動器具有使自舉電容器Cb。。t上的電壓降低的中等 的電流消耗。但是，每次D類功率級進(jìn)行切換，自舉電容器Cb。。t均 被重新充電。該自舉結(jié)構(gòu)的一個缺點是，由于自舉二極管Db。。t上的 不可避免的電壓降而使得自舉電容器Cb。。t上的電壓總是低于穩(wěn)定電 源V^的電壓。該電壓一般為0.6V (室溫)，但是在-4(TC下幾乎能 增大至IV。較低的自舉電壓意味著高側(cè)功率MOSFET MH的柵源電 壓較小，從而R。n較高。并且，為了圖1所示的D類功率級處于最佳 工作狀態(tài)，希望自舉電壓與穩(wěn)定電源的電壓相匹配。
發(fā)明內(nèi)容
因此，本發(fā)明的一個目的是提供一種解決了上述問題的功率放 大器。本發(fā)明由獨立權(quán)利要求所限定。從屬權(quán)利要求中定義了優(yōu)選實 施例。
一種功率放大器實現(xiàn)了該目的，該功率放大器包括
第一晶體管，其具有耦接在正供電端和輸出端之間的第一主通 道，所述第一晶體管具有被高側(cè)驅(qū)動器電路所提供的第一柵極信號所 驅(qū)動的控制端，所述高側(cè)驅(qū)動器電路由第一電壓端偏置，
第二晶體管，其具有耦接在輸出端和負(fù)供電端之間的第二主通 道，所述第二晶體管具有被低側(cè)驅(qū)動器電路所提供的第二柵極信號所 驅(qū)動的第二控制端，所述低側(cè)驅(qū)動器電路由第二電壓端偏置，以及
開關(guān)電路，其被耦接在第一電壓端和第二電壓端之間，所述開 關(guān)電路被第二柵極信號所控制。
因此，開關(guān)電路代替了二極管。當(dāng)D類級的輸出節(jié)點V。ut為低 時，開關(guān)電路閉合，以使得自舉電容器Cb。。t被充電(重新充電)至 非常接近穩(wěn)定電源Vreg的電壓。當(dāng)輸出節(jié)點V。ut為高時，開關(guān)電路斷 開，從而使得自舉電壓能夠被提升至電源電壓Vdd以上。用來控制開
關(guān)的信號與用來控制低側(cè)功率MOSFETML的柵極的信號相同，以允 許非常簡單的實現(xiàn)方式。當(dāng)?shù)蛡?cè)功率MOSFETM:J勺柵極為高時，這 就表示輸出節(jié)點V。ut必然為低，從而開關(guān)電路閉合以對自舉電容器 Cb。。t進(jìn)行充電(重新充電)。當(dāng)正好在輸出節(jié)點V。ut的上升沿之前 對低側(cè)功率M0SFET1V^的柵極進(jìn)行放電，這就正好及時地斷開了開 關(guān)，從而防止電流從自舉電容器Cb。。t流回穩(wěn)定電源Vfeg。
在本發(fā)明的一個實施例中，所述開關(guān)電路包括第三晶體管，所 述第三晶體管具有耦接在第一電壓端和第二電壓端之間的第三主通 道，所述第三晶體管具有被鎖存電路的輸出所驅(qū)動的第三柵極端，所 述鎖存電路被第二柵極信號所控制。該鎖存電路是有利的，原因在于， 只要控制信號穩(wěn)定，它就能保持其邏輯電平(即輸出電壓)穩(wěn)定，從 而使得對晶體管的控制具有魯棒性。該晶體管起到一個具有相對較低的導(dǎo)通電阻的開關(guān)的作用，因此可以避免現(xiàn)有技術(shù)中的自舉二極管的 較大電壓降。還可以發(fā)現(xiàn)，除了晶體管之外，可以使用具有較低的導(dǎo) 通電阻的任何合適的開關(guān)，例如MEMS開關(guān)。優(yōu)選地，該晶體管是 PMOS晶體管，但是，可以替換使用NMOS晶體管、雙極型晶體管 之類的任何適當(dāng)類型的晶體管。
在本發(fā)明的另一個實施例中，所述鎖存電路包括第一反相器， 其具有與第三柵極端耦接的第一反相器輸入端以及與中間節(jié)點耦接 的第一反相器輸出端；以及第二反相器，其具有與中間節(jié)點耦接的第 二反相器輸入端以及與第三柵極端耦接的第二反相器輸出端。需要強 調(diào)的是，這是鎖存電路的一種相對簡單的實現(xiàn)方式?？蛇x擇地，如本 領(lǐng)域技術(shù)人員已知，可以使用受控反相器或者傳輸門和反相器的串聯(lián) 組合。但是，該實施例可能是適合于本發(fā)明D類放大器的鎖存電路 的最簡單的實現(xiàn)方式。
在本發(fā)明的另一個實施例中，所述鎖存電路還包括第四晶體管， 該第四晶體管具有與輸出端耦接的第四控制端以及耦接在中間結(jié)點 和第二柵極信號之間的第四主通道，并且，該第四晶體管用于控制所 述鎖存電路的狀態(tài)。優(yōu)選地，所述第四晶體管是PMOS晶體管。可 選地，可以替換使用NMOS晶體管、雙極型晶體管或MEMS。
根據(jù)對附圖的示意性描述，本發(fā)明的上述和其它優(yōu)點將變得顯 然，附圖中
圖1示出了典型的D類功率放大器， 圖2示出了根據(jù)本發(fā)明的D類放大器，
圖3更詳細(xì)地示出了根據(jù)本發(fā)明一個實施例的開關(guān)電路，以及 圖4更詳細(xì)地示出了根據(jù)本發(fā)明另一個實施例的開關(guān)電路。
具體實施例方式
圖2示出了根據(jù)本發(fā)明的D類放大器。該功率放大器包括第一 晶體管MH，其具有耦接在正供電端Vdd和輸出端V。ut之間的第一主通道，所述第一晶體管具有被高側(cè)驅(qū)動器電路所提供的第一柵極信號 Vgatehigh所驅(qū)動的控制端，所述高側(cè)驅(qū)動器電路由第 一 電壓端Vb。。t偏 置。該功率放大器還包括第二晶體管Mp其具有耦接在輸出端V。ut
和負(fù)供電端v^之間的第二主通道，所述第二晶體管具有被低側(cè)驅(qū)動
器電路所提供的第二柵極信號Vgaw所驅(qū)動的第二控制端，所述低
側(cè)驅(qū)動器電路由第二電壓端v^偏置。該功率放大器還包括開關(guān)電路
10，其被耦接在第一電壓端Vb。。t和第二電壓端Vreg之間，所述開關(guān) 電路被第二柵極信號Vgat^。w所控制。因此，開關(guān)電路代替了二極管。 當(dāng)D類級的輸出節(jié)點V。ut為低時，開關(guān)電路閉合，以使得自舉電容
器Cb。。t被充電(重新充電)至非常接近穩(wěn)定電源v^的電壓。當(dāng)輸
出節(jié)點V。ut為高時，開關(guān)電路斷開，從而使得自舉電壓能夠被提升至
電源電壓Vdd以上。用來控制開關(guān)電路的信號與用來控制低側(cè)功率 MOSFETM^的柵極的信號相同，以允許非常簡單的實現(xiàn)方式。當(dāng)?shù)?側(cè)功率MOSFET Ml的柵極為高時，這就表示輸出節(jié)點V。ut必然為低， 從而開關(guān)電路閉合以對自舉電容器Cb。。t進(jìn)行充電(重新充電)。當(dāng) 正好在輸出節(jié)點V。ut的上升沿之前對低側(cè)功率MOSFET M^的柵極進(jìn) 行放電，這就正好及時地斷開了開關(guān)，從而防止電流從自舉電容器 Cb。。t流回穩(wěn)定電源VKg。
圖3更詳細(xì)地示出了根據(jù)本發(fā)明一個實施例的開關(guān)電路。開關(guān) 10包括第三晶體管Mb。。t，第三晶體管具有耦接在第一電壓端Vb。。t
和第二電壓端Vreg之間的第三主通道，所述第三晶體管Mb。。t具有被
鎖存電路20的輸出所驅(qū)動的第三柵極端Vb，鎖存電路20被第二柵 極信號Vgatd。w所控制。該鎖存電路是有利的，原因在于，只要控制 信號穩(wěn)定，它就能保持其邏輯電平(即其輸出電壓)穩(wěn)定，從而使得 對晶體管的控制具有魯棒性。該晶體管起到一個具有相對較低的導(dǎo)通 電阻的開關(guān)的作用，因此可以避免現(xiàn)有技術(shù)中的自舉二極管的較大電 壓降。還可以發(fā)現(xiàn)，除了晶體管之外，可以使用具有較低的導(dǎo)通電阻 的任何合適的開關(guān)，例如MEMS開關(guān)。優(yōu)選地，該晶體管是PMOS 晶體管，但是，可以替換使用NMOS晶體管、雙極型晶體管之類的 任何適當(dāng)類型的晶體管。圖4更詳細(xì)地示出了根據(jù)本發(fā)明另一個實施例的開關(guān)電路。
單個PMOS晶體管Mb。。t被用作開關(guān)。也可以使用NMOS晶體 管，但是會復(fù)雜一點，這是因為使用NMOS晶體管會要求以高于Vb。。t 的電壓來驅(qū)動該開關(guān)的柵極。開關(guān)驅(qū)動電路由兩個反相器I,和12以 及晶體管Mgate組成。在一個回路中將反相器I,和12進(jìn)行連接以形成 鎖存器。低側(cè)功率MOSFET ML的柵極電壓Vga^。、v通過晶體管Mgate
來設(shè)置或重置該鎖存器。晶體管Mgate的功能在于根據(jù)情況將柵極電
壓vgatel。w與鎖存器連接起來或者將兩者斷開。首先考慮低側(cè)功率 MOSFET Ml導(dǎo)通的情況。在這種情況下，輸出節(jié)點V。ut處的電壓大 致等于負(fù)供電端Vss,而低側(cè)功率MOSFET Ml的柵極電壓Vgatd。、v大
致等于Vwg。于是，將通過晶體管Mg^的背柵二極管而將節(jié)點Va上 拉，從而對反相器Ii和12所組成的鎖存器進(jìn)行設(shè)置，這進(jìn)一步將Va 上拉至Vb。。t以及將Vb下拉至V。ut。這時，開關(guān)晶體管Mgate的柵極 處在V。w，而源極處在Vb。。t，所以一旦自舉電壓超過晶體管Mgate的 閾值電壓，該開關(guān)就開始導(dǎo)通。注意，晶體管Mb。。t的背柵二極管以 與初始的自舉二極管完全相同的方式來允許電流從穩(wěn)定電源Vreg流
向vb。。t。所以，本發(fā)明實際上是對自舉二極管的補充。現(xiàn)在考慮柵 極電壓Vgatel。w的上升沿開始的情況。在這種情況下，低側(cè)功率
MOSFET截止，并且柵極電壓Vg^。w被低側(cè)柵極驅(qū)動電路所下拉。
由于節(jié)點Va被反相器Ii上拉至Vb。。t，所以晶體管M^te是導(dǎo)通的，
從而下拉低側(cè)柵極Vg^，同樣也下拉了節(jié)點va。這進(jìn)而使得鎖存器
反轉(zhuǎn)。節(jié)點Va被下拉至V。ut，從而使晶體管Mgate截止，以及使鎖存 器與Vgaw。w隔離。節(jié)點Vb被上拉至Vb。。t，從而使晶體管Mb。。t截止。 這時，當(dāng)輸出節(jié)點上升時，由反相器^和12所組成的鎖存器保持重 置狀態(tài)。該實施方式產(chǎn)生了一種不需要任何附加控制信號的自控開 關(guān)。這樣，這種實施方式可以應(yīng)用于任何與自舉電容器相結(jié)合地使用
n型功率MOSFET的開關(guān)功率級中。很明顯，本發(fā)明可用于僅僅使 用p型功率MOSFET的功率級中。
注意，本發(fā)明的保護(hù)范圍不限于在此所述的實施例。本發(fā)明的 保護(hù)范圍也不受權(quán)利要求中的參考標(biāo)號的限制。術(shù)語"包括"并不排除權(quán)利要求中已經(jīng)提到的那些部分之外的其它部分的存在。元素之前 的術(shù)語"一個"并不排除多個這種元素的存在。形成本發(fā)明的一部分 的裝置可以以專用硬件的形式或者以可編程通用處理器的形式來實 現(xiàn)。本發(fā)明存在于每個新特征或者特征組合之中。
權(quán)利要求
1.一種功率放大器，其包括第一晶體管(MH)，其具有耦接在正供電端(Vdd)和輸出端(Vout)之間的第一主通道，所述第一晶體管具有被高側(cè)驅(qū)動器電路所提供的第一柵極信號(Vgatehigh)所驅(qū)動的控制端，所述高側(cè)驅(qū)動器電路由第一電壓端(Vboot)偏置，第二晶體管(ML)，其具有耦接在輸出端(Vout)和負(fù)供電端(Vss)之間的第二主通道，所述第二晶體管具有被低側(cè)驅(qū)動器電路所提供的第二柵極信號(Vgatelow)所驅(qū)動的第二控制端，所述低側(cè)驅(qū)動器電路由第二電壓端(Vreg)偏置，以及開關(guān)電路(10)，其被耦接在第一電壓端(Vboot)和第二電壓端(Vreg)之間，所述開關(guān)電路被第二柵極信號(Vgatelow)所控制。
2. 如權(quán)利要求1所述的功率放大器，其中所述開關(guān)電路(10) 包括第三晶體管(Mb。。t)，所述第三晶體管(Mb。。t)具有耦接在第 一電壓端(Vb。。t)和第二電壓端(Vreg)之間的第三主通道，所述第 三晶體管(Mb。。t)具有被鎖存電路(20)的輸出所驅(qū)動的第三柵極 端(Vb)，所述鎖存電路(20)被第二柵極信號(Vgatel。w)所控制。
3. 如權(quán)利要求2所述的功率放大器，其中所述鎖存電路(20)包括第一反相器(1。，其具有與第三柵極端(Vb)耦接的第一反相 器輸入以及與中間節(jié)點(Va)耦接的第一反相器輸出，以及第二反相器U2)，其具有與中間節(jié)點(Va)耦接的第二反相器 輸入以及與第三柵極端(Vb)耦接的第二反相器輸出。
4. 如權(quán)利要求3所述的功率放大器，其中所述鎖存電路還包括 第四晶體管(Mgate)，所述第四晶體管具有與輸出端(V。ut)耦接的 第四控制端以及耦接在中間節(jié)點(Va)和第二柵極信號(Vgatel。w)之間的第四主通道，并且，所述第四晶體管用于控制所述鎖存電路(20) 的狀態(tài)。
5. 如上述權(quán)利要求之一所述的功率放大器，其中所述第三晶體 管(Mb。。t)是PMOS晶體管。
6. 如上述權(quán)利要求之一所述的功率放大器，其中所述第四晶體 管(Mgate)是PMOS晶體管。
7. —種集成電路，其包括如上述權(quán)利要求之一所述的功率放大器。
全文摘要
本發(fā)明涉及一種功率放大器，該功率放大器包括第一晶體管(M<sub>H</sub>)，其具有耦接在正供電端(V<sub>dd</sub>)和輸出端(V<sub>out</sub>)之間的第一主通道，所述第一晶體管具有被高側(cè)驅(qū)動器電路所提供的第一柵極信號(V<sub>gatehigh</sub>)所驅(qū)動的控制端，所述高側(cè)驅(qū)動器電路由第一電壓端(V<sub>boot</sub>)偏置。該功率放大器還包括第二晶體管(M<sub>L</sub>)，其具有耦接在輸出端和負(fù)供電端(V<sub>ss</sub>)之間的第二主通道，所述第二晶體管具有被低側(cè)驅(qū)動器電路所提供的第二柵極信號(V<sub>gatelow</sub>)所驅(qū)動的第二控制端，所述低側(cè)驅(qū)動器電路由第二電壓端(V<sub>reg</sub>)偏置，該功率放大器還包括開關(guān)電路(10)，其被耦接在第一電壓端(V<sub>boot</sub>)和第二電壓端(V<sub>reg</sub>)之間，所述開關(guān)電路被第二柵極信號(V<sub>gatelow</sub>)所控制。
文檔編號H03F3/217GK101529716SQ200780039112
公開日2009年9月9日 申請日期2007年10月18日 優(yōu)先權(quán)日2006年10月20日
發(fā)明者馬爾科·貝爾庫特 申請人:Nxp股份有限公司