專利名稱：延遲鎖相環(huán)電路以及相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于延遲鎖相環(huán)電路及其相關(guān)方法，特別有關(guān)于避免阻塞狀態(tài) 以及諧波鎖定的延遲鎖相環(huán)電路以及相關(guān)方法。
背景技術(shù)：
在許多種電路中，延遲鎖相環(huán)(delay locked loop, DLL)電路用以同步所 須頻率以避免因為不同步而產(chǎn)生的錯誤。
請同時參閱圖1和圖2 。圖1繪示了現(xiàn)有技術(shù)的延遲鎖相環(huán)電路的方框圖。 圖2繪示了圖1中所示的延遲鎖相環(huán)電路的通常動作的時序圖。延遲鎖相環(huán) 電路IOO包含多個延遲級101-107、相位檢測器109、電荷泵111以及環(huán)路濾 波器113。延遲級101~107是用以延遲輸入時鐘信號Ckin以產(chǎn)生和輸入時鐘信 號Ckin同步的輸出時鐘信號Ckn。通常而言，延遲級101~107形成延遲線。而 且，延遲級101~107中每個延遲級所產(chǎn)生的時鐘信號可具有不同的延遲量， 如圖2所示的CK,、 CK2、 CK3、 ......、 CKn等，時鐘信號CK,、 CK2......中
的每一個都可因不同需求被擷取出來。在此例中，延遲級的數(shù)量是n，因此每 一延遲級的延遲量是輸入時鐘信號CKin以及輸出時鐘信號CKn之間的總延遲 量除以n。
通常來說，相位檢測器109、電荷泵111以及環(huán)路濾波器113形成了控制 電路，用以控制延遲級101-107。相位檢測器109用以比較輸入時鐘信號CKin 以及輸出時鐘信號CKn以產(chǎn)生上升信號UP以及下降信號DN。上升信號UP 以及下降信號DN通知電荷泵111以及環(huán)路濾波器113產(chǎn)生控制電壓Vctrt以 控制延遲級101~107的動作。由于電荷泵111以及環(huán)路濾波器113的動作為 本領(lǐng)域的技術(shù)人員所知曉，在此不再贅述。根據(jù)此方法，延遲級101-107的延遲量可被調(diào)整以使輸出時鐘信號CKn和輸入時鐘信號CKin同步。也就是說，
輸入時鐘信號CKin和輸出時鐘信號CKn間的延遲總量D！和輸入時鐘信號CKin
的周期相等。然而，這樣的延遲電路卻可能存在著一些問題，其將在下文詳 述。
圖3繪示了圖1中所示的延遲鎖相環(huán)電路100的阻塞(stuck)狀態(tài)的時序
圖。在圖3中，輸入時鐘信號CKin以及輸出時鐘信號CKn之間的延遲量D2 小于輸入時鐘信號CKh的周期的1/2。在此例中，輸出時鐘信號CKn的邊緣
Y4將被相位檢測器109、電荷泵111以及環(huán)路濾波器113錯誤的調(diào)整以和輸 入時鐘信號CKin的邊緣Y3同步。這樣的情況便是所謂的阻塞狀態(tài)。
圖4繪示了圖1中所示的延遲鎖相環(huán)電路100的諧波鎖定(harmonic lock)
的時序圖。如圖4所示，輸入時鐘信號CKin以及輸出時鐘信號CKn之間的延 遲量D2大于輸入時鐘信號CKin的周期的1.5倍。在此例中，？俞出時鐘信號 CKn的邊緣Y6將被錯誤的調(diào)整以和輸入時鐘信號CKin的邊緣Y5同步。這樣 的情況便是所謂的諧波鎖定狀態(tài)。
不論是阻塞狀態(tài)或是諧波鎖定狀態(tài)都會造成系統(tǒng)的嚴重錯誤。為了解決 這些問題，有些相關(guān)技術(shù)的延遲鎖相環(huán)電路使用了分頻器以及反相器，然而， 此類延遲鎖相環(huán)電路可能會有相位無法精確配合的問題。而且，對于此類延 遲鎖相環(huán)電路而言，在延遲信號的上升邊緣和下降邊緣的設(shè)計上須特別留意， 因此會增加設(shè)計電路時的負擔。所以，需要一種新穎的機制改善這些問題。

發(fā)明內(nèi)容
為解決上述阻塞狀態(tài)和諧波鎖定狀態(tài)的問題，本發(fā)明提供延遲鎖相環(huán)電 路，其使用分頻器以及反相器以避免阻塞狀態(tài)以及諧波鎖定。在一些實施方 式中，延遲鎖相環(huán)電路具有至少一個開關(guān)組件的以防止輸入時鐘信號通過不 必要的組件。
本發(fā)明的一實施方式公開了一種延遲鎖相環(huán)電路，包含延遲線、控制電 路、第一分頻器、第二分頻器以及反相器。延遲線用以接收第一時鐘信號并200710161691.3
說明書第3/8頁
以一個延遲量延遲第一時鐘信號以產(chǎn)生第二時鐘信號?？刂齐娐?，耦接至延 遲線，用以控制所述的延遲線。第一分頻器，耦接至控制電路，用以接收第 一時鐘信號并根據(jù)第一分頻因子分頻第一時鐘信號以形成第三時鐘信號。第 二分頻器，耦接至控制電路以及延遲線，用以接收來自延遲線的第二時鐘信 號并根據(jù)第二分頻因子分頻第二時鐘信號以形成第四時鐘信號，其中第一分 頻因子和第二分頻因子相等。反相器，耦接于第一分頻器以及控制電路，用 以反相第三時鐘信號以產(chǎn)生反相第三時鐘信號。控制電路比較反相第三時鐘 信號以及第四時鐘信號以產(chǎn)生控制信號以控制延遲線，從而鎖定第四時鐘信 號至反相第三時鐘信號。
本發(fā)明的另一實施方式公開了另一種延遲鎖相環(huán)電路，包含延遲線、控 制電路、第一分頻器、第二分頻器以及反相器。延遲線用以接收第一時鐘信 號并以一個延遲量延遲第一時鐘信號以產(chǎn)生第二時鐘信號?？刂齐娐罚罱?至延遲線，用以控制所述的延遲線。第一分頻器，耦接至延遲線以及控制電 路，用以接收第一時鐘信號并根據(jù)第一分頻因子分頻第一時鐘信號以形成第 三時鐘信號。第二分頻器，耦接至控制電路以及延遲線，用以接收來自延遲 線的第二時鐘信號并根據(jù)第二分頻因子分頻第二時鐘信號以形成第四時鐘信 號，其中第一分頻因子和第二分頻因子相等。反相器，耦接于第二分頻器以
及控制電路，用以反相第四時鐘信號以產(chǎn)生反相第四時鐘信號。控制電路比
較反相第四時鐘信號以及第三時鐘信號以產(chǎn)生控制信號以控制延遲線，從而
鎖定第三時鐘信號至反相第四時鐘信號。
本發(fā)明的實施方式還公開了一種將第二時鐘信號鎖定至第一時鐘信號的
方法，包含以一個延遲量延遲第一時鐘信號以產(chǎn)生第二時鐘信號；根據(jù)第
一分頻因子分頻第一時鐘信號以形成第三時鐘信號；根據(jù)第二分頻因子分頻
第二時鐘信號以形成第四時鐘信號，其中第一分頻因子和第二分頻因子相等；
以及反相第三時鐘信號以及第四時鐘信號其中之一以產(chǎn)生反相時鐘信號，而 另外一時鐘信號則成為非反相時鐘信號；以及使用控制電路比較反相時鐘信號以及非反相時鐘信號以產(chǎn)生控制信號以控制延遲量，從而根據(jù)哪一信號是 從第二時鐘信號產(chǎn)生，鎖定非反相時鐘信號至反相時鐘信號，或鎖定反相時 鐘信號至非反相時鐘信號。
上述延遲鎖相環(huán)電路及其相關(guān)方法可在避免阻塞狀態(tài)或諧波鎖定狀態(tài)的 同時避免相位無法精確配合的問題，并降低了設(shè)計電路時的復雜度。


圖1繪示了現(xiàn)有技術(shù)的延遲鎖相環(huán)電路的方框圖。
圖2繪示了圖1中所示的延遲鎖相環(huán)電路的通常動作的時序圖。
圖3繪示了圖1中所示的延遲鎖相環(huán)電路的阻塞狀態(tài)的時序圖。
圖4繪示了圖1中所示的延遲鎖相環(huán)電路的諧波鎖定的時序圖。
圖5為根據(jù)本發(fā)明第一實施方式的延遲鎖相環(huán)電路的方框圖。
圖6繪示了圖5所示的延遲鎖相環(huán)電路動作的時序圖。
圖7為根據(jù)本發(fā)明第二實施方式的延遲鎖相環(huán)電路的方框圖。
圖8為根據(jù)本發(fā)明第三實施方式的延遲鎖相環(huán)電路的方框圖。
圖9繪示了圖8所示的延遲鎖相環(huán)電路動作的時序圖。
圖IO為根據(jù)本發(fā)明第四實施方式的延遲鎖相環(huán)電路的方框圖。
圖11繪示了圖5和圖8所示的延遲鎖相環(huán)電路所實施的方法的流程圖。
具體實施例方式
在說明書及權(quán)利要求當中使用了某些詞匯來指稱特定的組件。所屬領(lǐng)域 的技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同的名詞來稱呼同一個組件。 本說明書及權(quán)利要求并不以名稱的差異來作為區(qū)分組件的方式，而是以組件 在功能上的差異來作為區(qū)分的準則。在通篇說明書及權(quán)利要求項當中所提及 的"包含"為開放式的用語，故應(yīng)解釋成"包含但不限定于"。此外，"耦接" 一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置 耦接于第二裝置，則代表所述的第一裝置可直接電氣連接于所述的第二裝置， 或通過其它裝置或連接手段間接地電氣連接至所述的第二裝置。圖5為根據(jù)本發(fā)明第一實施方式的延遲鎖相環(huán)電路的方框圖。延遲鎖相 環(huán)電路500包含第一分頻器502、第二分頻器504、反相器506、延遲線508 以及控制電路510。延遲線508通常包含多個延遲級，用以接收第一時鐘信號
并以一個延遲量延遲第一時鐘信號CK,以產(chǎn)生第二時鐘信號CK2。在此 實施方式中，控制電路510用以控制延遲線508。此外，第一分頻器502用以 接收第一時鐘信號CK并以第一分頻因子分頻第一時鐘信號CK,以形成第三 時鐘信號CK3。第二分頻器504用以接收來自延遲線508的第二時鐘信號CK2 并根據(jù)第二分頻因子分頻第二時鐘信號CK2以形成第四時鐘信號CK4，其中 第一分頻因子和第二分頻因子相等。反相器506用以反相第三時鐘信號CK3 以產(chǎn)生反相第三時鐘信號ICK3?？刂齐娐?10比較反相第三時鐘信號ICK3 以及第四時鐘信號CK4以產(chǎn)生控制信號CS以控制延遲線508，由此鎖定第四 時鐘信號CK4至反相第三時鐘信號ICK3?？刂菩盘朇S可以是電壓或電流。
圖6繪示了圖5所示的延遲鎖相環(huán)電路500動作的時序圖。如圖6所示， 第三時鐘信號CK3是由第一分頻器502分頻第一時鐘信號CK,而來。在此例 中，第一分頻器502的第一分頻因子N被設(shè)定成2，因此第三時鐘信號CK3 的周期為第一時鐘信號CKi的兩倍。同樣的，第二分頻器504的第二分頻因 子N也被設(shè)定成2，因此第四時鐘信號CK4的周期為第二時鐘信號CK2的兩 倍。反相第三時鐘信號ICK3是由反相器506將第三時鐘信號CK3反相得來。
當延遲鎖相環(huán)電路開始動作時，延遲線508的延遲被設(shè)定成最小。這種 初始設(shè)定使得控制電路的輸入CK4和ICK3之間的延遲時間大于0.5T并小于 1T。然后控制電路510比較反相第三時鐘信號ICK3以及第四時鐘信號CK4， 以使第四時鐘信號CK4的上升邊緣被鎖定至反相第三時鐘信號ICK3的上升邊 緣。 一旦第四時鐘信號CK4被鎖定至反相第三時鐘信號ICK3，則表示第一時 鐘信號CK,被鎖定至第二時鐘信號CK2。
須注意的是，控制電路510可包含相位檢測器、電荷泵以及環(huán)路濾波器， 其中電荷泵耦接于相位檢測器與環(huán)路濾波器，但并非表示用以限定本發(fā)明。同樣的，雖然本發(fā)明的第一與第二分頻器的分頻因子被設(shè)定成2，但只要分頻
器的輸出周期高于第一時鐘信號CK,的周期，分頻因子可以被設(shè)定成任何值。
通過此方法，本發(fā)明的第一實施方式可避免阻塞狀態(tài)和諧波鎖定。而且， 由于第一時鐘信號CK,直接連接至延遲線508，延遲線508可同時產(chǎn)生跟第一 時鐘信號CPd頻率相同的多相信號。
而且，根據(jù)本發(fā)明的延遲鎖相環(huán)電路具有其它的優(yōu)點。圖7為根據(jù)本發(fā) 明第二實施方式的延遲鎖相環(huán)電路700的方框圖。與圖5所示的延遲鎖相環(huán) 電路500類似，圖7所示的延遲鎖相環(huán)電路700也包含第一分頻器702、第二 分頻器704、反相器706、延遲線708以及控制電路710。圖7所示的延遲鎖 相環(huán)電路700與圖5所示的延遲鎖相環(huán)電路500的差別在于延遲鎖相環(huán)電路 700還包含第一開關(guān)組件712以及第二開關(guān)組件714。如圖7所示，第一開關(guān) 組件712位于反相器706、延遲線708以及控制電路710之間，而第二開關(guān)組 件714位于第一分頻器704、延遲線708以及控制電路710之間。
若第四時鐘信號CK4未被鎖定至反相第三時鐘信號ICK3， X2和X3通過 第一開關(guān)組件712被導通，且￥2和Y3通過第二開關(guān)組件714被導通。在此 例中，延遲鎖相環(huán)電路700的結(jié)構(gòu)和延遲鎖相環(huán)電路500相同。因此延遲鎖 相環(huán)電路700的動作和前述相同。
然而，若第四時鐘信號CK4被鎖定至反相第三時鐘信號ICK3， &和& 通過第一開關(guān)組件712被導通，且Y,和Y3通過第二開關(guān)組件714被導通。 因此，第一時鐘信號CKi在不經(jīng)過第一分頻器702以及反相器706的情況下 進入控制電路710，而第二時鐘信號CK2在不經(jīng)過第一分頻器704的情況下進 入控制電路710。通過此方法，時鐘信號不需流經(jīng)不需要的組件，因此可以減 少由于這些組件的不匹配而產(chǎn)生的抖動現(xiàn)象。
圖8為根據(jù)本發(fā)明第三實施方式的延遲鎖相環(huán)電路800的方框圖。圖8 所示的延遲鎖相環(huán)電路800也包含第一分頻器802、第二分頻器804、反相器 806、延遲線808以及控制電路810。延遲鎖相環(huán)電路800以及延遲鎖相環(huán)電路500的差別在于圖5中的反相器506位于第一分頻器502以及控制電路510 之間，而圖8中的反相器806位于第二分頻器804以及控制電路810之間。
圖9繪示了圖8所示的延遲鎖相環(huán)電路800動作的時序圖。如前所述， 第三時鐘信號CK3由第一分頻器802對第一時鐘信號CKi進行分頻而產(chǎn)生， 在此實施方式中，第一分頻器802的分頻因子被設(shè)為2。因此第三時鐘信號 CK3的周期為第一時鐘信號CK,的兩倍。而且，第四時鐘信號CK4由第二分 頻器804對第二時鐘信號CK2進行分頻而產(chǎn)生，在此實施方式中，第二分頻 器804的分頻因子和第一分頻器802相同。因此第四時鐘信號CK4的周期為 第二時鐘信號CK2的兩倍。反相第四時鐘信號CK4經(jīng)由反相器806對第四時 鐘信號CK4進行處理而產(chǎn)生。
控制電路810使得反相第四時鐘信號CK4的下降邊緣被鎖定至第三時鐘 信號CK3的下降邊緣。結(jié)果，延遲鎖相環(huán)電路800使得第一時鐘信號CK,與 第二時鐘信號CK2同步。
圖8所示的延遲鎖相環(huán)電路可進一步包含兩開關(guān)組件，如圖10所示。圖 10為根據(jù)本發(fā)明第四實施方式的延遲鎖相環(huán)電路的方框圖。與圖8所示的延 遲鎖相環(huán)電路800相似，圖10所示的延遲鎖相環(huán)電路1000也包含第一分頻 器1002、第二分頻器1004、反相器1006、延遲線1008以及控制電路1010。 圖10所示的延遲鎖相環(huán)電路1000與圖8所示的延遲鎖相環(huán)電路800的差別 在于延遲鎖相環(huán)電路IOOO還包含第一開關(guān)組件1012以及第二開關(guān)組件1014。 如圖IO所示，第一開關(guān)組件1012位于第一分頻器1002、延遲線1008以及控 制電路1010之間，而第二開關(guān)組件1014位于反相器1006、延遲線1008以及 控制電路1010之間。
若反相第四時鐘信號ICK4未被鎖定至第三時鐘信號CK3， X2和Xs通過 第一開關(guān)組件1012被導通，且Y2和Y3通過第二開關(guān)組件1014被導通。在 此例中，延遲鎖相環(huán)電路1000的結(jié)構(gòu)和延遲鎖相環(huán)電路800相同。因此延遲 鎖相環(huán)電路1000的可避免阻塞情況和諧波鎖定的動作和前述相同。然而，若反相第四時鐘信號ICK4被鎖定至第三時鐘信號CK3， X,和X3 通過第一開關(guān)組件1012被導通，且Y,和Y3通過第二開關(guān)組件1014被導通。 因此，第一時鐘信號CJd在不經(jīng)過第一分頻器1002的情況下進入控制電路 1010，而第二時鐘信號CK2在不經(jīng)過第一分頻器1004及反相器1006的情況 下進入控制電路1010。其優(yōu)點已于上述說明中詳述，故在此不再贅述。
圖11繪示了圖5和圖8所示的延遲鎖相環(huán)電路所實施的方法的流程圖。 此方法包含步驟1102，以一個延遲量延遲第一時鐘信號CK,以產(chǎn)生第二時 鐘信號CK2;步驟1104，根據(jù)第一分頻因子分頻第一時鐘信號CK,的頻率以 形成第三時鐘信號CK3;步驟U06，根據(jù)第二分頻因子分頻第二時鐘信號的 頻率以形成第四時鐘信號CK4，其中第一分頻因子和第二分頻因子相等；步 驟1108，反相第三時鐘信號CK3以及第四時鐘信號CK4其中之一以產(chǎn)生反相 時鐘信號ICK，而另一時鐘信號則成為非反相時鐘信號NICK;步驟1110，使 用控制電路比較反相時鐘信號ICK以及非反相時鐘信號NICK以產(chǎn)生控制信 號以控制延遲量，由此根據(jù)從第二時鐘信號CK2產(chǎn)生的信號(在圖5和圖7中 為第四時鐘信號CK4，在圖8和圖10中為反相第四時鐘信號ICK4)來鎖定非 反相時鐘信號NICK與反相時鐘信號ICK的其中之一至另一時鐘信號。更明 確的來說，非反相時鐘信號NICK被鎖定至反相時鐘信號ICK，或反相時鐘 信號ICK被鎖定至非反相時鐘信號NICK。控制信號可以是電壓或電流。
若此方法對應(yīng)圖7和圖10中的電路，其還包含在非反相時鐘信號NICK 以及反相時鐘信號ICK的其中之一被鎖定至另一時鐘信號之前允許反相時鐘 信號ICK以及非反相時鐘信號NICK進入控制電路；以及在非反相時鐘信號 NICK以及反相時鐘信號ICK的其中之一被鎖定至另一時鐘信號之后，允許 第一時鐘信號CK1以及第二時鐘信號CK2進入控制電路。
雖然本發(fā)明已以實施方式揭露如上，但是對于本領(lǐng)域的技術(shù)人員，依據(jù) 本發(fā)明實施方式的思想，在具體實施方式
及應(yīng)用范圍上均會有改變之處，綜 上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。
權(quán)利要求
1.一種延遲鎖相環(huán)電路，所述的延遲鎖相環(huán)電路包含延遲線，用以接收第一時鐘信號并以一個延遲量延遲所述的第一時鐘信號以產(chǎn)生第二時鐘信號；控制電路，耦接至所述的延遲線，用以控制所述的延遲線；第一分頻器，耦接至所述的控制電路，用以接收所述的第一時鐘信號并根據(jù)第一分頻因子分頻所述的第一時鐘信號以形成第三時鐘信號；第二分頻器，耦接至所述的控制電路以及所述的延遲線，用以接收來自所述的延遲線的所述的第二時鐘信號并根據(jù)第二分頻因子分頻所述的第二時鐘信號以形成第四時鐘信號，其中所述的第一分頻因子和所述的第二分頻因子相等；以及反相器，耦接于所述的第一分頻器以及所述的控制電路，用以反相所述的第三時鐘信號以產(chǎn)生反相第三時鐘信號；其中所述的控制電路比較所述的反相第三時鐘信號以及所述的第四時鐘信號以產(chǎn)生控制所述的延遲線的控制信號，從而鎖定所述的第四時鐘信號至所述的反相第三時鐘信號。
2. 如權(quán)利要求1所述的延遲鎖相環(huán)電路，其特征在于，所述的延遲鎖相 環(huán)電路還包含第一開關(guān)組件，耦接至所述的延遲線、所述的控制電路以及所述的反相 器，用以在所述的第四時鐘信號被鎖定至所述的反相第三時鐘信號之前允許 所述的反相第三時鐘信號進入所述的控制電路，并在所述的第四時鐘信號被 鎖定至所述的反相第三時鐘信號之后允許所述的第一時鐘信號進入所述的控 制電路；以及第二開關(guān)組件，耦接至所述的控制電路以及所述的第二分頻器，用以在 所述的第四時鐘信號被鎖定至所述的反相第三時鐘信號之前允許所述的第四 時鐘信號進入所述的控制電路，并在所述的第四時鐘信號被鎖定至所述的反相第三時鐘信號之后允許所述的第二時鐘信號進入所述的控制電路。
3. 如權(quán)利要求1所述的延遲鎖相環(huán)電路，其特征在于，所述的延遲線包 含多個延遲級，且每一延遲級的延遲量由所述的控制信號控制。
4. 如權(quán)利要求1所述的延遲鎖相環(huán)電路，其特征在于，所述的控制電路 包含相位檢測器、電荷泵以及環(huán)路濾波器，其中所述的電荷泵耦接于所述的 相位檢測器與所述的環(huán)路濾波器。
5. 如權(quán)利要求1所述的延遲鎖相環(huán)電路，其特征在于，所述的控制信號 為電壓或電流。
6. —種延遲鎖相環(huán)電路，所述的延遲鎖相環(huán)電路包含延遲線，用以接收第一時鐘信號并以一個延遲量延遲所述的第一時鐘信 號以產(chǎn)生第二時鐘信號；控制電路，耦接至所述的延遲線，用以控制所述的延遲線；第一分頻器，耦接至所述的控制電路，用以接收所述的第一時鐘信號并 根據(jù)第一分頻因子分頻所述的第一時鐘信號以形成第三時鐘信號；第二分頻器，耦接至所述的控制電路以及所述的延遲線，用以接收來自 所述的延遲線的所述的第二時鐘信號并根據(jù)第二分頻因子分頻所述的第二時 鐘信號以形成第四時鐘信號，其中所述的第一分頻因子和所述的第二分頻因 子相等；以及反相器，耦接于所述的第二分頻器以及所述的控制電路，用以反相所述 的第四時鐘信號以產(chǎn)生反相第四時鐘信號；其中所述的控制電路比較所述的反相第四時鐘信號以及所述的第三時鐘 信號以產(chǎn)生控制所述的延遲線的控制信號，從而鎖定所述的第三時鐘信號至 所述的反相第四時鐘信號。
7. 如權(quán)利要求6所述的延遲鎖相環(huán)電路，其特征在于，所述的延遲鎖相 環(huán)電路還包含第一開關(guān)組件，耦接至所述的延遲線、所述的控制電路以及所述的第一分頻器，用以在所述的第三時鐘信號被鎖定至所述的反相第四時鐘信號之前 允許所述的第三時鐘信號進入所述的控制電路，并在所述的第三時鐘信號被 鎖定至所述的反相第四時鐘信號之后允許所述的第一時鐘信號進入所述的控制電路；以及第二開關(guān)組件，耦接至所述的延遲線、所述的控制電路以及所述的反相 器，用以在所述的第三時鐘信號被鎖定至所述的反相第四時鐘信號之前允許 所述的反相第四時鐘信號進入所述的控制電路，并在所述的第三時鐘信號被 鎖定至所述的反相第四時鐘信號之后允許所述的第二時鐘信號進入所述的控 制電路。
8. 如權(quán)利要求6所述的延遲鎖相環(huán)電路，其特征在于，所述的延遲線包 含多個延遲級，且每一延遲級的延遲量由所述的控制信號控制。
9. 如權(quán)利要求6所述的延遲鎖相環(huán)電路，其特征在于，所述的控制電路 包含相位檢測器、電荷泵以及環(huán)路濾波器，其中所述的電荷泵耦接于所述的 相位檢測器與所述的環(huán)路濾波器。
10. 如權(quán)利要求6所述的延遲鎖相環(huán)電路，其特征在于，所述的控制信號 為電壓或電流。
11. 一種將第二時鐘信號鎖定至第一時鐘信號的方法，所述的方法包含-以一個延遲量延遲所述的第一時鐘信號以產(chǎn)生所述的第二時鐘信號；根據(jù)第一分頻因子分頻所述的第一時鐘信號以形成第三時鐘信號；根據(jù)第二分頻因子分頻所述的第二時鐘信號以形成第四時鐘信號，其中 所述的第一分頻因子和所述的第二分頻因子相等；以及反相所述的第三時鐘信號以及所述的第四時鐘信號的其中之一以產(chǎn)生反 相時鐘信號，而另一時鐘信號則成為非反相時鐘信號；以及使用控制電路比較所述的反相時鐘信號以及所述的非反相時鐘信號以產(chǎn) 生控制所述的延遲量的控制信號，從而根據(jù)從所述的第二時鐘信號產(chǎn)生的信 號，鎖定所述的非反相時鐘信號至所述的反相時鐘信號，或鎖定所述的反相時鐘信號至所述的非反相時鐘信號。
12. 如權(quán)利要求11所述的將第二時鐘信號鎖定至第一時鐘信號的方法，其特征在于，所述的方法還包含在所述的非反相時鐘信號被鎖定至所述的反相時鐘信號之前允許所述的 反相時鐘信號以及所述的非反相時鐘信號進入所述的控制電路；以及在所述的非反相時鐘信號被鎖定至所述的反相時鐘信號之后，允許所述 的第一時鐘信號以及所述的第二時鐘信號進入所述的控制電路。
13. 如權(quán)利要求11所述的將第二時鐘信號鎖定至第一時鐘信號的方法， 其特征在于，所述的控制信號為電壓或電流。
全文摘要
本發(fā)明公開一種延遲鎖相環(huán)電路，包含延遲線、控制電路、第一分頻器、第二分頻器及反相器，延遲線用以延遲第一時鐘信號以產(chǎn)生第二時鐘信號；控制電路用以控制延遲線；第一分頻器用以根據(jù)第一分頻因子分頻第一時鐘信號以形成第三時鐘信號；第二分頻器用以接收來自延遲線的第二時鐘信號并根據(jù)第二分頻因子分頻第二時鐘信號以形成第四時鐘信號；反相器用以反相第三時鐘信號以產(chǎn)生反相第三時鐘信號；控制電路比較反相第三時鐘信號以及第四時鐘信號以產(chǎn)生控制信號以控制延遲線，從而鎖定第四時鐘信號至反相第三時鐘信號。上述延遲鎖相環(huán)電路及其相關(guān)方法可在避免阻塞狀態(tài)或諧波鎖定狀態(tài)的同時避免相位無法精確配合的問題，并降低了設(shè)計電路時的復雜度。
文檔編號H03L7/08GK101320972SQ20071016169
公開日2008年12月10日 申請日期2007年9月28日 優(yōu)先權(quán)日2007年6月8日
發(fā)明者徐研訓 申請人:聯(lián)發(fā)科技股份有限公司