技術(shù)編號(hào)：7511325
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明是關(guān)于延遲鎖相環(huán)電路及其相關(guān)方法，特別有關(guān)于避免阻塞狀態(tài) 以及諧波鎖定的。背景技術(shù)在許多種電路中，延遲鎖相環(huán)(delay locked loop, DLL)電路用以同步所 須頻率以避免因?yàn)椴煌蕉a(chǎn)生的錯(cuò)誤。請(qǐng)同時(shí)參閱圖1和圖2 。圖1繪示了現(xiàn)有技術(shù)的延遲鎖相環(huán)電路的方框圖。 圖2繪示了圖1中所示的延遲鎖相環(huán)電路的通常動(dòng)作的時(shí)序圖。延遲鎖相環(huán) 電路IOO包含多個(gè)延遲級(jí)101-107、相位檢測(cè)器109、電荷泵111以及環(huán)路濾 波器113。延遲級(jí)101~...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類(lèi)技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。