專利名稱：數(shù)據(jù)編譯碼和收發(fā)方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信領(lǐng)域，特別涉及使用前向糾錯編碼和譯碼的通信技術(shù)。
技術(shù)背景隨著通信技術(shù)的不斷發(fā)展，用戶對通信的容量、速度等各種服務(wù)質(zhì)量的 要求越來越高。由于接入網(wǎng)是整個電信網(wǎng)中最具有技術(shù)挑戰(zhàn)性的區(qū)域之一 ， 因此為了滿足用戶對帶寬日益增長的要求，實現(xiàn)接入網(wǎng)的高速化、寬帶化和智能化，各種接入技術(shù)層出不窮，如局域網(wǎng)(Local Area Network,簡稱 "LAN")、數(shù)字用戶線(Digital Subscriber Line,簡稱"DSL")、混合光 纖同軸電纜網(wǎng)-電纜調(diào)制解調(diào)器(HFC-Cable Modem)、電力線上網(wǎng)等等，然 而被認(rèn)為最有前途的是光接入技術(shù)。無源光網(wǎng)絡(luò)(Passive Optical Network, 簡稱"PON")由于其易維護(hù)、高帶寬、低成本等優(yōu)點成為光接入中的佼佼 者，是通過單一平臺綜合接入語音、數(shù)據(jù)、視頻等多種業(yè)務(wù)的理想物理平臺。PON技術(shù)是點到多點的光纖接入技術(shù)。PON由光線路終端、光纖網(wǎng)絡(luò)單 元(Optical Network Unit,簡稱"ONU")和光分配網(wǎng)絡(luò)(Optical Distribution Network,簡稱"ODN")組成。其中以太網(wǎng)無源光網(wǎng)絡(luò)(Ethernet Passive Optical Network,簡稱"EPON")技術(shù)是一種比較好的接入技術(shù)。其主要特點在于 維護(hù)簡單，成本較低，較高的傳輸帶寬和高性能價格比。特別是EPON技術(shù) 能夠提供lGHz甚至到lOGHz的帶寬，這使得同時傳送語音、數(shù)據(jù)和視頻業(yè) 務(wù)成為可能。EPON的這個特性是其他的比如DSL、 HFC-Cable Modem等接 入方式所不可能具有的特性。由于EPON是一種采用無源光傳輸?shù)募夹g(shù)，不使用具有放大和中繼功能的元器件。因此EPON網(wǎng)絡(luò)的傳輸距離和分支數(shù)目依賴于功率預(yù)算和各種傳 輸損耗。隨著傳輸距離或分支比數(shù)目的增加，傳輸數(shù)據(jù)的信噪比(Signal Noise ratio,簡稱"SNR")逐漸減小，從而就導(dǎo)致了更多的比特錯誤。為了解決 這一問題，在EPON系統(tǒng)中引入了前向糾錯(Forward Error Correction,簡稱 "FEC，，)技術(shù)來提高系統(tǒng)的抗干擾能力，以增大系統(tǒng)的功率預(yù)算。EPON系統(tǒng)中的FEC的基本工作原理是在發(fā)送端被傳輸?shù)囊蕴W(wǎng)幀后 附加上FEC校驗碼字，這些校驗碼字與被校驗的以太網(wǎng)幀數(shù)據(jù)以某種確定的 規(guī)則互相關(guān)聯(lián)(約束)，接收端按既定的規(guī)則檢驗以太網(wǎng)幀數(shù)據(jù)與校驗碼字 的關(guān)系， 一旦傳輸中發(fā)生錯誤，就會破壞這種關(guān)系，從而自動發(fā)現(xiàn)并糾正錯 誤的碼。FEC技術(shù)力求用盡可能少的校驗字節(jié)糾正盡可能多的錯誤，在開銷 (增加了校驗字節(jié))和獲得的編碼增益之間找到一個最佳的平衡點。在EPON系統(tǒng)中，為使發(fā)送的數(shù)據(jù)是接收器可以接收的格式，在采用FEC 技術(shù)之前，需要使用線路編碼技術(shù)，該線路編碼還必須保證所發(fā)送的數(shù)據(jù)有 足夠的切換(即0、 l之間的變換)以保證接收端能夠恢復(fù)時鐘。線路編碼器 還提供一種將數(shù)據(jù)對齊到字的方法，同時線路可以保持良好的直流平衡。線路編碼機(jī)制主要有兩種數(shù)值查找機(jī)制和擾碼器機(jī)制。在現(xiàn)有的EPON 系統(tǒng)中，采用了 8b (比特)/10b的線路編碼機(jī)制。這是一種數(shù)值查找機(jī)制。 8b/10b編碼方案的一個^艮大的缺點是其編碼冗余度達(dá)到了 25%，編碼開銷4艮 大。為了節(jié)省編碼開銷，在10GBASE-W、 10GBASE-R等系列標(biāo)準(zhǔn)中已經(jīng)在 物理編碼子層(Physical Coding Sublayer,簡稱"PCS")使用了 64b/66b線 路編碼；在10GBASE-T標(biāo)準(zhǔn)中在PCS層使用了 64b/65b線路編碼；而且在 由IEEE802.3av工作組正在制定的10GEPON系統(tǒng)中，也嘗試引入64b/66b或64b/65b等編碼效率更高的線路編碼機(jī)制。這兩種線路編碼使用了帶有非 擾碼同步字符和控制字符的擾碼方式。64b/66b編碼^U制是在64比特信息的基礎(chǔ)上，增加了 2比特的同步字符(同步頭)。這2比特同步字符只有"01"或"10"這兩種可能。其中，同 步字符為"01"表示64比特全部為數(shù)據(jù)信息；同步字符為"10"表示64比 特信息中包舍數(shù)據(jù)信息和控制信息。同步字符為"00"或"11"表示傳輸過 程中發(fā)生了錯誤。同時，這種同步字符的使用保證了傳輸數(shù)據(jù)每隔66比特至 少變換一次，這種方式便于實現(xiàn)塊同步(block synchronization) 。 64比特的 信息通過一種自同步加擾機(jī)制進(jìn)行加擾，最大程度上保證了所傳送信息有足 夠的切換，便于接收端的時鐘恢復(fù)。與64b/66b編碼機(jī)制相比，不同的是， 64b/65b編碼使用1比特的數(shù)據(jù)/控制字符。如果數(shù)據(jù)/控制字符為"0"表示 64比特全部為數(shù)據(jù)信息；如果數(shù)據(jù)/控制字符為"1"表示64比特信息中包 含數(shù)據(jù)信息和控制信息。目前，針對10G (千兆)的EPON系統(tǒng)中的PCS層的一種設(shè)計方案如圖 1和圖2所示。圖1為此系統(tǒng)物理層的發(fā)送流程圖；圖2為此系統(tǒng)物理層的 接收流程圖。在圖1中，以太網(wǎng)數(shù)據(jù)幀先經(jīng)過調(diào)和子層和IO千兆以太網(wǎng)媒質(zhì)無關(guān)接 口 (XGMII)處理，然后再經(jīng)過64b/66b線路編碼。這一編碼過程是在64比 特的以太網(wǎng)數(shù)據(jù)信息的前面添加2比特的同步字符，使得數(shù)據(jù)由原來的64 比特變?yōu)?6比特。 一般地，稱編碼后的66比特碼字為一個塊(block)。接 著對塊(block)中的數(shù)據(jù)和控制信息進(jìn)行加擾，成幀，然后對此幀中的數(shù)據(jù) 進(jìn)行FEC編碼，編碼后的數(shù)據(jù)先后經(jīng)過物理媒介連接子層(Physical Medium Attachment,簡稱"PMA，，)和物理媒介相關(guān)子層(Physical Medium Dependent, 簡稱"PMD")后發(fā)送出去。物理層的接收流程為發(fā)送流程的逆過程，如圖 2所示，在此不再贅述。在實現(xiàn)上述方案的過程中，本發(fā)明的發(fā)明人發(fā)現(xiàn)，線路編碼和FEC編碼 所帶來的好處都是以增加冗余信息為代價的?，F(xiàn)有技術(shù)是對經(jīng)過線路編碼后 的數(shù)據(jù)進(jìn)行FEC編碼，這意味著FEC把線路編碼的冗余信息也當(dāng)作FEC編碼的數(shù)據(jù)部分進(jìn)行編碼，從而降低了 FEC編碼的性能。 發(fā)明內(nèi)容本發(fā)明實施方式要解決的主要技術(shù)問題是提供一種數(shù)據(jù)編譯碼和收發(fā) 方法及裝置，使得在相同的傳輸開銷下可以提高前向糾錯編碼的編碼增益。為解決上述技術(shù)問題，本發(fā)明的實施方式提供了一種數(shù)據(jù)編碼和發(fā)送方 法，預(yù)先將信息塊塊頭中的各比特按重要性劃分為M個重要比特和N個次 要比特，其中每個信息塊包含塊頭和信息數(shù)據(jù)，塊頭大小為M+N， M和N 為整數(shù)，M>0, N>1;對需要傳輸?shù)男畔K中的信息數(shù)據(jù)和塊頭中M個重要比特進(jìn)行前向糾 錯編碼生成校驗塊，該信息塊塊頭中N個次要比特不參與該前向糾錯編碼； 發(fā)送信息塊和對應(yīng)于該信息塊的校驗塊。本發(fā)明的實施方式還提供了一種數(shù)據(jù)接收和譯碼方法，預(yù)先將信息塊塊 頭中的各比特按重要性劃分為M個重要比特和N個次要比特，其中每個信 息塊包含塊頭和信息數(shù)據(jù)，塊頭大小為M+N， M和N為整數(shù)，M>0， N>1;接收信息塊及對應(yīng)于該信息塊的校驗塊；對接收到的信息塊中的信息數(shù) 據(jù)和塊頭中M個重要比特使用校驗塊進(jìn)行前向糾錯譯碼，該信息塊塊頭中N 個次要比特不參與該前向糾錯譯碼。本發(fā)明的實施方式還提供了一種數(shù)據(jù)編碼和發(fā)送裝置，包含前向糾錯編碼模塊，用于對需要傳輸?shù)男畔K中的信息數(shù)據(jù)和塊頭中M 個重要比特進(jìn)行前向糾錯編碼生成校驗塊；發(fā)送模塊，用于發(fā)送信息塊和對應(yīng)于該信息塊的校驗塊；其中，信息塊塊頭中的各比特預(yù)先按重要性被劃分為M個重要比特和N 個次要比特，每個信息塊包含塊頭和信息數(shù)據(jù)，塊頭大小為M+N， M和N為整數(shù)，M>0， N> 1。本發(fā)明的實施方式還提供了一種數(shù)據(jù)譯碼和接收裝置，包含 接收模塊，用于接收信息塊及對應(yīng)于該信息塊的校驗塊；前向糾錯譯碼模塊，用于對接收到的信息塊中的信息數(shù)據(jù)和塊頭中M個 重要比特使用校驗塊進(jìn)行前向糾錯譯碼，該信息塊塊頭中N個次要比特不參 與該前向糾錯譯碼；其中，信息塊塊頭中的各比特預(yù)先按重要性被劃分為M個重要比特和N 個次要比特，每個信息塊包含塊頭和信息數(shù)據(jù)，塊頭大小為M+N, M和N 為整數(shù)，M>0， N>1。本發(fā)明實施方式與現(xiàn)有技術(shù)相比，主要區(qū)別及其效果在于對信息塊的塊頭中次要的比特不進(jìn)行FEC編碼，因為使用相同大小的校 驗塊保護(hù)較少的重要信息比特，所以FEC編碼可以得到更高的編碼增益，降 低了重要信息比特的錯誤概率。與現(xiàn)有技術(shù)相比，本發(fā)明的設(shè)計方案在實現(xiàn) 復(fù)雜度沒有增加的情況下，能夠獲得更大的編碼增益，從而可以增大10G EPON系統(tǒng)的功率預(yù)算。


圖l是現(xiàn)有技術(shù)中10GEPON系統(tǒng)中的物理層的數(shù)據(jù)發(fā)送流程圖；圖2是現(xiàn)有技術(shù)中10GEPON系統(tǒng)中的物理層的數(shù)據(jù)接收流程困；圖3是根據(jù)本發(fā)明第一實施方式的數(shù)據(jù)編碼和發(fā)送方法的示意圖；圖4是根據(jù)本發(fā)明第一實施方式的數(shù)據(jù)編碼和發(fā)送方法流程圖；圖5是根據(jù)本發(fā)明第一實施方式的數(shù)據(jù)編碼和發(fā)送方法中對信息塊的操 作示意圖；圖6是根據(jù)本發(fā)明第二實施方式的數(shù)據(jù)接收和譯碼方法流程圖；圖7是根據(jù)本發(fā)明第二實施方式的數(shù)據(jù)接收和譯碼方法中對信息塊的操 作示意圖；圖8是根據(jù)本發(fā)明第三實施方式的數(shù)據(jù)編碼和發(fā)送方法中對信息塊的操 作示意圖；圖9是根據(jù)本發(fā)明第五實施方式的數(shù)據(jù)編碼和發(fā)送方法流程圖；圖IO是根據(jù)本發(fā)明第六實施方式的數(shù)據(jù)編碼和發(fā)送方法的示意閨；圖11是根據(jù)本發(fā)明第六實施方式的數(shù)據(jù)編碼和發(fā)送方法流程圖；圖12是根據(jù)本發(fā)明第六實施方式的數(shù)據(jù)編碼和發(fā)送方法中對信息塊的 操作示意圖；圖13是根據(jù)本發(fā)明第七實施方式的數(shù)據(jù)編碼和發(fā)送裝置結(jié)構(gòu)示意圖； 圖14是根據(jù)本發(fā)明第八實施方式的數(shù)據(jù)編碼和發(fā)送裝置結(jié)構(gòu)示意圖； 圖15是根據(jù)本發(fā)明第九實施方式的數(shù)據(jù)編碼和發(fā)送裝置結(jié)構(gòu)示意圖； 圖16是根據(jù)本發(fā)明第十實施方式的數(shù)據(jù)編碼和發(fā)送裝置結(jié)構(gòu)示意圖； 圖17是根據(jù)本發(fā)明第十一實施方式的數(shù)據(jù)編碼和發(fā)送裝置結(jié)構(gòu)示意圖。
具體實施方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圍對本發(fā) 明的實施方式作進(jìn)一步地詳細(xì)描述。本發(fā)明的第一實施方式涉及一種數(shù)據(jù)編碼和發(fā)送方法，在本實施方式中， 信息塊包舍的塊頭為同步頭，該同步頭由兩個用于塊同步的比特組成，每個信 息塊中的信息數(shù)據(jù)為64比特。發(fā)送端先將64比特的信息數(shù)據(jù)進(jìn)行64b/#6b線路 編碼，生成2個比特的同步頭，其中一個比特為重要比特，該重要比特除用于塊同步外還用于指示該信息塊中信息數(shù)據(jù)的類型，另一個比特為次要比特。然后，將64比特的信息數(shù)據(jù)與該重要比特作為FEC編碼器的輸入數(shù)據(jù)比特送入到 緩存器中，等緩存器中的數(shù)據(jù)比特構(gòu)成一個FEC編碼數(shù)據(jù)幀時再一并送入到 FEC編碼器進(jìn)行編碼；而同步頭中的次要比特不參與該FEC編碼，如圖3所示。本實施方式的具體流程如圖4所示，在步驟410中，發(fā)送端將信息數(shù)據(jù)從 調(diào)和子層以以太網(wǎng)數(shù)據(jù)幀(Ethernet packet)的形式通過以太網(wǎng)媒質(zhì)無關(guān)接口傳 送到64比特信息生成模塊，當(dāng)模塊中的數(shù)據(jù)達(dá)到64比特時，生成64比特的信 息數(shù)據(jù)。接著，進(jìn)入步驟420，發(fā)送端將生成的64比特的信息數(shù)據(jù)進(jìn)行加擾處理， 以在最大程度上保證所傳送信息有足夠的切換，便于接收端的時鐘恢復(fù)。具體 地說，當(dāng)數(shù)據(jù)從以太網(wǎng)媒質(zhì)無關(guān)接口傳送到64比特信息模塊后，64比特信息模 塊以每64比特為單位將接收數(shù)據(jù)分成K小塊信息，然后對每小塊信息進(jìn)行加擾， 加擾后的信息如圖5所示，其中，信息塊用Sj ( / = 0,1,...尺)表示。接著，進(jìn)入步驟430,發(fā)送端將經(jīng)過加擾處理后的信息數(shù)據(jù)進(jìn)行64b/66b線 路編碼。具體地說，發(fā)送端對每64比特的信息數(shù)據(jù)進(jìn)行64b/66b線路編碼。線 路編碼的過程是在Si信息塊的頭端(也可以在尾端)加兩比特的同步頭(即塊 頭)，同步頭中的一個比特(如第一個比特)攜帶了指示Si信息塊中凄t據(jù)類型的 信息，因此，該比特即為重要比特，另一個比特(如第二個比特)即為次要比 特。其中，數(shù)據(jù)類型分為純數(shù)據(jù)和帶控制信息兩類，比如說，如果重要比特為 "0"表示Si信息塊中的信息數(shù)據(jù)為純數(shù)據(jù)，那么，重要比特為'T，即表示Si 信息塊中的信息數(shù)據(jù)帶有控制信息，反之亦然。同步頭中的次要比特為重要比 特的取反。線路編碼后的信息塊如圖5所示。64b/66b線路編碼主要有三個功能。第一個功能是通過64b/66b編碼中的兩 個比特的同步頭進(jìn)行塊同步。同步過程是這樣的在接收端接收的數(shù)據(jù)中由于 使用了 64b/66b線路編碼，因此每66比特中都會有01或10的同步比特。在比特流的其他地方也會出現(xiàn)這樣的比特組合。對齊程序首先隨機(jī)選擇一個起點，它首先搜尋有效的同步(01或者IO組合)，如果沒有找到，則移動一位然后重 新檢測。 一旦找到01或者10組合，則檢查該組合之后的第65和第66個比特 是否為同樣的組合(即01或者10組合)，如果是，則計數(shù)器增l，繼續(xù)往后檢 測。如果在一行中能夠連續(xù)檢測到足夠多的同步符號，而且沒有發(fā)生錯誤，則 確定對齊。如果檢測過程中出現(xiàn)任何錯誤，則計數(shù)器清零。第二個功能是保證 所傳送的數(shù)據(jù)的電平有足夠的切換，便于在接收端進(jìn)行時鐘恢復(fù)。第三個功能 是利用同步頭來表明所傳送的64比特的信息類型。比如說，同步頭為"01"則 表示所傳送的64比特信息全部為數(shù)據(jù)，同步頭為"10"則表示所傳送的64比 特信息中包含控制信息。本實施方式以64b/66b線路編碼為例進(jìn)行說明，在實際 應(yīng)用中，也可以采用32b/34b線路編碼，使得本實施方式可靈活實現(xiàn)。接著，在步驟440和步驟440，中，發(fā)送端對Si信息塊進(jìn)行緩存和排序。具 體地說，將Si信息塊中經(jīng)iti口擾處理的64比特信息和同步頭中的重要比特傳送 到碼字緩存/排序模塊，碼字緩存/排序模塊對接收到的數(shù)據(jù)進(jìn)行緩存處理，并將 接收的數(shù)據(jù)進(jìn)行排序，組成一個FEC編碼幀；將Si信息塊的同步頭中的次要比 特傳送到同步頭緩存/排序模塊，進(jìn)行緩存和排序。如圖5所示，對已加同步頭 的信息塊進(jìn)行緩存和排序，當(dāng)緩存到K個信息塊(即66xK個比特)時，再把 這組信息中的經(jīng)過加擾處理的長度為64 x K個比特的信息數(shù)據(jù)和長度為K個比 特的重要比特傳送到碼字緩存/排序模塊，進(jìn)行緩存和排序處理，組成一個FEC 編碼幀；把這組信息中的長度為K個比特的次要比特傳送到同步頭緩存/排序模 塊，進(jìn)行緩存和排序處理，由此可見，同步頭中的次要比特不進(jìn)行FEC編碼。 這是因為，64b/66b編碼的第三個功能(標(biāo)識信息塊是純數(shù)據(jù)還是攜帶控制信息) 只需使用兩比特同步頭中的一個便可以完成，而且同步頭中的兩個比特總是保 持著確定的關(guān)系，即兩個比特異或為l,因此如果知道了同步頭中的一個比特， 對這個比特取反便可以得到同步頭中的另外一個比特，所以，可以將同步頭中 的一個重要比特來參與FEC編碼，另 一個次要比特不進(jìn)行FEC編碼。接著，進(jìn)入步驟450,發(fā)送端對組成的FEC編碼幀進(jìn)行FEC編碼，也就是說，根據(jù)組成的FEC編碼幀生成相對應(yīng)的校驗字。校驗字和信息之間存在著約 束關(guān)系，正是由于這種約束關(guān)系增強(qiáng)了信息塊的抗干擾能力。如圖5所示，對 FEC編碼進(jìn)行FEC編碼，生成相應(yīng)的校驗比特塊為Pi (i = 0， 1, ...M)。由于只對同步頭中的一個重要比特進(jìn)行FEC編碼，因此，在使用相同大小 的校驗塊情況下，能夠獲得更大的編碼增益。而且，對用于指示數(shù)據(jù)類型的重 要比特使用FEC編碼保護(hù)，更大的編碼增益可以提高對數(shù)據(jù)類型判斷的正確概率。需要說明的是，可選地，校驗比特塊還可以被傳送到校驗字同步頭模塊， 校驗字同步頭模塊為每個校驗比特塊Pi加上2比特的同步頭Parity—header—1和 Parity一header一2。校驗比特同步頭是為了將FEC編碼碼字中的信息數(shù)據(jù)和校驗信 息區(qū)分開來，即用于區(qū)分Si塊和Pj塊。本實施方式中為每個校驗比特塊加上了 2比特的同步頭。接著，進(jìn)入步驟460，完成FEC編碼后，F(xiàn)EC碼字被傳送到成幀模塊，成 幀模塊還需要接收經(jīng)過同步頭緩存和排序的K個次要比特，進(jìn)行重組和成幀后， 以幀的形式傳送到PMA進(jìn)行發(fā)送。如圖5所示，將包含同步頭的Si信息塊和對 應(yīng)于該信息塊的校驗塊進(jìn)行重組和成幀，進(jìn)行碼率調(diào)和后再傳送到PMA進(jìn)行發(fā)送。不難發(fā)現(xiàn)，由于在本實施方式中，對信息塊的塊頭中次要的比特不進(jìn)行FEC 編碼，使用相同大小的校驗塊保護(hù)較少的重要信息比特，所以FEC編碼可以得 到更高的編碼增益，降低了重要信息比特的錯誤概率。與現(xiàn)有技術(shù)相比，本實 施方式在實現(xiàn)復(fù)雜度沒有增加的情況下，能夠獲得更大的編碼增益，從而可以 增大EPON系統(tǒng)的功率預(yù)算。具體地說，在現(xiàn)有技術(shù)中，采用的FEC編碼是對66xK比特的信息進(jìn)行編 碼，其生成的4交驗字對66xK比特的信息進(jìn)行保護(hù)。而本實施方式中，采用的FEC編碼是對65 x K比特的信息進(jìn)行FEC編碼，所生成的校驗碼長度與現(xiàn)有技 術(shù)相同，并只對65 x K比特的信息(與現(xiàn)有技術(shù)相比減少了 K個比特)進(jìn)行保 護(hù)，因此增加了校驗字對信息比特的保護(hù)性，降低了信息比特的錯誤概率。而且，增加了接收端對64b/66b編碼塊中的64比特信息數(shù)據(jù)類型判斷的準(zhǔn)確性。這是因為，在現(xiàn)有技術(shù)中，只有當(dāng)同步頭的兩個比特為"01"或"10"時 接收端的線路編碼塊才開始判斷。而當(dāng)兩個比特為"00"或"11"時則無法判 斷，因此其正確判斷的概率尸(正確)為尸(正確)=(1-a)(i-/0-i-2a+a2， r為現(xiàn)有方案每比特的錯誤概率。而本實施方式中，接收端對信息類型的判斷只通過對 參與FEC編碼的同步頭進(jìn)行判斷。其正確判斷的概率尸'(正確)為？'(正確)=1-/7:,^:為本實施方式中每比特的錯誤概率。由于本實施方式使用相同數(shù)量的校驗字 碼保護(hù)較少的信息數(shù)據(jù)，因而降低了信息比特的錯誤概率，即p:,A。當(dāng)& (p:) 非常小時(在光通訊中，& (p二 )的取值一般為10—12 )，則:戶(正確)"1-A)(1-A)"-2凡+A2因此，增加了接收端對64b/66b編碼塊中的64比特信息數(shù)據(jù)類型判斷的準(zhǔn) 確性。本發(fā)明的第二實施方式涉及一種數(shù)據(jù)接收和譯碼方法，本實施方式對應(yīng)于 第一實施方式的發(fā)送和編碼方式。具體流程如圖6所示。在步驟610中，接收端的PMA將從PMD接收的信息進(jìn)行幀同步，幀同步 的方法是利用64b/66b編碼塊中的2比特的同步頭"01"或"10"完成信息的幀 同步的，根據(jù)塊同步的結(jié)果獲取包含同步頭的信息塊及對應(yīng)于該信息塊的校驗塊。在完成幀同步后，進(jìn)入步驟620，信息塊被傳送到FEC碼字排序模塊進(jìn)行 FEC碼字排序。具體地說，F(xiàn)EC碼字排序模塊根據(jù)發(fā)送端的信息塊中的同步字頭參鳥編碼的規(guī)則，將佶息塊的閭歩頭中的次要比特去掉，將佶息塊務(wù)解為包含同步頭中的重要比特、信息數(shù)據(jù)和4t瞼塊的信息組，該信息組稱為FEC碼字， 進(jìn)行FEC碼字排序。如圖7所示，完成幀同步的信息包含信息塊和對應(yīng)該信息 塊的校驗信息以及校驗同步頭。根據(jù)校驗同步頭的信息來區(qū)分FEC碼字中的Si 信息塊和Pi信息塊，同時將Si信息塊的同步頭中的重要比特和校驗同步頭去掉， 然后其余的信息送入FEC碼字緩存器，進(jìn)行緩存和排序。接著，進(jìn)入步驟630,將已排序的FEC碼字進(jìn)行FEC譯碼，在譯碼過程將 Si信息塊中的一個重要比特和64比特的信息數(shù)據(jù)恢復(fù)出來，同時將冗余的校驗 信息，即Pi塊去掉。如圖7所示，F(xiàn)EC譯碼后的的信息只包含Si信息塊和Si信 息塊的同步頭中的一個重要比特。接著，進(jìn)入步驟640，將經(jīng)過FEC譯碼后的的信息進(jìn)行分段，也就是說， 將經(jīng)過FEC譯碼后的的信息分為K段，每段包含64比特的信息數(shù)據(jù)，和同步 頭中的一個重要比特。接著，進(jìn)入步驟650,將分段后的K個信息塊進(jìn)行線路譯碼。具體地說， 對同步頭中次要比特連同F(xiàn)EC譯碼所得的信息塊的信息數(shù)據(jù)和同步頭中的重要 比特進(jìn)行64b/66b線路譯碼，線路譯碼時根據(jù)同步頭中的重要比特判斷64比特 的信息數(shù)據(jù)的類型。其中，同步頭中的次要比特是進(jìn)行接收時得到的同步頭中 的次要比特，或者是根據(jù)FEC譯碼后得到的重要比特經(jīng)取反后得到的比特。經(jīng) 線路譯碼后的信息如圖7所示。接著，進(jìn)入步驟660,對經(jīng)過線路譯碼后的信息進(jìn)行解擾，然后將經(jīng)解擾后 的信息通過以太網(wǎng)媒質(zhì)無關(guān)接口傳送調(diào)和子層。由此可見，將僅用于塊同步的比特作為次要比特不參與FEC編碼和譯碼， 由于塊同步在FEC譯碼之前進(jìn)行，所以僅用于塊同步的比特不參與FEC編碼和 譯碼不會影響系統(tǒng)性能，但可以有效減少需要通地FEC編碼保護(hù)的信息量，在 使用相同大小的校驗塊情況下，能夠獲得更大的編碼增益。因為對用于指示數(shù)據(jù)類型的比特使用FEC編碼保護(hù)，更大的編碼增益可以提高對數(shù)據(jù)類型判斷的 正確概率。本發(fā)明的第三實施方式涉及一種數(shù)據(jù)編碼和發(fā)送方法，本實施方式與第一 實施方式大致相同，其區(qū)別在于，在第一實施方式中，參與FEC編碼的信息長 度為65xK個比特，滿足FEC編碼所需的長度，而在本實施方式中，滿足FEC 編碼所需的長度為66xK個比特，因此，需要在信息數(shù)據(jù)與重要比特組成的序 列的基礎(chǔ)上，在該序列的預(yù)定位置插入K個預(yù)定的填充比特(填充比特全為0 或全為1),使該序列的長度滿足FEC編碼所需的長度。具體地說，由于生產(chǎn)商在開發(fā)硬件的過程中往往只配置一種固定碼率和數(shù) 據(jù)長度的FEC編碼器，比如參與FEC編碼的數(shù)據(jù)長度為66 x K比特，這種FEC 編碼方式要求的數(shù)據(jù)長度的配置是假設(shè)經(jīng)過64b/66b線路編碼后的碼字全部參 與FEC編碼。因此，當(dāng)信息塊的個數(shù)達(dá)到K時，信息數(shù)據(jù)的長度(64xK比特) 與與重要比特的長度(K比特)之和將小于要求的長度(66xK比特)。所以， 在本實施方式中，在每個信息塊中，在重要比特之后，信息數(shù)據(jù)之前，即原先 的次要比特的位置處)，插入1個預(yù)定的填充比特(如0比特)。使得當(dāng)信息塊 的個數(shù)的達(dá)到K時，能夠滿足FEC編碼所需的長度。由于是在信息塊特定的位 置填充"0",因此經(jīng)過FEC編碼后的信息中的填充的"0"信息可以通過縮短碼 過濾器去掉，這些"0"信息在信道中不進(jìn)行傳輸，如圖8所示。由于只有65個比特是需要認(rèn)定的，所填充的"0"實際上增強(qiáng)了校驗信息 與需要譯碼的信息之間的約束關(guān)系，相對于66個比特需要認(rèn)定的情況，相同大 小的校驗信息量會產(chǎn)生更高的編碼增益。本發(fā)明的第四實施方式涉及一種數(shù)據(jù)接收和譯碼方法，本實施方式對應(yīng)于 第四實施方式的數(shù)據(jù)編碼和發(fā)送方法。本實施方式與第二實施方式大致相同， 其區(qū)別在于，在本實施方式中，在去除掉次要比特信息后，對信息數(shù)據(jù)與重要 比特組成的序列進(jìn)行FEC譯碼之前，需要在該序列的預(yù)定位置插入在發(fā)送端中填充的K個預(yù)定比特，使該序列的長度增加到FEC譯碼所需的長度。也就是說，先在同步頭中的次要比特位置處填充"0",再對填充了 K個"0"后的該序列進(jìn) 行FEC譯碼。FEC譯碼后，再從譯碼結(jié)果中去除填充比特"0"。不難發(fā)現(xiàn)，在第三與第四實施方式中，當(dāng)信息塊中重要比特與信息數(shù)據(jù)的 長度之和不足FEC編碼或譯碼所需要的長度時，先填充所缺數(shù)目的預(yù)定義的填 充比特，補(bǔ)足所需長度后再進(jìn)行FEC編碼或譯碼，以適應(yīng)FEC編碼或譯碼的長 度是固定的但又超過信息塊中重要比特與信息數(shù)據(jù)的長度之和的情況。因為需 要保護(hù)的比特數(shù)比特少，新增的填充比特是預(yù)先知道的，實際上增強(qiáng)了校驗信 息與需要保護(hù)的信息之間的約束關(guān)系，所以相同大小的校驗信息量會產(chǎn)生更高 的編碼增益。只有在需要傳輸?shù)腟i信息塊緩存到能夠組成一個FEC編碼幀時，再進(jìn)行 FEC編碼。而在本實施方式中，為了縮短通信的時延，在緩存的數(shù)據(jù)不足時， 通過在緩存中填入填充塊，及時觸發(fā)FEC編碼操作的執(zhí)行，在FEC編碼之后， 從編碼結(jié)果中去除填充塊，以避免傳輸不需要的數(shù)據(jù)。本發(fā)明的第五實施方式涉及一種數(shù)據(jù)編碼和發(fā)送方法，本實施方式與第一 實施方式大致相同，其區(qū)別在于，在第一實施方式中，發(fā)送端先將信息塊進(jìn)行 加擾后，再進(jìn)行64b/66b線路編碼，而在本實施方式中，發(fā)送端先將信息塊進(jìn)行 64b/66b線路編碼后，再對線路編碼后的信息塊進(jìn)行加擾。也就是說，發(fā)送端先 將信息塊進(jìn)行64b/66b線路編碼配置同步頭，然后經(jīng)64b/66b線路編碼后的64 比特的信息數(shù)據(jù)進(jìn)行加擾，而帶信息類型的同步頭中的重要比特則傳送到碼字 緩存/排序模塊進(jìn)行緩存和排序，另一同步頭中的次要比特則傳送到同步頭緩存/ 排序模塊進(jìn)行緩存和排序，其余流程與第一實施方式相同，如圖9所示。相應(yīng) 地，在接收端需要先對信息塊中的64比特信息數(shù)據(jù)進(jìn)行解擾，再進(jìn)行64b/66b 線路編碼。本發(fā)明的第六實施方式涉及一種數(shù)據(jù)編碼和發(fā)送方法，本實施方式與第一賣施古式夫致相同，其區(qū)別在子，在第一賣施方式申，發(fā)送端采用64b/66b線路 編碼，而在本實施方式中，發(fā)送端采用64b/65b線路編碼。也就是說，將經(jīng)過 64b/65b線路編碼后的信息塊中的64比特信息數(shù)據(jù)和生成的指示數(shù)據(jù)類型的一 個比特(即重要比特)，作為FEC編碼器的輸入數(shù)據(jù)比特送入到緩存器中，等緩 存器中的數(shù)據(jù)比特構(gòu)成一個FEC編碼數(shù)據(jù)幀時再一并送入到FEC編碼器進(jìn)行編 碼，并將64b/65b線路編碼生成的重要比特取反后得到同步頭中的次要比特，如 圖IO所示。相應(yīng)地，在接收端也采用64b/65b線路譯碼，在線路譯碼時根據(jù)同 步頭中的重要比特判斷信息數(shù)據(jù)的類型。本實施方式的流程如圖11所示，將經(jīng)加擾后的信息塊進(jìn)行64b/65b線路編 碼，在線路編碼過程中，根據(jù)該信息塊的數(shù)據(jù)類型生成1比特的數(shù)據(jù)/控制頭， 即重要比特。并將經(jīng)64b/65b線路編碼后的64比特信息數(shù)據(jù)和該重要比特進(jìn)行 碼字緩存和排序，經(jīng)該重要比特送入非門取反后得到次要比特，傳送到同步頭 緩存/排序模塊，同步頭緩存/排序模塊對各信息塊的次要比特進(jìn)行緩存和排序。 其余流程與第一實施方式相同，在此不再贅述。本實施方式中對信息塊進(jìn)行的 操作過程如圖12所示。需要說明的是，本實施方式以采用64b/65b線路編碼為例進(jìn)行說明，在實際 應(yīng)用中，也可以采用32b/33b線路編碼，使得本實施方式可靈活實現(xiàn)。本發(fā)明的第七實施方式涉及一種數(shù)據(jù)編碼和發(fā)送裝置，包含F(xiàn)EC編碼模 塊，用于對需要傳輸?shù)男畔K中的信息數(shù)據(jù)和塊頭中M個重要比特進(jìn)行FEC編 碼生成校驗塊；發(fā)送模塊，用于發(fā)送信息塊和對應(yīng)于該信息塊的校驗塊。其中， 信息塊塊頭中的各比特預(yù)先按重要性被劃分為M個重要比特和N個次要比特， 每個信息塊包含塊頭和信息數(shù)據(jù)，塊頭大小為M+N, M和N為整數(shù)，M>0, N >1。在本實施方式中，塊頭是同步頭，由兩個用于塊同步的比特組成，其中一 個比特除用于塊同步外還用于指示同一信息塊中信息數(shù)據(jù)的類型，該比特為重 要比特，另一個比特為次要比特。另外，本實施方式還包含加擾模塊、線路編碼模塊、緩存排序模塊等其它模塊。其中，加擾模塊，用于對信息數(shù)據(jù)進(jìn)行加擾；線路編碼模塊用于對信息數(shù) 據(jù)進(jìn)行線路編碼生成同步頭(同步頭可放置于信息的頭端或尾端)，并將信息數(shù) 據(jù)和同步頭中的重要比特輸出到FEC編碼模塊，將同步頭中的次要比特與該 FEC編碼模塊對同一信息塊的處理結(jié)果一起輸出到發(fā)送模塊；緩存排序模塊用 于對需要輸入到FEC編碼模塊的信息進(jìn)行緩存和排序。具體地說，如圖13所示，線路編碼模塊(即圖中的64b/66b線路編碼器) 對經(jīng)加擾后的64比特信息數(shù)據(jù)進(jìn)行線路編碼。線路編碼器按照信息類型加上相 應(yīng)的同步頭(同步頭可放置于信息的頭端或尾端)，然后64b/66b線路編碼器把 已進(jìn)行線路編碼的66比特的信息傳送到相應(yīng)的緩存/排序器中。其中，把64比 特的信息數(shù)據(jù)和生成的同步頭中的重要比特傳送到緩存排序模塊(即圖中的 FEC輸入信息緩存/排序器)，對需要輸入到FEC編碼模塊的信息進(jìn)行緩存和排 序；將同步頭中的另一次要比特傳送到同步頭緩存/排序器中。各緩存/排序器按 照一定的規(guī)則儲存數(shù)據(jù)。當(dāng)FEC輸入信息緩存/排序器存儲的數(shù)據(jù)達(dá)到FEC編碼模塊(即圖中的FEC 編碼器)所要求的信息長度65xK時，F(xiàn)EC輸入信息緩存器把這組信息順序傳 送到FEC編碼器，然后開始接收和儲存新的信息塊。與之相對應(yīng)的是，同步頭 緩存器也同時把長度為K的同步數(shù)據(jù)傳送到發(fā)送模塊(即圖中的成幀模塊和碼 率調(diào)和器)，發(fā)送模塊按照一定的規(guī)則把K個次要比特儲存到與之相對應(yīng)的信息 模塊的位置。FEC編碼器在接收到信息組后，按照所選定的編碼規(guī)則對信息組進(jìn)行編碼， 生成相對應(yīng)的校驗字。FEC編碼完成后，F(xiàn)EC編碼器將信息組傳送到FEC輸出 信息數(shù)據(jù)緩存/排序器(或直接發(fā)傳送給發(fā)送模塊)，同時將校驗字傳送到校驗字 緩存/排序器(FEC編碼器也可以先將校驗字傳送到校驗字64b/66b線路編碼器 增加同步頭，然后把已加同步頭的校驗字傳送到校驗字緩存/排序器)。FEC輸出信息數(shù)據(jù)緩存/排序器和校驗字緩存/排序器接收滿數(shù)據(jù)后將數(shù)據(jù)傳送到發(fā)送模 塊，發(fā)送模塊通過包含的成幀模塊對需要發(fā)送的信息進(jìn)行重組和成幀，通過包含的碼率調(diào)和器對組成幀形式的信息進(jìn)行碼率調(diào)和后發(fā)送到PMA,進(jìn)行發(fā)送。由于本實施方式中，只對同步頭中的一個重要比特進(jìn)行FEC編碼，因此， 在使用相同大小的校驗塊情況下，能夠獲得更大的編碼增益。而且，對用于指 示數(shù)據(jù)類型的重要比特使用FEC編碼保護(hù)，更大的編碼增益可以提高對數(shù)據(jù)類 型判斷的正確相無率。需要說明的是，在本實施方式中64b/66b線路編碼器是對加擾模塊輸出的加 擾結(jié)果進(jìn)行線路編碼的，但在實際應(yīng)用中，也可以先由64b/66b線路編碼器進(jìn)行 線路編碼，然后，加擾模塊再對64b/66b線路編碼器輸出的結(jié)果進(jìn)行加擾，再將 加擾結(jié)杲通過FEC輸入信息緩存/排序后，輸出到FEC編碼器。另外，值得一提的是，如果信息塊中信息數(shù)據(jù)的長度Y與重要比特數(shù)目M 之和小于FEC編碼所需的長度Z，那么，本實施方式的發(fā)送裝置中還可以包含 填充模塊，用于對需要輸入到FEC編碼模塊的信息數(shù)據(jù)與重要比特組成的序列 進(jìn)行緩存，在該序列的預(yù)定位置插入Z-Y-M個預(yù)定的填充比特，使該序列的長 度增加到Z，以適應(yīng)FEC編碼或譯碼的長度是固定的但又超過信息塊中重要比 特與信息數(shù)據(jù)的長度之和的情況。然后，再將該序列輸出到FEC編碼模塊；和 過濾器，用于從FEC編碼模塊輸出的編碼結(jié)果中去除填充比特后輸出到發(fā)送模 塊。其中，Y、 Z為正整數(shù)。本發(fā)明的第八實施方式涉及一種數(shù)據(jù)編碼和發(fā)送裝置，本實施方式與第七 實施方式大致相同，其區(qū)別在于，在第七實施方式中，F(xiàn)EC編碼器將編碼后的 信息數(shù)據(jù)傳送到FEC輸出信息數(shù)據(jù)緩存/排序器，同時將校驗字傳送到校驗字緩 存/排序器，F(xiàn)EC輸出信息數(shù)據(jù)緩存/排序器接收滿數(shù)據(jù)后再將數(shù)據(jù)傳送到發(fā)送模 塊。而在本實施方式中，由FEC輸入信息數(shù)據(jù)緩存/排序器在存儲的數(shù)據(jù)達(dá)到FEC 編碼器所要求的信息長度65 x K時,將這組信息順序傳送到FEC編碼器的同時，也將這組信息順序傳送到發(fā)送模塊等待成幀。因此，本實施方式的裝置結(jié)構(gòu)如圖14所示。與第七實施方式的裝置相較而言，本實施方式的裝置更為簡單。本發(fā)明的第九實施方式涉及一種數(shù)據(jù)編碼和發(fā)送裝置，本實施方式與第七 實施方式大致相同，其區(qū)別在于，在第七實施方式中，線路編碼模塊為64b/66b 線路編碼器，而在本實施方式中，線路編碼模塊為64b/65b線路編碼器。因此， 該線路編碼模塊用于對信息數(shù)據(jù)進(jìn)行線路編碼生成同步頭中的重要比特，將信 息數(shù)據(jù)和同步頭中的重要比特輸出到FEC編碼模塊。另外，本實施方式中還包 含取反模塊，用于對64b/65b線路編碼器輸出的同步頭中的重要比特進(jìn)行取反操 作，取反操作的結(jié)果與FEC編碼模塊對同一信息塊的處理結(jié)果一起輸出到發(fā)送 模塊。具體地說，如圖15所示，64b/65b線路編碼器對經(jīng)加4t后的64比特信息數(shù) 據(jù)進(jìn)行線路編碼。64b/65b線路編碼器會根據(jù)信息類型生成1比特的數(shù)據(jù)/控制頭 (即攜帶數(shù)據(jù)類型信息的重要比特)，并將該重要比特傳送到FEC輸入緩存/排 序器。然后將此重要比特送入非門后，再傳送到同步頭緩存/排序器。64b/66b線 路編碼器同樣需要將線路編碼后的64比特的信息數(shù)據(jù)和一個重要比特傳送到 FEC輸入信息緩存/排序器。其余裝置與第七實施方式完全相同，在此不再贅述。本發(fā)明的第十實施方式涉及一種數(shù)據(jù)編碼和發(fā)送裝置，本實施方式與第九 實施方式大致相同，其區(qū)別在于，在第九實施方式中，F(xiàn)EC編碼器將編碼后的 信息數(shù)據(jù)傳送到FEC輸出信息數(shù)據(jù)緩存/排序器，同時將才t驗字傳送到校驗字緩 存/排序器，F(xiàn)EC輸出信息數(shù)據(jù)緩存/排序器接收滿數(shù)據(jù)后再將數(shù)據(jù)傳送到發(fā)送模 塊。而在本實施方式中，由FEC輸入信息數(shù)據(jù)緩存/排序器在存儲的數(shù)據(jù)達(dá)到FEC 編碼器所要求的信息長度65 x K時，將這組信息順序傳送到FEC編碼器的同時， 也將這組信息順序傳送到發(fā)送模塊等待成幀。因此，本實施方式的裝置結(jié)構(gòu)如 圖16所示。本發(fā)明的第十一實施方式涉及一種數(shù)據(jù)譯碼和接收裝置，包含接收模塊，用于接收信息塊及對應(yīng)于該信息塊的校驗塊；FEC譯碼模塊，用于對接收到的信息塊中的信息數(shù)據(jù)和塊頭中M個重要比特使用校驗塊進(jìn)行FEC譯碼，該信息 塊塊頭中N個次要比特不參與該FEC譯碼。其中，信息塊塊頭中的各比特預(yù)先 按重要性被劃分為M個重要比特和N個次要比特，每個信息塊包含塊頭和信息 數(shù)據(jù)，塊頭大小為M+N， M和N為整數(shù)，M>0， N>1。在本實施方式中，塊 頭是同步頭，由兩個用于塊同步的比特組成，其中一個比特除用于塊同步外還 用于指示同一信息塊中信息數(shù)據(jù)的類型，該比特為重要比特，另一個比特為次 要比特。另外，本實施方式還包含譯碼模塊和解擾模塊等其它模塊。具體地說，如圖17所示，接收模塊中通過包含的同步器接收信息塊及對應(yīng) 于該信息塊的校驗塊，該同步器用于對收到的信息根據(jù)信息塊的同步頭進(jìn)行塊 同步，根據(jù)塊同步的結(jié)果獲取信息塊及對應(yīng)于該信息塊的校驗塊。然后，接收 模塊將接收到的信息塊及對應(yīng)于該信息塊的校驗塊傳送給FEC譯碼模塊。FEC 譯碼模塊對信息塊中的信息數(shù)據(jù)和塊頭中攜帶數(shù)量類型信息的重要比特進(jìn)行譯 碼，將譯碼后的結(jié)果傳送給線路譯碼模塊，即圖中的64b/66b線路譯碼器。64b/66b 線路譯碼器用于對同步頭中次要比特連同F(xiàn)EC譯碼模塊輸出的信息塊的信息數(shù) 據(jù)和同步頭中的重要比特進(jìn)行線路譯碼，線路譯碼時根據(jù)同步頭中的重要比特 判斷信息數(shù)據(jù)的類型。其中，64b/66b線路譯碼器通過接收模塊將該次要比特直接傳送給本線路譯 碼器，獲得該次要比特，或者，本裝置中包含變換模塊，用于對FEC譯碼模塊 輸出的重要比特進(jìn)行取反，將取反的結(jié)果作為次要比特輸出到64b/66b線路譯碼 器，使得該64b/66b線路譯碼器獲得該次要比特。然后，64b/66b線路譯碼器將線路譯碼后的結(jié)果輸出到解擾模塊，由解擾模 塊對信息數(shù)據(jù)進(jìn)行解擾。需要說明的是，在本實施方式中解擾模塊是對64b/66b線路譯碼器輸出的信 息進(jìn)行解擾的，但在實際應(yīng)用中，根據(jù)在發(fā)送端中的對信息塊的線路編碼和加擾的先后順序，也可以由解擾模塊先對FEC譯碼模塊輸出的信息數(shù)據(jù)進(jìn)行解擾， 再將解擾結(jié)果輸出到64b/66b線路譯碼器，由64b/66b線路譯碼器進(jìn)行線路譯碼。另外，值得一提的是，如果信息塊中信息數(shù)據(jù)的長度Y與重要比特數(shù)目M 之和小于FEC譯碼所需的長度Z，那么，本裝置還包含填充模塊，用于對需要 輸入到FEC編碼模塊的信息數(shù)據(jù)與重要比特組成的序列進(jìn)行緩存，在該序列的 預(yù)定位置插入Z-Y-M個預(yù)定的填充比特，使該序列的長度增加到Z，將該序列 輸出到FEC譯碼模塊進(jìn)4恃碼；和過濾器，用于從FEC譯碼模塊輸出的譯碼結(jié) 果中去除填充比特。其中，Y、 Z為正整數(shù)。本發(fā)明的第十二實施方式涉及一種數(shù)據(jù)譯碼和接收裝置，本實施方式與第 十一實施方式大致相同，其區(qū)別在于，在第十一實施方式中，線路譯碼模塊為 64b/66b線路譯碼器，而在本實施方式中，線路譯碼模塊為64b/65b線路譯碼器。 因此，該線路譯碼模塊用于對FEC譯碼模塊輸出的信息塊的信息數(shù)據(jù)和同步頭 中的重要比特進(jìn)行線路譯碼，線路譯碼時根據(jù)同步頭中的重要比特判斷信息數(shù) 據(jù)的類型。綜上所述，在本發(fā)明的實施方式中，對信息塊的塊頭中次要的比特不進(jìn) 行FEC編碼，因為使用相同大小的校驗塊保護(hù)較少的重要信息比特，所以 FEC編碼可以得到更高的編碼增益，降低了重要信息比特的錯誤概率。與現(xiàn) 有技術(shù)相比，本發(fā)明的設(shè)計方案在實現(xiàn)復(fù)雜度沒有增加的情況下，能夠獲得 更大的編碼增益，從而可以增大10GEPON系統(tǒng)的功率預(yù)算。塊頭可以是同步頭，將用于指示數(shù)據(jù)類型的比特作為重要比特通過FEC 編碼保護(hù)，將僅用于塊同步的比特作為次要比特不參與FEC編碼和譯碼。因 為塊同步在糾錯譯碼之前進(jìn)行，所以僅用于塊同步的比特不參與FEC編碼和 譯碼不會影響系統(tǒng)性能，但可以有效減少需要通地FEC編碼保護(hù)的信息量， 在使用相同大小的校驗塊情況下，能夠獲得更大的編碼增益。因為對用于指 示數(shù)據(jù)類型的比特使用FEC編碼保護(hù)，更大的編碼增益可以提高對數(shù)據(jù)類型判斷的正確概車。可以通過類似64b/66b或32b/34b的線路編碼生成同步頭的全部比特， 也可以進(jìn)行類似64b/65b或32b/33b的線路編碼后對指示數(shù)據(jù)類型的比特取 反得到同步頭中的另一比特，為本發(fā)明提供了靈活實現(xiàn)方式。通過對信息數(shù)據(jù)的加擾，可以在最大程度上保證所傳送信息有足夠的切 換，便于時鐘恢復(fù)。在信息塊中重要比特與信息數(shù)據(jù)的長度之和不足FEC編碼或譯碼所需 要的長度時，可以先填充所缺數(shù)目的預(yù)定義的填充比特，如全O或全l,補(bǔ) 足所需長度后再進(jìn)行FEC編碼或譯碼。這樣可以適應(yīng)FEC編碼或譯碼的長 度是固定的但又超過信息塊中重要比特與信息數(shù)據(jù)的長度之和的情況。因為 需要保護(hù)的比特數(shù)比特少，新增的填充比特是預(yù)先知道的，實際上增強(qiáng)了校 驗信息與需要保護(hù)的信息之間的約束關(guān)系，所以相同大小的校驗信息量會產(chǎn) 生更高的編碼增益。在FEC編碼或譯碼之后，可以在編碼或譯結(jié)果中去除填充比特，從而減 少填充比特在其它處理環(huán)節(jié)不必要的傳輸。雖然通過參照本發(fā)明的某些優(yōu)選實施方式，已經(jīng)對本發(fā)明進(jìn)行了圖示和 描述，但本領(lǐng)域的普通技術(shù)人員應(yīng)該明白，可以在形式上和細(xì)節(jié)上對其作各 種改變，而不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1. 一種數(shù)據(jù)編碼和發(fā)送方法，其特征在于，預(yù)先將信息塊塊頭中的各比特按重要性劃分為M個重要比特和N個次要比特，其中每個信息塊包含塊頭和信息數(shù)據(jù)，塊頭大小為M+N，M和N為整數(shù)，M≥0，N≥1；對需要傳輸?shù)男畔K中的信息數(shù)據(jù)和塊頭中M個重要比特進(jìn)行前向糾錯編碼生成校驗塊，該信息塊塊頭中N個次要比特不參與該前向糾錯編碼；發(fā)送所述信息塊和對應(yīng)于該信息塊的校驗塊。
2. 根據(jù)權(quán)利要求1所述的數(shù)據(jù)編碼和發(fā)送方法，其特征在于，所述塊 頭是同步頭，由兩個用于塊同步的比特組成，其中一個比特除用于塊同步外 還用于指示同一信息塊中信息數(shù)據(jù)的類型，該比特為所述重要比特，另一個 比特為所述次要比特。
3. 根據(jù)權(quán)利要求2所述的數(shù)據(jù)編碼和發(fā)送方法，其特征在于，在進(jìn)行 所述前向糾錯編碼之前還包含以下步驟對所述信息數(shù)據(jù)進(jìn)行線路編碼生成所述同步頭中所有比特。
4. 根據(jù)權(quán)利要求3所述的數(shù)據(jù)編碼和發(fā)送方法，其特征在于，所述線 路編碼是64b/66b編碼或32b/34b編碼。
5. 根據(jù)權(quán)利要求2所述的數(shù)據(jù)編碼和發(fā)送方法，其特征在于，在進(jìn)行 所述前向糾錯編碼之前還包含以下步驟對所述信息數(shù)據(jù)進(jìn)行線路編碼生成所述同步頭中的重要比特，通過對重 要比特進(jìn)行預(yù)定運算得到該同步頭中的次要比特。
6. 根據(jù)權(quán)利要求5所述的數(shù)據(jù)編碼和發(fā)送方法，其特征在于，所述預(yù) 定運算是取反。
7. 根據(jù)權(quán)利要求5所述的數(shù)據(jù)編碼和發(fā)送方法，其特征在于，所述線政^雞是64b/65b M^烏A 32W33b編碼。
8. 根據(jù)權(quán)利要求3至7中任一項所述的數(shù)據(jù)編碼和發(fā)送方法，其特征 在于，在進(jìn)4亍所述線路編碼之前，或所述線路編碼與所述前向糾錯編碼之間， 還包含以下步驟對所述信息數(shù)據(jù)進(jìn)行加擾。
9. 根據(jù)權(quán)利要求8所述的數(shù)據(jù)編碼和發(fā)送方法，其特征在于，被加擾 的所述信息數(shù)據(jù)是以太網(wǎng)數(shù)據(jù)幀；在所述前向糾錯編碼的步驟之后，所述發(fā)送的步驟之前，還包含以下步驟對所述信息塊和對應(yīng)于該信息塊的校驗塊進(jìn)行重組和成幀； 以幀的形式發(fā)送所述信息塊和對應(yīng)于該信息塊的校驗塊。
10. 根據(jù)權(quán)利要求l至7中任一項所述的數(shù)據(jù)編碼和發(fā)送方法，其特征 在于，如果所述信息塊中信息數(shù)據(jù)的長度Y與重要比特數(shù)目M之和小于所 述前向糾錯編碼所需的長度Z,還包含以下步驟在所述信息數(shù)據(jù)與重要比特組成的序列的基礎(chǔ)上，在該序列的預(yù)定位置 插入Z-Y-M個預(yù)定的填充比特，使該序列的長度增加到Z，對該序列進(jìn)行 所述前向糾錯編碼，該前向糾錯編碼產(chǎn)生的編碼結(jié)果包括該序列及對應(yīng)于該 序列的校驗塊；進(jìn)行所述前向糾錯編碼之后，從編碼結(jié)果中去除所述預(yù)定的填充比特； 其中，Y、 Z為正整數(shù)。
11. 根據(jù)權(quán)利要求10所述的數(shù)據(jù)編碼和發(fā)送方法，其特征在于，所述 填充比特全為0或全為1。
12. —種數(shù)據(jù)接收和譯碼方法，其特征在于，預(yù)先將信息塊塊頭中的各 比特按重要性劃分為M個重要比特和N個次要比特，其中每個信息塊包含塊頭和信息數(shù)據(jù)，塊頭大小為M+N， M和N為整數(shù)，M>0, N>1;接收信息塊及對應(yīng)于該信息塊的校驗塊；對接收到的所述信息塊中的信 息數(shù)據(jù)和塊頭中M個重要比特使用所述校驗塊進(jìn)行前向糾錯譯碼，該信息 塊塊頭中N個次要比特不參與該前向糾錯譯碼。
13. 根據(jù)權(quán)利要求12所述的數(shù)據(jù)接收和譯碼方法，其特征在于，所述 塊頭是同步頭，由兩個用于塊同步的比特組成，其中一個比特除用于塊同步 外還用于指示同一信息塊中信息數(shù)據(jù)的類型，該比特為所述重要比特，另一 個比特為所述次要比特；所述接收信息塊及對應(yīng)于該信息塊的校驗塊的步驟包含以下子步驟對收到的信息根據(jù)信息塊的同步頭進(jìn)行塊同步；根據(jù)塊同步的結(jié)果獲取所述信息塊及對應(yīng)于該信息塊的校驗塊。
14. 根據(jù)權(quán)利要求13所述的數(shù)據(jù)接收和譯碼方法，其特征在于，進(jìn)行 所述前向糾錯譯碼后還包含以下步驟對所述同步頭中次要比特連同所述前向糾錯譯碼所得的信息塊的信息 數(shù)據(jù)和同步頭中的重要比特進(jìn)行線路譯碼，線路譯碼時根據(jù)所述同步頭中的重要比特判斷所述信息數(shù)據(jù)的類型。
15. 根據(jù)權(quán)利要求14所述的數(shù)據(jù)接收和譯碼方法，其特征在于，參加 所述線路譯碼的所述次要比特是進(jìn)行所述接收時得到的同步頭中的次要比 特，或者是根據(jù)前向糾錯譯碼后得到的所述重要比特經(jīng)預(yù)定變換得到的變換 結(jié)杲。
16. 根據(jù)權(quán)利要求13所述的數(shù)據(jù)接收和譯碼方法，其特征在于，進(jìn)行 所述前向糾錯譯碼后還包含以下步驟對所述前向糾錯譯碼所得的信息塊的信息數(shù)據(jù)和同步頭中的重要比特 進(jìn)行線路譯碼，線路譯碼時根據(jù)所述同步頭中的重要比特判斷所述信息數(shù)據(jù)的類型。
17. 根據(jù)權(quán)利要求14至16中任一項所述的數(shù)據(jù)接收和譯碼方法，其特 征在于，在進(jìn)行所述線路譯碼之后，或者所述前向糾錯譯碼和所述線路譯碼 之間，還包含以下步驟對所述信息數(shù)據(jù)進(jìn)行解擾。
18. 根據(jù)權(quán)利要求12至16中任一項所迷的數(shù)據(jù)接收和譯碼方法，其特 征在于，如果所述信息塊中信息數(shù)據(jù)的長度Y與重要比特數(shù)目M之和小于 所述前向糾錯譯碼所需的長度Z，還包含以下步驟在所述信息數(shù)據(jù)與重要比特組成的序列的基礎(chǔ)上，在該序列的預(yù)定位置 插入Z-Y-M個預(yù)定的填充比特，使該序列的長度增加到Z,對該序列使用 所述校驗塊進(jìn)行所述前向糾錯譯碼，再從譯碼結(jié)果中去除所述填充比特；其中，Y、 Z為正整數(shù)。
19. 一種數(shù)據(jù)編碼和發(fā)送裝置，其特征在于，包含前向糾錯編碼模塊，用于對需要傳輸?shù)男畔K中的信息數(shù)據(jù)和塊頭中M 個重要比特進(jìn)行前向糾錯編碼生成校驗塊；發(fā)送模塊，用于發(fā)送所述信息塊和對應(yīng)于該信息塊的校驗塊；其中，所述信息塊塊頭中的各比特預(yù)先按重要性被劃分為M個重要比 特和N個次要比特，每個信息塊包含塊頭和信息數(shù)據(jù)，塊頭大小為M+N， M和N為整數(shù)，M>0, N> 1。
20. 根據(jù)權(quán)利要求19所述的數(shù)據(jù)編碼和發(fā)送裝置，其特征在于，所述 塊頭是同步頭，由兩個用于塊同步的比特組成，其中一個比特除用于塊同步 外還用于指示同一信息塊中信息數(shù)據(jù)的類型，該比特為所述重要比特，另一 個比特為所述次要比特。
21. 根據(jù)權(quán)利要求20所述的數(shù)據(jù)編碼和發(fā)送裝置，其特征在于，還包含第一線路編碼模塊，用于對所述信息數(shù)據(jù)進(jìn)行線路編碼生成所述同步頭 中所有比特，將所述信息數(shù)據(jù)和同步頭中的重要比特輸出到所述前向糾錯編碼模塊，將所述同步頭中的次要比特與所述前向糾錯編碼模塊對同一信息塊 的處理結(jié)果一起輸出到所述發(fā)送模塊。
22. 根據(jù)權(quán)利要求20所述的數(shù)據(jù)編碼和發(fā)送裝置，其特征在于，還包含第二線路編碼模塊，用于對所述信息數(shù)據(jù)進(jìn)行線路編碼生成所述同步頭 中的重要比特，將所述信息數(shù)據(jù)和同步頭中的重要比特輸出到所述前向糾錯 編碼模塊；取反模塊，用于對所述第二線路編碼模塊輸出的同步頭中的重要比特進(jìn) 行取反操作，取反搮作的結(jié)果與所述前向糾錯編碼模塊對同 一信息塊的處理 結(jié)果一起輸出到所述發(fā)送模塊。
23. 根據(jù)權(quán)利要求21或22所述的數(shù)據(jù)編碼和發(fā)送裝置，其特征在于， 還包含加擾模塊，用于對信息數(shù)據(jù)進(jìn)行加擾；所述加擾模塊的加擾結(jié)果輸出到所述第一或第二線路編碼模塊，或者，所述加擾模塊對所述第一或第二線路模塊輸出的信息數(shù)據(jù)進(jìn)行加擾，再 將加擾結(jié)果輸出到所述前向糾錯編碼模塊。
24. 根據(jù)權(quán)利要求19至22中任一項所述的數(shù)據(jù)編碼和發(fā)送裝置，其特 征在于，如果所述信息塊中信息數(shù)據(jù)的長度Y與重要比特數(shù)目M之和小于 所述前向糾錯編碼所需的長度Z,所述裝置還包含填充模塊，對需要輸入到所述前向糾錯編碼模塊的所述信息數(shù)據(jù)與重要 比特組成的序列進(jìn)行緩存，在該序列的預(yù)定位置插入Z-Y-M個預(yù)定的填充比特，使該序列的長度增加到Z，再將該序列輸出到所述前向糾錯編碼模塊；過濾器，用于從所述前向糾錯編碼模塊輸出的編碼結(jié)杲中去除所述填充 比特后輸出到所述發(fā)送模塊；其中，Y、 Z為正整數(shù)。
25. 根據(jù)權(quán)利要求19至22中任一項所述的數(shù)據(jù)編碼和發(fā)送裝置，其特 征在于，所述發(fā)送模塊包含成幀模塊，用于對需要發(fā)送的信息進(jìn)行重組和成幀； 碼率調(diào)和器，用于對組成幀形式的信息進(jìn)行碼率調(diào)和后發(fā)送。
26. —種數(shù)據(jù)譯碼和接收裝置，其特征在于，包含接收模塊，用于接收信息塊及對應(yīng)于該信息塊的校驗塊；前向糾錯譯碼模塊，用于對接收到的所述信息塊中的信息數(shù)據(jù)和塊頭中 M個重要比特使用所述校驗塊進(jìn)行前向糾錯譯碼，該信息塊塊頭中N個次 要比特不參與該前向糾錯譯碼；其中，所述信息塊塊頭中的各比特預(yù)先按重要性被劃分為M個重要比 特和N個次要比特，每個信息塊包含塊頭和信息數(shù)據(jù)，塊頭大小為M+N， M和N為整數(shù)，M>0， N>1。
27. 根據(jù)權(quán)利要求26所述的數(shù)據(jù)譯碼和接收裝置，其特征在于，所述 塊頭是同步頭，由兩個用于塊同步的比特組成，其中一個比特除用于塊同步 外還用于指示同一信息塊中信息數(shù)據(jù)的類型，該比特為所述重要比特，另一 個比特為所述次要比特；所述接收模塊中包含同步器，用于對收到的信息根據(jù)信息塊的同步頭進(jìn)行塊同步，根據(jù)塊同 步的結(jié)果獲取所述信息塊及對應(yīng)于該信息塊的校驗塊。
28. 根據(jù)權(quán)利要求27所迷的數(shù)據(jù)譯碼和接收裝置，其特征在于，還包含第 一線路譯碼模塊，用于對所述同步頭中次要比特連同所述前向糾錯譯 碼模塊輸出的信息塊的信息數(shù)據(jù)和同步頭中的重要比特進(jìn)行線路譯碼，線路譯碼時根據(jù)所述同步頭中的重要比特判斷所述信息數(shù)據(jù)的類型。
29. 根據(jù)權(quán)利要求28所述的數(shù)據(jù)譯碼和接收裝置，其特征在于，所述 接收模塊將所述同步頭中次要比特輸出到所述第一線路譯碼模塊，或者，所述裝置還包含變換模塊，用于對所述前向糾錯譯碼模塊輸出的所述重 要比特進(jìn)行預(yù)定變換，將變換結(jié)果作為所述次要比特輸出到所述第一線路譯 碼模塊。
30. 根據(jù)權(quán)利要求26所述的數(shù)據(jù)譯碼和接收裝置，其特征在于，還包含第二線路譯碼模塊，用于對所述前向糾錯譯碼模塊輸出的信息塊的信息 數(shù)據(jù)和同步頭中的重要比特進(jìn)行線路譯碼，線路譯碼時根據(jù)所述同步頭中的 重要比特判斷所述信息數(shù)據(jù)的類型。
31. 根據(jù)權(quán)利要求28至30中任一項所述的數(shù)據(jù)譯碼和接收裝置，其特 征在于，還包含解擾模塊，用于對所述信息數(shù)據(jù)進(jìn)行解擾；所迷解擾模塊對所述第一或第二線路譯碼模塊輸出的信息數(shù)據(jù)進(jìn)行解 擾，或者，所述解擾模塊對所述前向糾錯譯碼模塊輸出的信息數(shù)據(jù)進(jìn)行解擾， 再將解擾結(jié)果輸出到所述線路譯碼模塊。
32. 根據(jù)權(quán)利要求26至30中任一項所述的數(shù)據(jù)譯碼和接收裝置，其特 征在于，如果所述信息塊中信息數(shù)據(jù)的長度Y與重要比特數(shù)目M之和小于 所述前向糾錯譯碼所需的長度Z，所迷裝置還包含填充模塊，用于對需要輸入到所述前向糾錯編碼模塊的所述信息數(shù)據(jù)與重要比轉(zhuǎn)組成^庠lll速弁鍰在，在^庠別^蕷之妝置接入Z-Y-M冬領(lǐng)之^j 填充比特，使該序列的長度增加到Z,將該序列輸出到所述前向糾錯譯碼模塊；過濾器，用于從所述前向糾錯譯碼模塊輸出的譯碼結(jié)果中去除所述填充 比特；其中，Y、 Z為正整數(shù)。
全文摘要
本發(fā)明涉及通信領(lǐng)域，公開了一種數(shù)據(jù)編譯碼和收發(fā)方法及裝置，使得在相同的傳輸開銷下可以提高前向糾錯編碼的編碼增益。本發(fā)明中，對信息塊的塊頭中次要比特不進(jìn)行前向糾錯編碼。塊頭可以是同步頭，將用于指示數(shù)據(jù)類型的比特作為重要比特通過前向糾錯編碼保護(hù)，將僅用于塊同步的比特作為次要比特不參與前向糾錯編碼和譯碼。在緩存的數(shù)據(jù)不足時，通過在緩存中填入填充塊，可以及時觸發(fā)前向糾錯編碼操作的執(zhí)行，在前向糾錯編碼之后，從編碼結(jié)果中去除填充塊，可以避免傳輸不需要的數(shù)據(jù)。
文檔編號H03M13/25GK101267210SQ200710088080
公開日2008年9月17日 申請日期2007年3月12日 優(yōu)先權(quán)日2007年3月12日
發(fā)明者封東寧, 梁偉光, 耿東玉 申請人:華為技術(shù)有限公司