專(zhuān)利名稱(chēng)：電壓選擇電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及根據(jù)控制信號(hào)選擇并輸出多個(gè)輸入電壓的其中之一的電壓選擇電路，特別涉及用于輸出穩(wěn)定的電壓的技術(shù)。
背景技術(shù)：
在電子電路開(kāi)發(fā)時(shí)，有時(shí)需要根據(jù)控制信號(hào)選擇并輸出多個(gè)輸入電壓的其中之一的電路(以下稱(chēng)電壓選擇電路)。這種電路例如圖5所示，可使用MOSFET(Metal Oxide Semiconductor Field Effect Transistor)構(gòu)成。
在圖5中，通過(guò)P型MOSFET(M1)、以及N型MOSFET(M2)構(gòu)成第1反相器INV1。并且，通過(guò)P型MOSFET(M3)、以及N型MOSFET(M4)構(gòu)成第2反相器INV2。P型MOSFET(M5)、以及N型MOSFET(M6)構(gòu)成第1選通門(mén)(transmission gate)SW1。P型MOSFET(M7)、以及N型MOSFET(M8)構(gòu)成第2選通門(mén)SW2。另外，二極管D1～D4是MOSFET(M5～M8)各自的寄生二極管。
第1反相器INV1作為控制信號(hào)被輸入IN(‘H’(高電平)或‘L’(低電平))。第1反相器INV1的輸出被分別輸入到第2反相器INV2、MOSFET(M5)的柵極、以及MOSFET(M8)的柵極。另外，第2反相器INV2的輸出被分別輸入到MOSFET(M6)的柵極、以及MOSFET(M7)的柵極。
MOSFET(M5)的源極、以及MOSFET(M6)的源極上被分別施加根據(jù)控制信號(hào)IN所選擇的第1輸入電壓V1。MOSFET(M7)的源極、以及MOSFET(M8)的源極上被分別施加根據(jù)控制信號(hào)IN所選擇的第2輸入電壓V2。
MOSFET(M5～M8)的漏極被共用地連接，基于根據(jù)控制信號(hào)IN所選擇的第1輸入電壓V1或第2輸入電壓V2的任何一個(gè)的輸出電壓V3被輸出到該連接線上。
此時(shí)，在圖5所示的電壓選擇電路中，假設(shè)作為控制信號(hào)IN被輸入了‘H’(高電平)。這時(shí)，MOSFET(M5)的柵極、以及MOSFET(M8)的柵極被分別輸入‘L’(低電平)，而MOSFET(M6)的柵極、以及MOSFET(M7)的柵極被分別輸入‘H’(高電平)。因此，選通門(mén)SW1為導(dǎo)通，另一方面，選通門(mén)SW2為截止，作為此時(shí)的輸出電壓V3變成被輸出基于第1輸入電壓V1的電壓。
另一方面，在圖5所示的電壓選擇電路中，假設(shè)作為控制信號(hào)IN被輸入了‘L’(低電平)。此時(shí)，MOSFET(M5)的柵極、以及MOSFET(M8)的柵極被分別輸入‘H’(高電平)，而MOSFET(M6)的柵極、以及MOSFET(M7)的柵極被分別輸入‘L’(低電平)。因此，選通門(mén)SW1為截止，另一方面，選通門(mén)SW2為導(dǎo)通，作為此時(shí)的輸出電壓V3變成被輸出基于第2輸入電壓V2的電壓。
圖6表示電壓選擇電路的其他例。在該圖中，P型MOSFET(M1)、以及N型MOSFET(M2)構(gòu)成第1反相器INV1。而P型MOSFET(M3)、以及N型MOSFET(M4)構(gòu)成第2反相器INV2。N型MOSFET(M5)、以及N型MOSFET(M6)漏極之間以及柵極之間被分別共用地連接，并由它們構(gòu)成第1開(kāi)關(guān)電路SW1。N型MOSFET(M7)、以及N型MOSFET(M8)的漏極之間以及柵極之間分別被共用地連接并由它們構(gòu)成第2開(kāi)關(guān)電路SW2。另外，二極管D1～D4分別是MOSFET(M5～M8)的寄生二極管。
在圖6所示的電壓選擇電路中，對(duì)第1反相器INV1輸入控制信號(hào)IN(‘H’(高電平)或‘L’(低電平))。另外，第1反相器INV1的輸出被分別輸入到第2反相器INV2、MOSFET(M7)的柵極、以及MOSFET(M8)的柵極。另外，第2反相器INV2的輸出被分別輸入到MOSFET(M5)的柵極、以及MOSFET(M6)的柵極。
MOSFET(M6)的源極上被施加根據(jù)控制信號(hào)IN所選擇的第1輸入電壓V1。MOSFET(M8)的源極上被施加根據(jù)控制信號(hào)IN所選擇的第2輸入電壓V2。MOSFET(M5)的源極、以及MOSFET(M7)的源極被共用地連接，基于根據(jù)控制信號(hào)IN所選擇的第1輸入電壓V1或第2輸入電壓V2的任何一個(gè)的輸出電壓V3被輸出到該連接線上。
此時(shí)，在圖6所示的電壓選擇電路中，假設(shè)作為控制信號(hào)IN被輸入了‘H’(高電平)。這時(shí)，MOSFET(M5)的柵極、以及MOSFET(M6)的柵極被輸入‘H’(高電平)，而MOSFET(M7、M8)的柵極被輸入‘L’(低電平)。因此，開(kāi)關(guān)電路SW1為導(dǎo)通，另一方面，開(kāi)關(guān)電路SW2為截止，此時(shí)作為輸出電壓V3變成被輸出基于第1輸入電壓V1的電壓。
另一方面，假設(shè)作為控制信號(hào)IN被輸入‘L’(低電平)時(shí)，MOSFET(M5)的柵極、以及MOSFET(M6)的柵極被輸入‘L’(低電平)，而MOSFET(M7)的柵極、以及MOSFET(M8)的柵極被輸入‘H’(高電平)。因此，開(kāi)關(guān)電路SW1為截止，另一方面，開(kāi)關(guān)電路SW2為導(dǎo)通，此時(shí)作為輸出電壓V3變成被輸出基于第2輸入電壓V2的電壓。
專(zhuān)利文獻(xiàn)1特開(kāi)平10-84271號(hào)公報(bào)專(zhuān)利文獻(xiàn)2特開(kāi)平2003-32090號(hào)公報(bào)但是，在圖5所示的電路中，例如控制信號(hào)IN為‘H’(高電平)的情況下，MOSFET(M5)、以及MOSFET(M6)導(dǎo)通，MOSFET(M7)、MOSFET(M8)為截止。此時(shí)，如果V1+Vd1＜V2(Vd1為寄生二極管D3、D4的正向電壓)，則寄生二極管D3、D4導(dǎo)通，在寄生二極管D3、D4→MOSFET(M5、M6)的路徑上會(huì)流過(guò)電流。控制信號(hào)IN為‘L’(低電平)的情況也一樣，如果V1+Vd2＜V1(Vd2為寄生二極管D1、D2的正向電壓)，則寄生二極管D1、D2導(dǎo)通，在寄生二極管D1、D2→MOSFET(M7、M8)的路徑上會(huì)流過(guò)電流。
另一方面，在圖6所示的電路中，例如控制信號(hào)IN為‘H’(高電平)的情況下，MOSFET(M5)、以及MOSFET(M6)導(dǎo)通，MOSFET(M7)、MOSFET(M8)截止。此時(shí)，在變?yōu)閂1＜Vss-Vt(Vt為MOSFET(M7、M8)導(dǎo)通所需要的電壓)，V1+Vd3＜V2(Vd3為寄生二極管D4的正向電壓)的情況下，MOSFET(M7)的柵極電壓＝Vss，另外，因?yàn)镸OSFET(M5)、以及MOSFET(M6)導(dǎo)通，所以輸出電壓V3＝第1輸入電壓V1，MOSFET(M7)的柵極/源極間電壓VGS＞Vt，MOSFET(M7)導(dǎo)通。因此，在MOSFET(M8)的寄生二極管D4→MOSFET(M7)→MOSFET(M5)的寄生二極管D1→MOSFET(M6)的路徑上會(huì)流過(guò)電流。
另外，控制信號(hào)IN為‘L’(低電平)的情況下也一樣，在滿(mǎn)足上述電壓關(guān)系的情況下，MOSFET(M6)導(dǎo)通，MOSFET(M8)→MOSFET(M7)→MOSFET(M5)的寄生二極管D1→MOSFET(M6)的路徑上會(huì)流過(guò)電流。
這樣，在圖5以及圖6的任何一個(gè)電路中都會(huì)發(fā)生電流損失，所以輸出電壓V3因此變得不穩(wěn)定，作為輸出電壓V3未必能夠獲得與第1輸入電壓V1以及第2輸入電壓V2相同的電壓。

發(fā)明內(nèi)容
本發(fā)明是鑒于以上的問(wèn)題而完成的，其目的在于提供一種可以穩(wěn)定輸出與輸入電壓相等的電壓的電壓選擇電路。
為了實(shí)現(xiàn)上述目的的本發(fā)明中第1權(quán)利要求項(xiàng)中記載的發(fā)明是一種電壓選擇電路，包括第1至第4反相器；包含各自漏極之間共用地連接的N型第1MOSFET以及N型第2MOSFET的第1開(kāi)關(guān)電路；以及包含各自漏極之間共用地連接的N型第3MOSFET以及N型第4MOSFET的第2開(kāi)關(guān)電路，進(jìn)行連接，以使所述第1至第4反相器上被輸入共同的驅(qū)動(dòng)電壓、所述第1反相器以及第3反相器上被輸入控制信號(hào)、所述第1反相器的輸出被輸入到所述第2反相器以及所述第4MOSFET的柵極、所述第2反相器的輸出被輸入到所述第1MOSFET的柵極、所述第3反相器的輸出被輸入到所述第4反相器以及所述第3MOSFET的柵極、所述第4反相器的輸出被輸入到所述第2MOSFET的柵極，所述第2MOSFET的源極上被輸入根據(jù)所述控制信號(hào)所選擇的第1輸入電壓；所述第4MOSFET的源極上被輸入根據(jù)所述控制信號(hào)所選擇的第2輸入電壓，設(shè)定所述驅(qū)動(dòng)電壓、所述第1輸入電壓、以及所述第2輸入電壓的值，以使所述第1MOSFET或者所述第3MOSFET在導(dǎo)通時(shí)各自柵極/源極間電壓比柵極/源極間閾值電壓大。
根據(jù)本發(fā)明，作為控制信號(hào)被輸入‘H’(高電平)的情況下，因?yàn)榈?MOSFET導(dǎo)通，所以第1MOSFET的漏極電壓為第1輸入電壓。另外，因?yàn)榈?MOSFET截止，所以第3MOSFET的漏極電壓為開(kāi)路(高阻抗)。而且，在第1MOSFET的柵極上因?yàn)楸惠斎搿瓾’(高電平)，所以第1MOSFET的柵極電壓為驅(qū)動(dòng)電壓。而且，第3MOSFET的柵極上因?yàn)楸惠斎搿甃’(低電平)，所以第3MOSFET的柵極電壓為第1輸入電壓。
這里，第1MOSFET的漏極/源極間的電流增大時(shí)，第1MOSFET的源極電壓會(huì)接近第1輸入電壓V1。因此，第1MOSFET的柵極/源極間電壓增大，由此第1MOSFET的源極電壓(此為輸出電壓)會(huì)接近第1輸入電壓。并且，通過(guò)這樣的正反饋，第1MOSFET會(huì)自動(dòng)地充分地導(dǎo)通，其結(jié)果，作為輸出電壓會(huì)獲得與第1輸入電壓相等的電壓。
另外，作為控制信號(hào)被輸入‘L’(低電平)的情況下，因?yàn)榈?MOSFET導(dǎo)通，所以第3MOSFET的漏極電壓為第2輸入電壓。另外，因?yàn)榈?MOSFET截止，所以第1MOSFET的漏極電壓為開(kāi)路(高阻抗)。在第3MOSFET的柵極上因?yàn)楸惠斎搿瓾’(高電平)，所以第3MOSFET的柵極電壓為驅(qū)動(dòng)電壓。而且，第1MOSFET的柵極上因?yàn)楸惠斎搿甃’(低電平)，所以第1MOSFET的柵極電壓為第2輸入電壓。
這里，第3MOSFET的漏極/源極間的電流增大時(shí)，第3MOSFET的源極電壓會(huì)接近第2輸入電壓。因此，第3MOSFET的柵極/源極間電壓增大，由此第3MOSFET的源極電壓(此為輸出電壓)會(huì)接近第2輸入電壓。并且，通過(guò)這樣的正反饋，第3MOSFET會(huì)自動(dòng)且充分地導(dǎo)通，其結(jié)果，作為輸出電壓可獲得與第2輸入電壓相等的電壓。
這樣，在本發(fā)明的電壓選擇電路中，作為控制信號(hào)IN被輸入‘H’(高電平)的情況下，與第1輸入電壓相等的電壓作為輸出電壓被輸出，另一方面，作為控制信號(hào)IN被輸入‘L’(低電平)的情況下，與第2輸入電壓相等的電壓作為輸出電壓被輸出。因此，在本發(fā)明的電壓選擇電路中，作為輸出電壓可以穩(wěn)定輸出與第1輸入電壓或第2輸入電壓相等的電壓。
另外，本發(fā)明中第2權(quán)利要求項(xiàng)中所述的發(fā)明是一種電壓選擇電路，包括第1至第4反相器；包含各自漏極之間共用地連接的P型第1MOSFET以及P型第2MOSFET的第1開(kāi)關(guān)電路；以及包含各自漏極之間共用地連接的P型第3MOSFET以及P型第4MOSFET的第2開(kāi)關(guān)電路，進(jìn)行連接、以使所述第1至第4反相器上被輸入共同的驅(qū)動(dòng)電壓、所述第1反相器以及第3反相器上被輸入控制信號(hào)、所述第1反相器的輸出被輸入到所述第2反相器以及所述第4MOSFET的柵極、所述第2反相器的輸出被輸入到所述第1MOSFET的柵極、所述第3反相器的輸出被輸入到所述第4反相器以及所述第3MOSFET的柵極、所述第4反相器的輸出被輸入到所述第2MOSFET的柵極，所述第2MOSFET的源極上被輸入根據(jù)所述控制信號(hào)所選擇的第1輸入電壓，所述第4MOSFET的源極上被輸入根據(jù)所述控制信號(hào)所選擇的第2輸入電壓，設(shè)定所述驅(qū)動(dòng)電壓、所述第1輸入電壓、以及所述第2輸入電壓的值，使得所述第1MOSFET或者所述第3MOSFET在導(dǎo)通時(shí)各自柵極/源極間電壓比柵極/源極間閾值電壓大。
根據(jù)本發(fā)明，作為控制信號(hào)被輸入‘L’(低電平)的情況下，因?yàn)榈?MOSFET導(dǎo)通，所以第1MOSFET的漏極電壓為第1輸入電壓。另外，因?yàn)榈?MOSFET截止，所以第3MOSFET的漏極電壓為開(kāi)路(高阻抗)。而且，在第1MOSFET的柵極上因?yàn)楸惠斎搿甃’(低電平)，所以第1MOSFET的柵極電壓為驅(qū)動(dòng)電壓。而且，第3MOSFET的柵極上因?yàn)楸惠斎搿瓾’(高電平)，所以第3MOSFET的柵極電壓為第1輸入電壓。
這里，第1MOSFET的漏極/源極間的電流增大時(shí)，第1MOSFET的源極電壓會(huì)接近第1輸入電壓。因此，第1MOSFET的柵極/源極間電壓增大，由此第1MOSFET的源極電壓(此為輸出電壓)會(huì)接近第1輸入電壓。并且，通過(guò)這樣的正反饋，第1MOSFET會(huì)自動(dòng)且充分地導(dǎo)通，其結(jié)果，作為輸出電壓可獲得與第1輸入電壓V1相等的電壓。
另外，作為控制信號(hào)IN被輸入‘H’(高電平)的情況下，因?yàn)榈?MOSFET導(dǎo)通，所以第3MOSFET的漏極電壓為第2輸入電壓。另外，因?yàn)榈?MOSFET截止，所以第1MOSFET的漏極電壓為開(kāi)路(高阻抗)。而且，在第3MOSFET的柵極上因?yàn)楸惠斎搿甃’(低電平)，所以第3MOSFET的柵極電壓為驅(qū)動(dòng)電壓。而且，第1MOSFET的柵極上因?yàn)楸惠斎搿瓾’(高電平)，所以第1MOSFET的柵極電壓為第2輸入電壓。
這里，第3MOSFET的漏極/源極間的電流增大時(shí)，第3MOSFET的源極電壓會(huì)接近第2輸入電壓。因此，第3MOSFET的柵極/源極間電壓增大，由此第3MOSFET的源極電壓(此為輸出電壓)會(huì)接近第2輸入電壓。并且，通過(guò)這樣的正反饋，第3MOSFET會(huì)自動(dòng)地充分地導(dǎo)通，其結(jié)果，作為輸出電壓會(huì)獲得與第2輸入電壓V2相等的電壓。
這樣，在本發(fā)明的電壓選擇電路中，作為控制信號(hào)IN被輸入‘L’(低電平)的情況下，與第1輸入電壓相等的電壓作為輸出電壓被輸出，另一方面，作為控制信號(hào)IN被輸入‘H’(高電平)的情況下，與第2輸入電壓相等的電壓作為輸出電壓被輸出。因此，在本發(fā)明的電壓選擇電路中，作為輸出電壓可以穩(wěn)定輸出與第1輸入電壓或第2輸入電壓相等的電壓。
根據(jù)本發(fā)明，可以提供一種穩(wěn)定輸出與輸入電壓相等的電壓的電壓選擇電路。


圖1是作為本發(fā)明的一實(shí)施方式進(jìn)行說(shuō)明的、使用MOSFET構(gòu)成的電壓選擇電路的電路圖。
圖2是說(shuō)明輸入到作為本發(fā)明的一實(shí)施方式表示的MOSFET(M9)以及MOSFET(M11)的各自端子的電壓狀態(tài)的等價(jià)電路。
圖3是說(shuō)明輸入到作為本發(fā)明的一實(shí)施方式表示的MOSFET(M10)以及MOSFET(M12)的各自端子的電壓狀態(tài)的等價(jià)電路。
圖4是作為本發(fā)明的一實(shí)施方式進(jìn)行說(shuō)明的、使用MOSFET構(gòu)成的電壓選擇電路的電路圖。
圖5是表示電壓選擇電路的一例的圖。
圖6是表示電壓選擇電路的其他一例的圖。
具體實(shí)施例方式
以下，詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。
<實(shí)施方式1>
圖1表示作為本發(fā)明的一實(shí)施方式進(jìn)行說(shuō)明的、使用MOSFET構(gòu)成的電壓選擇電路的電路圖。在該圖中，P型MOSFET(M1)、以及N型MOSFET(M2)構(gòu)成第1反相器INV1。另外，P型MOSFET(M3)、以及N型MOSFET(M4)構(gòu)成第2反相器INV2。P型MOSFET(M5)、以及N型MOSFET(M6)構(gòu)成第3反相器INV3。P型MOSFET(M7)、以及N型MOSFET(M8)構(gòu)成第4反相器INV4。
N型MOSFET(M9)(第1MOSFET)的漏極、以及N型MOSFET(M10)(第2MOSFET)的漏極被共用地連接，由它們構(gòu)成第1開(kāi)關(guān)電路SW1。另外，N型MOSFET(M11)(第3MOSFET)的漏極、N型MOSFET(M12)(第4MOSFET)的漏極被共用地連接，由它們構(gòu)成第2開(kāi)關(guān)電路SW2。此外，在該圖中，與MOSFET(M9～M12)并述的各自二極管D1～D4是各自MOSFET(M9～12)的寄生二極管。
在圖1所示的電壓選擇電路中，對(duì)第1反相器INV1、以及第3反相器INV3共同輸入控制信號(hào)IN(‘H’(高電平)或‘L’(低電平))。并且，第1反相器INV1的輸出被分別輸入到第2反相器INV2、以及MOSFET(M12)的柵極。另外，第2反相器INV2的輸出被輸入到MOSFET(M9)的柵極。第3反相器INV3的輸出被分別輸入到第4反相器INV4、以及MOSFET(M11)的柵極。第4反相器INV4的輸出被輸入到MOSFET(M10)的柵極。另外，MOSFET(M1，M3，M5，M7)的源極上被施加驅(qū)動(dòng)電壓VDD。
MOSFET(M2)的源極、以及MOSFET(M4)的源極上被施加根據(jù)控制信號(hào)IN所選擇的、第2輸入電壓V2。MOSFET(M6)的源極、以及MOSFET(M8)的源極上被施加根據(jù)控制信號(hào)IN所選擇的、第1輸入電壓V1。另外，MOSFET(M9)的源極和MOSFET(M11)的源極被共用地連接，基于根據(jù)控制信號(hào)IN所選擇的第1輸入電壓V1、或第2輸入電壓V2的任何一個(gè)的輸出電壓V3被輸出到該連接線上。
此時(shí)，在圖1所示的電壓選擇電路中，假設(shè)作為上述控制信號(hào)IN被輸入了‘H’(高電平)。這時(shí)，MOSFET(M9)的柵極、以及MOSFET(M10)的柵極都被輸入‘H’(高電平)。MOSFET(M11)的柵極、以及MOSFET(M12)的柵極都被輸入‘L’(低電平)。因此，此時(shí)開(kāi)關(guān)電路SW1為導(dǎo)通，而開(kāi)關(guān)電路SW2為截止，作為輸出電壓V3被輸出基于第1輸入電壓V1的電壓。
圖2是說(shuō)明在該時(shí)刻，對(duì)MOSFET(M9)、以及MOSFET(M11)的各自端子所施加的電壓的狀態(tài)的等價(jià)電路。另外，在該圖中。Cgs1是MOSFET(M9)的柵極/源極間的寄生電容，Cgs2是MOSFET(M11)的柵極/源極間的寄生電容。
如圖2所示，在該時(shí)刻，因?yàn)镸OSFET(M10)導(dǎo)通，所以MOSFET(M9)的漏極電壓為第1輸入電壓V1。另外，因?yàn)镸OSFET(M12)截止，所以MOSFET(M11)的漏極電壓為開(kāi)路(高阻抗)。而且，在該時(shí)刻，因?yàn)镸OSFET(M3)導(dǎo)通，所以MOSFET(M9)的柵極電壓為VDD，并且因?yàn)镸OSFET(M6)導(dǎo)通，所以MOSFET(M11)的柵極電壓為第1輸入電壓V1。
這里，MOSFET(M9)的漏極/源極間的電流增大時(shí)，MOSFET(M9)的源極電壓會(huì)接近第1輸入電壓V1。因此，MOSFET(M9)的柵極/源極間電壓增大，由此MOSFET(M9)的源極電壓(輸出電壓V3的電壓)會(huì)接近第1輸入電壓V1。并且，通過(guò)這樣的正反饋，MOSFET(M9)會(huì)自動(dòng)地充分地導(dǎo)通，其結(jié)果，作為輸出電壓V3可獲得與第1輸入電壓V1相等的電壓。
另外，為了在MOSFET(M11)導(dǎo)通時(shí)，MOSFET(M9)的漏極/源極間導(dǎo)通，需要滿(mǎn)足這樣的條件，即，使MOSFET(M9)的柵極/源極間的閾值電壓為Vth的情況下，MOSFET(M9)的柵極/源極間電壓VGS比Vth大(VGS＞Vth)(例如寄生電容Cgs1，Cgs2的大小相等時(shí)，上述條件為(VDD-V1)/2＞Vth)。
另一方面，在圖1所示的電壓選擇電路中，作為上述控制信號(hào)IN被輸入了‘L’(低電平)的情況下，MOSFET(M9)的柵極、以及MOSFET(M10)的柵極被輸入‘L’(低電平)。MOSFET(M11)的柵極、以及MOSFET(M12)的柵極被輸入‘H’(高電平)。因此，開(kāi)關(guān)電路SW1為截止，另外，開(kāi)關(guān)電路SW2為導(dǎo)通，此時(shí)作為輸出電壓V3變成被輸出基于第2輸入電壓V2的電壓。
圖3是說(shuō)明了這種情況下的、MOSFET(M10)、以及MOSFET(M12)的各自端子所輸入的電壓的狀態(tài)的等價(jià)電路。如該圖所示，因?yàn)镸OSFET(M12)導(dǎo)通，所以MOSFET(M11)的漏極電壓為第2輸入電壓V2。另外，因?yàn)镸OSFET(M10)截止，所以MOSFET(M9)的漏極電壓為開(kāi)路(高阻抗)。另外，因?yàn)樵贛OSFET(M11)的柵極上被輸入‘H’(高電平)，所以MOSFET(M11)的柵極電壓為VDD。而且，因?yàn)镸OSFET(M9)的柵極上被輸入‘L’(低電平)，所以MOSFET(M9)的柵極電壓為第2輸入電壓V2。
這里，MOSFET(M11)的漏極/源極間電流增大時(shí)，MOSFET(M11)的源極電壓會(huì)接近第2輸入電壓V2。因此，MOSFET(M11)的柵極/源極間電壓增大，由此MOSFET(M11)的源極電壓(輸出電壓V3的電壓)會(huì)接近第2輸入電壓V2。并且通過(guò)這樣的正反饋，MOSFET(M11)會(huì)自動(dòng)地充分地導(dǎo)通，其結(jié)果，作為輸出電壓V3可獲得與第2輸入電壓V2相等的電壓。
另外，為了在MOSFET(M11)導(dǎo)通時(shí)，MOSFET(M11)的漏極/源極間導(dǎo)通，需要滿(mǎn)足這樣的條件，即，使MOSFET(M11)的柵極/源極間的閾值電壓為Vth的情況下，MOSFET(M11)的柵極/源極間電壓VGS比Vth大(VGS＞Vth)(例如寄生電容Cgs1，Cgs2的大小相等時(shí)，上述條件為(VDD-V2)/2＞Vth)。
如以上那樣，在本實(shí)施方式的電壓選擇電路中，作為控制信號(hào)IN被輸入‘H’(高電平)的情況下，作為輸出電壓V3被輸出與第1輸入電壓相等的電壓，另一方面，作為控制信號(hào)IN被輸入‘L’(低電平)的情況下，作為輸出電壓V3被輸出與第2輸入電壓相等的電壓。因此，根據(jù)本實(shí)施方式的電壓選擇電路，幾乎不產(chǎn)生電流損失，作為輸出電壓V3能夠穩(wěn)定地輸出與第1輸入電壓V1或第2輸入電壓V2相等的電壓。
另外，為了由以上的結(jié)構(gòu)構(gòu)成的電壓選擇電路如以上說(shuō)明的那樣動(dòng)作，需要分別設(shè)定VDD、第1輸入電壓V1、以及第2輸入電壓V2的值，以滿(mǎn)足作為控制信號(hào)IN在被輸入‘H’(高電平)或‘L’(低電平)其中任何一個(gè)的情況下，MOSFET(M9)或MOSFET(M11)分別導(dǎo)通時(shí)VGS＞Vth這樣的條件。
<實(shí)施方式2>
但是，以上說(shuō)明的電壓選擇電路的開(kāi)關(guān)電路SW1、SW2使用N型MOSFET構(gòu)成，但是也可使用P型MOSFET構(gòu)成開(kāi)關(guān)電路SW1、SW2。
圖4是使用P型MOSFET構(gòu)成了開(kāi)關(guān)電路SW1、SW2的電壓選擇電路的一例。在該圖中，第1至第3反相器INV1～I(xiàn)NV4的結(jié)構(gòu)與圖1一樣。
P型MOSFET(M9)(第1MOSFET)的漏極、以及P型MOSFET(M10)(第2MOSFET)的漏極被共用地連接，由它們構(gòu)成第1開(kāi)關(guān)電路SW1。另外，P型MOSFET(M11)(第3MOSFET)的漏極、P型MOSFET(M12)(第4MOSFET)的漏極被共用地連接，由它們構(gòu)成第2開(kāi)關(guān)電路SW2。此外，在該圖中，與MOSFET(M9～M12)并述的各二極管D1～D4是各MOSFET(M9～12)的寄生二極管。
對(duì)第1反相器INV1、以及第3反相器INV3共同輸入控制信號(hào)IN(‘H’或‘L’)。并且，第1反相器INV1的輸出被分別輸入到第2反相器INV2、以及MOSFET(M11)的柵極。另外，第2反相器INV2的輸出被輸入到MOSFET(M10)的柵極。第3反相器INV3的輸出被分別輸入到第4反相器INV4、以及MOSFET(M12)的柵極。第4反相器INV4的輸出被輸入到MOSFET(M9)的柵極。另外，MOSFET(M2，M4，M6，M8)的源極上被施加驅(qū)動(dòng)電壓VSS。
MOSFET(M5)的源極、以及MOSFET(M7)的源極上被施加根據(jù)控制信號(hào)IN被選擇的、第2輸入電壓V2。另外，MOSFET(M6)的源極、以及MOSFET(M8)的源極上被施加VSS。另外，MOSFET(M9)的源極和MOSFET(M11)的源極被共用地連接。
此時(shí)，在圖4所示的電壓選擇電路中，假設(shè)作為上述控制信號(hào)IN被輸入了‘L’(低電平)。這時(shí)，MOSFET(M9)的柵極、以及MOSFET(M10)的柵極都被輸入‘L’(低電平)。另外，MOSFET(M11)的柵極、以及MOSFET(M12)的柵極都被輸入‘H’(高電平)。因此，此時(shí)，開(kāi)關(guān)電路SW1為導(dǎo)通，而且開(kāi)關(guān)電路SW2為截止，作為輸出電壓V3變成被輸出基于第1輸入電壓V1的電壓。
這里，MOSFET(M9)的漏極/源極間的電流增大時(shí)，MOSFET(M9)的源極電壓會(huì)接近第1輸入電壓V1。因此，MOSFET(M9)的柵極/源極間電壓增大，由此MOSFET(M9)的源極電壓(輸出電壓V3的電壓)會(huì)接近第1輸入電壓V1。并且，通過(guò)這樣的正反饋，MOSFET(M9)會(huì)自動(dòng)且充分地導(dǎo)通，其結(jié)果，作為輸出電壓V3會(huì)獲得與第1輸入電壓V1相等的電壓。
另外，為了在MOSFET(M11)導(dǎo)通時(shí)，MOSFET(M9)的漏極/源極間導(dǎo)通，需要滿(mǎn)足這樣的條件，即，使MOSFET(M9)的柵極/源極間的閾值電壓為Vth的情況下，MOSFET(M9)的柵極/源極間電壓VGS比Vth大(VGS＞Vth)(例如MOSFET(M9)的柵極/源極間的寄生電容Cgs1與MOSFET(M11)的柵極/源極間的寄生電容Cgs2的大小相等時(shí)，上述條件為(V1-VSS)/2＞Vth)。
另一方面，在圖4所示的電壓選擇電路中，作為上述控制信號(hào)IN被輸入了‘H’(高電平)的情況下，MOSFET(M9)的柵極、以及MOSFET(M10)的柵極被輸入‘H’(高電平)。另外，MOSFET(M11)的柵極、以及MOSFET(M12)的柵極被輸入‘L’(低電平)。因此，開(kāi)關(guān)電路SW1為截止，另外，開(kāi)關(guān)電路SW2為導(dǎo)通，此時(shí)作為輸出電壓V3變成被輸出基于第2輸入電壓V2的電壓。
這里，MOSFET(M11)的漏極/源極間電流增大時(shí)，MOSFET(M11)的源極電壓會(huì)接近第2輸入電壓V2。因此，MOSFET(M11)的柵極/源極將電壓增大，由此MOSFET(M11)的源極電壓(輸出電壓V3的電壓)會(huì)接近第2輸入電壓V2。并且通過(guò)這樣的正反饋，MOSFET(M11)會(huì)自動(dòng)且充分地導(dǎo)通，其結(jié)果，作為輸出電壓V3可獲得與第2輸入電壓V2相等的電壓。
另外，為了在MOSFET(M11)導(dǎo)通時(shí)，MOSFET(M11)的漏極/源極間導(dǎo)通，需要滿(mǎn)足這樣的條件，即，使MOSFET(M11)的柵極/源極間的閾值電壓為Vth的情況下，MOSFET(M11)的柵極/源極間電壓VGS比Vth大(VGS＞Vth)(例如MOSFET(M9)的柵極/源極間的寄生電容Cgs1與MOSFET(M11)的柵極/源極間的寄生電容Cgs2的大小相等時(shí)，上述條件為(V2-VSS)/2＞Vth)。
這樣，電壓選擇電路也可以為在開(kāi)關(guān)電路SW1、SW2中使用P型MOSFET的結(jié)構(gòu)。并且，根據(jù)本實(shí)施方式的電壓選擇電路，作為控制信號(hào)IN被輸入‘L’(低電平)的情況下，作為輸出電壓V3被輸出與第1輸入電壓相等的電壓，另一方面，作為控制信號(hào)IN被輸入‘H’(高電平)的情況下，作為輸出電壓V3被輸出與第2輸入電壓相等的電壓。因此，根據(jù)本實(shí)施方式的電壓選擇電路，幾乎不會(huì)產(chǎn)生電流損失，作為輸出電壓V3能夠穩(wěn)定地輸出與第1輸入電壓V1或第2輸入電壓V2相等的電壓。
另外，為了由以上的結(jié)構(gòu)構(gòu)成的電壓選擇電路如以上說(shuō)明的那樣動(dòng)作，需要分別設(shè)定VSS、第1輸入電壓V1、以及第2輸入電壓V2的值，以滿(mǎn)足作為控制信號(hào)IN在被輸入‘H’(高電平)或‘L’(低電平)其中任何一個(gè)的情況下，MOSFET(M9)或MOSFET(M11)分別導(dǎo)通時(shí)VGS＞Vth這樣的條件。
以上，就本發(fā)明的一實(shí)施方式詳細(xì)地進(jìn)行了說(shuō)明，但是以上的實(shí)施方式的說(shuō)明用于使本發(fā)明的理解變得容易，不是限定本發(fā)明。當(dāng)然，本發(fā)明可以不脫離其思想地進(jìn)行變更、改進(jìn)的同時(shí)，其等價(jià)物也包含在本發(fā)明中。
權(quán)利要求
1.一種電壓選擇電路，其特征在于，具有第1至第4反相器；包含各自漏極之間共用地連接的N型第1MOSFET以及N型第2MOSFET的第1開(kāi)關(guān)電路；以及包含各自漏極之間共用地連接的N型第3MOSFET以及N型第4MOSFET的第2開(kāi)關(guān)電路，進(jìn)行連接，以使所述第1至第4反相器上被輸入共同的驅(qū)動(dòng)電壓、所述第1反相器以及第3反相器上被輸入控制信號(hào)、所述第1反相器的輸出被輸入到所述第2反相器以及所述第4MOSFET的柵極、所述第2反相器的輸出被輸入到所述第1MOSFET的柵極、所述第3反相器的輸出被輸入到所述第4反相器以及所述第3MOSFET的柵極、所述第4反相器的輸出被輸入到所述第2MOSFET的柵極，所述第2MOSFET的源極上被輸入根據(jù)所述控制信號(hào)所選擇的第1輸入電壓，所述第4MOSFET的源極上被輸入根據(jù)所述控制信號(hào)所選擇的第2輸入電壓，設(shè)定所述驅(qū)動(dòng)電壓、所述第1輸入電壓、以及所述第2輸入電壓的值，使得所述第1MOSFET或者所述第3MOSFET導(dǎo)通時(shí)各自柵極/源極間電壓比柵極/源極間閾值電壓大。
2.一種電壓選擇電路，其特征在于，具有第1至第4反相器；包含各自漏極之間共用地連接的P型第1MOSFET以及P型第2MOSFET的第1開(kāi)關(guān)電路；以及包含各自漏極之間共用地連接的P型第3MOSFET以及P型第4MOSFET的第2開(kāi)關(guān)電路，進(jìn)行連接，以使所述第1至第4反相器上被輸入共同的驅(qū)動(dòng)電壓、所述第1反相器以及第3反相器上被輸入控制信號(hào)、所述第1反相器的輸出被輸入到所述第2反相器以及所述第4MOSFET的柵極、所述第2反相器的輸出被輸入到所述第1MOSFET的柵極、所述第3反相器的輸出被輸入到所述第4反相器以及所述第3MOSFET的柵極、所述第4反相器的輸出被輸入到所述第2MOSFET的柵極，所述第2MOSFET的源極上被輸入根據(jù)所述控制信號(hào)所選擇的第1輸入電壓；所述第4MOSFET的源極上被輸入根據(jù)所述控制信號(hào)所選擇的第2輸入電壓，設(shè)定所述驅(qū)動(dòng)電壓、所述第1輸入電壓、以及所述第2輸入電壓的值，以使所述第1MOSFET或者所述第3MOSFET在導(dǎo)通時(shí)各自柵極/源極間電壓比柵極/源極間閾值電壓大。
全文摘要
提供一種可以穩(wěn)定輸出與輸入電壓相等的電壓作為輸出電壓而沒(méi)有功率損耗的電壓選擇電路。如下這樣構(gòu)成電壓選擇電路進(jìn)行可將控制信號(hào)輸入到第1反相器(INV1)以及第3反相器(INV3)上、第1反相器(INV1)的輸出被輸入到第2反相器(INV2)以及第4MOSFET(M12)的柵極、第3反相器(INV3)的輸出被輸入到第4反相器(INV4)以及第3MOSFET(M11)的柵極、第4反相器(INV4)的輸出被輸入到第2MOSFET(M10)的柵極的連接，而第2MOSFET(M10)的源極上被輸入根據(jù)控制信號(hào)(IN)所選擇的第1輸入電壓(V1)，而第4MOSFET(M12)的源極上被輸入根據(jù)控制信號(hào)(IN)所選擇的第2輸入電壓(V2)。
文檔編號(hào)H03K17/687GK1988388SQ20061017172
公開(kāi)日2007年6月27日 申請(qǐng)日期2006年12月19日 優(yōu)先權(quán)日2005年12月22日
發(fā)明者今井敏行, 木村純子 申請(qǐng)人:三洋電機(jī)株式會(huì)社, 三洋半導(dǎo)體制造株式會(huì)社