專利名稱：一種芯片接口數(shù)據(jù)傳送的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)傳送技術(shù)，具體地說(shuō)，涉及一種芯片接口數(shù)據(jù)傳送的方法和裝置。
背景技術(shù)：
目前，隨著芯片時(shí)鐘速度的提高，芯片往超大規(guī)模方向發(fā)展，芯片的管腳越來(lái)越多，同步翻轉(zhuǎn)噪聲問(wèn)題成為設(shè)計(jì)一個(gè)可靠的單板的重要問(wèn)題。
如圖1所示，以CMOS輸出為例，芯片接口一般為推拉式結(jié)構(gòu)，當(dāng)發(fā)送數(shù)據(jù)在1和0之間變換時(shí)，管腳電平相應(yīng)進(jìn)行翻轉(zhuǎn)。如圖2所示，在電平翻轉(zhuǎn)時(shí)，該電路電壓VD要從飽和區(qū)經(jīng)過(guò)線性區(qū)進(jìn)入到另一個(gè)飽和區(qū)。對(duì)應(yīng)的在線形區(qū)，將有較大的電流流過(guò)電路，這樣就會(huì)造成較大的電源噪聲。芯片接口的輸入/輸出端帶有分布電容，這也會(huì)增強(qiáng)翻轉(zhuǎn)時(shí)的電源噪聲。
如果同時(shí)發(fā)生電平翻轉(zhuǎn)的管腳很多，一方面電源功耗會(huì)增加；另一方面，這種電源噪聲的強(qiáng)度很大，通過(guò)地平面或電源線耦合到其它部分，將影響電路的正常運(yùn)行。
因此減少同時(shí)翻轉(zhuǎn)的管腳數(shù)目對(duì)于減少電源功耗，降低電源噪聲都有益處，但目前還沒(méi)有邏輯設(shè)計(jì)層面上的減少同時(shí)翻轉(zhuǎn)管腳數(shù)目的技術(shù)方案。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種芯片接口數(shù)據(jù)傳送的方法和裝置，減少芯片管腳電平同步翻轉(zhuǎn)數(shù)目。
為實(shí)現(xiàn)上述目的，本發(fā)明提供一種芯片接口數(shù)據(jù)傳送的方法，包括以下步驟在發(fā)送端，對(duì)本拍的N位待輸出數(shù)據(jù)與下一拍的N位待輸出數(shù)據(jù)進(jìn)行按位異或，得到差值圖樣，N為自然數(shù)；當(dāng)差值圖樣的碼重大于N/2時(shí)，輸出取反信號(hào)，所述下一拍的N位待輸出數(shù)據(jù)取反輸出；在接收端，當(dāng)接收到取反信號(hào)時(shí)，對(duì)所述取反輸出的N位數(shù)據(jù)在對(duì)應(yīng)的拍取反。
其中當(dāng)所述差值圖樣的碼重小于等于N/2時(shí)，輸出不取反信號(hào)，下一拍的N位待輸出數(shù)據(jù)直接輸出；所述取反信號(hào)和不取反信號(hào)為C位數(shù)據(jù)，其中C為自然數(shù)。
其中所述按位異或的對(duì)象為所述本拍的N位待輸出數(shù)據(jù)加所述取反信號(hào)或所述不取反信號(hào)，與所述下一拍的N位待輸出數(shù)據(jù)加C位設(shè)定數(shù)據(jù)，得到N加C位差值圖樣；當(dāng)差值圖樣的碼重大于(N+C)/2時(shí)，輸出取反信號(hào)，否則輸出不取反信號(hào)。
本發(fā)明還提供一種芯片接口數(shù)據(jù)傳送的裝置，包括漢明距判決模塊，位于發(fā)送端，接收本拍的N位待輸出數(shù)據(jù)和下一拍的N位待輸出數(shù)據(jù)，對(duì)兩組數(shù)據(jù)進(jìn)行按位異或，并對(duì)得到的差值圖樣判斷碼重是否大于N/2，當(dāng)大于N/2時(shí)，輸出取反信號(hào)，所述N為自然數(shù)；取反模塊，接收所述下一拍的N位待輸出數(shù)據(jù)和漢明距判決模塊發(fā)送的取反信號(hào)，取反信號(hào)觸發(fā)對(duì)所述下一拍的N位待輸出數(shù)據(jù)取反，將取反后的N位數(shù)據(jù)發(fā)送給漢明距判決模塊和接收端；解碼取反模塊，位于接收端，接收取反模塊發(fā)送的所述取反后的N位數(shù)據(jù)和漢明距判決模塊發(fā)送的取反信號(hào)，取反信號(hào)觸發(fā)對(duì)所述取反后的N位數(shù)據(jù)在相應(yīng)的拍內(nèi)取反。
其中還包括輸出寄存模塊，所述輸出寄存模塊接收所述取反模塊發(fā)送的N位待輸出數(shù)據(jù)，發(fā)送給漢明距判決模塊和接收端。
其中還包括編碼線寄存模塊，所述編碼線寄存模塊接收所述漢明距判決模塊發(fā)送的所述取反信號(hào)，在對(duì)應(yīng)的拍發(fā)送給所述解碼取反模塊，所述編碼線寄存模塊單獨(dú)位于發(fā)送端或接收端，或集成于所述解碼取反模塊中。
其中所述漢明距判決模塊包括異或器和碼重判決模塊，其中異或器，對(duì)所述本拍的N位待輸出數(shù)據(jù)和下一拍的N位待輸出數(shù)據(jù)進(jìn)行按位異或，將得到的差值圖樣發(fā)送給碼重判決模塊；碼重判決模塊，將差值圖樣中的碼重與N/2比較，如果大于，輸出取反信號(hào)。
其中所述碼重判決模塊包括數(shù)據(jù)1疊加器，數(shù)據(jù)0疊加器和比較器，其中，數(shù)據(jù)1疊加器，疊加所述差值圖樣中的數(shù)據(jù)1，將結(jié)果輸出給比較器；數(shù)據(jù)0疊加器，對(duì)差值圖樣中的數(shù)據(jù)0取反并疊加，將結(jié)果輸出給比較器；比較器，比較數(shù)據(jù)1疊加器和數(shù)據(jù)0疊加器的輸出結(jié)果，當(dāng)數(shù)據(jù)1疊加器的輸出結(jié)果大于數(shù)據(jù)0疊加器的輸出結(jié)果時(shí)，輸出取反信號(hào)。
其中當(dāng)所述差值圖樣小于等于N/2時(shí)，漢明距判決模塊輸出不取反信號(hào)。
其中所述漢明距判決模塊還接收所述取反信號(hào)和所述不取反信號(hào)，對(duì)所述本拍的N位待輸出數(shù)據(jù)加所述取反信號(hào)或所述不取反信號(hào)，與下一拍的N位待輸出數(shù)據(jù)加C位設(shè)定數(shù)據(jù)進(jìn)行按位異或，并對(duì)得到的差值圖樣判斷碼重是否大于(N+C)/2，當(dāng)大于(N+C)/2時(shí)，輸出取反信號(hào)，否則輸出不取反信號(hào)。
由上述技術(shù)方案可以看出，在數(shù)據(jù)傳送時(shí)，本發(fā)明通過(guò)用按位異或來(lái)統(tǒng)計(jì)芯片管腳同步翻轉(zhuǎn)數(shù)目，當(dāng)翻轉(zhuǎn)數(shù)目大于N/2時(shí)，將待傳數(shù)據(jù)取反傳送，使得芯片管腳電平同步翻轉(zhuǎn)數(shù)目控制在小于等于N/2范圍中，進(jìn)而可以大大減少因管腳同步翻轉(zhuǎn)帶來(lái)的噪聲，減少電源功耗。


圖1是現(xiàn)有技術(shù)芯片接口結(jié)構(gòu)；圖2是現(xiàn)有技術(shù)中電平翻轉(zhuǎn)電壓和電流變化圖；圖3是本發(fā)明原理圖；圖4是本發(fā)明芯片接口數(shù)據(jù)傳送裝置實(shí)施例1；圖5是圖4中漢明距判決模塊的內(nèi)部結(jié)構(gòu)圖；圖6是圖5的內(nèi)部詳細(xì)結(jié)構(gòu)圖；圖7是本發(fā)明芯片接口數(shù)據(jù)傳送裝置實(shí)施例2。
具體實(shí)施例方式
為更好地了解本發(fā)明，先闡述本發(fā)明的核心思路。如圖3所示，兩個(gè)寬度為N(N為自然數(shù)，表示數(shù)據(jù)位數(shù)，在這里N＝11)的二進(jìn)制數(shù)進(jìn)行按位異或后，可得到差值圖樣。差值圖樣的每一位表示對(duì)應(yīng)位數(shù)的兩個(gè)比特是否不同。如果二進(jìn)數(shù)對(duì)應(yīng)位數(shù)的兩個(gè)比特不同，則差值圖樣對(duì)應(yīng)的位數(shù)為1，反之則為0。
如圖3右圖所示，如果所述兩個(gè)二進(jìn)制數(shù)中的任意一個(gè)(不是兩個(gè)同時(shí))取反，得到的差值圖樣也按位取反。兩個(gè)差值圖樣有一個(gè)碼重(1的個(gè)數(shù))小于等于N/2，另一個(gè)大于N/2。那么只要通過(guò)取反處理，就能保證差值圖樣都能小于等于N/2。
根據(jù)這種核心思路，本發(fā)明提供一種芯片接口數(shù)據(jù)傳送的方法
1、在發(fā)送端，將本拍輸出總線上的N位待輸出數(shù)據(jù)電平與下一拍N位待輸出數(shù)據(jù)電平進(jìn)行按位異或，得到差值圖樣，差值圖樣為1的位代表總線上的相應(yīng)位與即將輸出的數(shù)據(jù)的相應(yīng)位不同。
2、判斷差值圖樣的碼重是否大于N/2。
3、如果碼重大于N/2，表示下一拍相應(yīng)位不同的數(shù)據(jù)位數(shù)超過(guò)N/2，則需要翻轉(zhuǎn)的位數(shù)超過(guò)N/2，下一拍輸出數(shù)據(jù)取反輸出，這樣需要翻轉(zhuǎn)的位數(shù)就小于等于N/2，并輸出取反信號(hào)表示此拍數(shù)據(jù)為取反輸出；否則，當(dāng)碼重小于等于N/2時(shí)，下一拍輸出數(shù)據(jù)不取反直接輸出。
4、在接收端，如收到取反信號(hào)，將接收到的對(duì)應(yīng)拍內(nèi)的數(shù)據(jù)電平進(jìn)行取反。
通過(guò)這種方法，將芯片的同時(shí)翻轉(zhuǎn)管腳的數(shù)目控制在小于等于N/2范圍中，進(jìn)而可以大大減少因管腳同步翻轉(zhuǎn)帶來(lái)的噪聲。
為實(shí)現(xiàn)上述方法，本發(fā)明提供一種芯片接口數(shù)據(jù)傳送的裝置如圖4所示，本發(fā)明提供的芯片接口數(shù)據(jù)傳送的裝置包括漢明距判決模塊，取反模塊，編碼線寄存模塊，輸出寄存模塊和解碼取反模塊。
位于發(fā)送端的漢明距判決模塊接收輸出寄存模塊發(fā)送的本拍的N位待輸出數(shù)據(jù)和下一拍的N位待輸出數(shù)據(jù)，對(duì)兩組數(shù)據(jù)進(jìn)行按位異或，并對(duì)得到的差值圖樣判斷碼重。當(dāng)碼重大于N/2時(shí)，輸出取反信號(hào)給編碼線寄存模塊和取反模塊。
取反模塊接收N位待輸出數(shù)據(jù)和漢明距判決模塊發(fā)送的取反信號(hào)，取反信號(hào)觸發(fā)取反模塊對(duì)N位待輸出數(shù)據(jù)進(jìn)行取反，并將取反后的N位待輸出數(shù)據(jù)發(fā)送給輸出寄存模塊；如果在一拍內(nèi)取反模塊沒(méi)有接收到取反信號(hào)，將N位待輸出數(shù)據(jù)直接發(fā)送給輸出寄存模塊。
輸出寄存模塊接收取反模塊發(fā)送的N位數(shù)據(jù)，相應(yīng)地該N位數(shù)據(jù)已經(jīng)變?yōu)楸九牡腘位待輸出數(shù)據(jù)，在本拍內(nèi)發(fā)送給漢明距判決模塊，同時(shí)發(fā)送給接收端的解碼取反模塊。
編碼線寄存模塊接收漢明判決模塊發(fā)送的取反信號(hào)，經(jīng)過(guò)一定的時(shí)滯后在對(duì)應(yīng)的拍內(nèi)發(fā)送給解碼取反模塊。解碼取反模塊接收編碼線寄存模塊發(fā)送的取反信號(hào)和輸出寄存模塊發(fā)送的N位數(shù)據(jù)，取反信號(hào)觸發(fā)解碼取反模塊在對(duì)應(yīng)的拍對(duì)該數(shù)據(jù)取反。
該裝置中，編碼線寄存模塊可以作為一個(gè)單獨(dú)的模塊位于發(fā)送端和接收端，也可以集成到接收端的解碼取反模塊中，主要是起到一個(gè)時(shí)滯的作用，使取反信號(hào)在對(duì)應(yīng)的拍內(nèi)觸發(fā)N位數(shù)據(jù)取反。在一般情況下對(duì)應(yīng)的拍指下一拍，但在某些特定情況下，接收端可能會(huì)在幾拍甚至十幾拍后才收發(fā)送端發(fā)出的數(shù)據(jù)，對(duì)應(yīng)的拍就指和取反信號(hào)對(duì)應(yīng)的拍，因此保持?jǐn)?shù)據(jù)和取反信號(hào)的同步相當(dāng)重要。
在實(shí)際運(yùn)用中，解碼取反模塊可能內(nèi)含同步裝置，收到取反信號(hào)后，對(duì)下一拍的N位數(shù)據(jù)取反，在這種情況下不需要編碼線寄存模塊。這種結(jié)構(gòu)可以運(yùn)用到RAM數(shù)據(jù)自定義接口上。如果RAM有一比特的預(yù)留位，就可以用這一比特做為編碼位，用“1”表示取反信號(hào)。
目前的ZBT，DDR2，QDR等芯片也可以在完全兼容以前的應(yīng)用的條件下，將保留管腳定義為編碼線來(lái)實(shí)現(xiàn)本發(fā)明。
如圖5所示，漢明距判決模塊包括異或器和碼重判決模塊，異或器對(duì)接收的N位待輸出數(shù)據(jù)和N位數(shù)據(jù)輸出反饋進(jìn)行按位異或，并將異或結(jié)果發(fā)送給碼重判決模塊；碼重判決模塊將異或結(jié)果中1的個(gè)數(shù)與N/2比較，如果大于，輸出取反信號(hào)，如果小于等于，不輸出任何信號(hào)或輸出不取反信號(hào)。相應(yīng)地，當(dāng)取反模塊和解碼取反模塊接收到不取反信號(hào)時(shí)，對(duì)對(duì)應(yīng)拍內(nèi)的數(shù)據(jù)不作處理。
如圖6所示，當(dāng)采用模擬電路實(shí)現(xiàn)碼重判決模塊時(shí)，碼重判決模塊包括數(shù)據(jù)1疊加器601、數(shù)據(jù)0疊加器602和比較器603。在數(shù)據(jù)1疊加器601中，差值圖樣中的數(shù)據(jù)1表現(xiàn)為高于某值的電平，經(jīng)過(guò)電阻平整后被第一運(yùn)算放大器6011疊加，第一運(yùn)算放大器6011將疊加結(jié)果發(fā)送給比較器603。數(shù)據(jù)0疊加器602中，差值圖樣中的數(shù)據(jù)0表現(xiàn)為低于某值的電平，通過(guò)取反器6023變?yōu)殡娖礁哂谀持档臄?shù)據(jù)1，經(jīng)過(guò)電阻平整后被第二運(yùn)算放大器6021疊加，第二運(yùn)算放大器6021再將疊加結(jié)果發(fā)送給比較器。比較器603比較兩個(gè)運(yùn)算放大器的輸出結(jié)果，當(dāng)?shù)谝贿\(yùn)算放大器6011輸出結(jié)果的電平大于第二運(yùn)算放大器6021輸出結(jié)果的電平時(shí)，比較器603輸出取反信號(hào)；當(dāng)?shù)谝贿\(yùn)算放大器6011輸出結(jié)果的電平小于等于運(yùn)算放大器6021輸出結(jié)果的電平時(shí)，比較器603不輸出任何信號(hào)或輸出不取反信號(hào)。
上述芯片接口數(shù)據(jù)傳送的方法和裝置沒(méi)有考慮編碼線本身的翻轉(zhuǎn)對(duì)總翻轉(zhuǎn)數(shù)目的影響。實(shí)際上當(dāng)漢明距判決模塊輸出的信號(hào)分為取反信號(hào)和不取反信號(hào)時(shí)，由于信號(hào)的變化，編碼線本身的翻轉(zhuǎn)出也能增加同步噪聲。針對(duì)這種情況，本發(fā)明還提供下列實(shí)施例如圖7所示的芯片接口數(shù)據(jù)傳送的裝置，與圖3所不同的是，編碼線寄存模塊的輸出結(jié)果除了發(fā)送給解碼取反模塊，還反饋給漢明距判決模塊。編碼線寄存模塊的輸出信號(hào)是C位數(shù)據(jù)(C為自然數(shù))。那么C位取反信號(hào)和數(shù)據(jù)輸出反饋一起構(gòu)成N+C位數(shù)據(jù)，漢明距判決模塊需要對(duì)兩個(gè)N+C位數(shù)據(jù)進(jìn)行異或運(yùn)算。因此輸入到漢明距判決模塊的N位待輸出數(shù)據(jù)相應(yīng)的要增加C位常數(shù)比特，該C位常數(shù)比特為根據(jù)需要設(shè)定的初始值。
相應(yīng)的，漢明距判決模塊中的碼重判決模塊，是將異或結(jié)果中1的個(gè)數(shù)與(N+C)/2比較，如果大于，輸出取反信號(hào)，如果小于等于，輸出不取反信號(hào)。
取C為1，在這個(gè)設(shè)備上實(shí)現(xiàn)芯片接口數(shù)據(jù)傳送的方法為1、在發(fā)送端，將當(dāng)前輸出總線上的數(shù)據(jù)電平與下一拍需要總線上傳送的數(shù)據(jù)電平進(jìn)行按位異或，得到差值圖樣。其中當(dāng)前輸出總路線上的數(shù)據(jù)電平是輸出寄存模塊反饋的N位數(shù)據(jù)電平加上編碼線寄存模塊反饋的1位數(shù)據(jù)電平，下一拍需要總線上傳送的數(shù)據(jù)電平是指N位待輸出數(shù)據(jù)加上1位常數(shù)比特。得到的差值圖樣為N+1位。
2、判斷差值圖樣的碼重是否大于(N+1)/2。
3、如果碼重大于(N+1)/2，表示下一拍相應(yīng)位不同的數(shù)據(jù)位數(shù)超過(guò)(N+1)/2，則需要翻轉(zhuǎn)的位數(shù)超過(guò)(N+1)/2。下一拍輸出數(shù)據(jù)取反輸出，并輸出取反信號(hào)表示此拍數(shù)據(jù)為取反輸出；否則，當(dāng)碼重小于等于(N+1)/2，下一拍輸出數(shù)據(jù)不取反直接輸出。
4、在接收端，如收到取反信號(hào)，將接收到的對(duì)應(yīng)拍數(shù)內(nèi)的信號(hào)進(jìn)行取反。
本發(fā)明可以用于芯片之間，也可以用于芯片和其他電路之間，還可以用于集成于一芯片中的級(jí)聯(lián)子芯片之間，總之，一切有發(fā)送端和接收端的芯片都可以適用。
以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種芯片接口數(shù)據(jù)傳送的方法，其特征在于，包括以下步驟在發(fā)送端，對(duì)本拍的N位待輸出數(shù)據(jù)與下一拍的N位待輸出數(shù)據(jù)進(jìn)行按位異或，得到差值圖樣，N為自然數(shù)；當(dāng)差值圖樣的碼重大于N/2時(shí)，輸出取反信號(hào)，所述下一拍的N位待輸出數(shù)據(jù)取反輸出；在接收端，當(dāng)接收到取反信號(hào)時(shí)，對(duì)所述取反輸出的N位數(shù)據(jù)在對(duì)應(yīng)的拍取反。
2.如權(quán)利要求1所述的芯片接口數(shù)據(jù)傳送的方法，其特征在于，當(dāng)所述差值圖樣的碼重小于等于N/2時(shí)，輸出不取反信號(hào)，下一拍的N位待輸出數(shù)據(jù)直接輸出；所述取反信號(hào)和不取反信號(hào)為C位數(shù)據(jù)，其中C為自然數(shù)。
3.如權(quán)利要求2所述的芯片接口數(shù)據(jù)傳送的方法，其特征在于，所述按位異或的對(duì)象為所述本拍的N位待輸出數(shù)據(jù)加所述取反信號(hào)或所述不取反信號(hào)，與所述下一拍的N位待輸出數(shù)據(jù)加C位設(shè)定數(shù)據(jù)，得到N加C位差值圖樣；當(dāng)差值圖樣的碼重大于(N+C)/2時(shí)，輸出取反信號(hào)，否則輸出不取反信號(hào)。
4.一種芯片接口數(shù)據(jù)傳送的裝置，其特征在于，包括漢明距判決模塊，位于發(fā)送端，接收本拍的N位待輸出數(shù)據(jù)和下一拍的N位待輸出數(shù)據(jù)，對(duì)兩組數(shù)據(jù)進(jìn)行按位異或，并對(duì)得到的差值圖樣判斷碼重是否大于N/2，當(dāng)大于N/2時(shí)，輸出取反信號(hào)，所述N為自然數(shù)；取反模塊，接收所述下一拍的N位待輸出數(shù)據(jù)和漢明距判決模塊發(fā)送的取反信號(hào)，取反信號(hào)觸發(fā)對(duì)所述下一拍的N位待輸出數(shù)據(jù)取反，將取反后的N位數(shù)據(jù)發(fā)送給漢明距判決模塊和接收端；解碼取反模塊，位于接收端，接收取反模塊發(fā)送的所述取反后的N位數(shù)據(jù)和漢明距判決模塊發(fā)送的取反信號(hào)，取反信號(hào)觸發(fā)對(duì)所述取反后的N位數(shù)據(jù)在相應(yīng)的拍內(nèi)取反。
5.如權(quán)利要求4所述的芯片接口數(shù)據(jù)傳送的裝置，其特征在于，還包括輸出寄存模塊，所述輸出寄存模塊接收所述取反模塊發(fā)送的N位待輸出數(shù)據(jù)，發(fā)送給漢明距判決模塊和接收端。
6.如權(quán)利要求4或5所述的芯片接口數(shù)據(jù)傳送的裝置，其特征在于，還包括編碼線寄存模塊，所述編碼線寄存模塊接收所述漢明距判決模塊發(fā)送的所述取反信號(hào)，在對(duì)應(yīng)的拍發(fā)送給所述解碼取反模塊，所述編碼線寄存模塊單獨(dú)位于發(fā)送端或接收端，或集成于所述解碼取反模塊中。
7.如權(quán)利要求4所述的芯片接口數(shù)據(jù)傳送的裝置，其特征在于，所述漢明距判決模塊包括異或器和碼重判決模塊，其中異或器，對(duì)所述本拍的N位待輸出數(shù)據(jù)和下一拍的N位待輸出數(shù)據(jù)進(jìn)行按位異或，將得到的差值圖樣發(fā)送給碼重判決模塊；碼重判決模塊，將差值圖樣中的碼重與N/2比較，如果大于，輸出取反信號(hào)。
8.如權(quán)利要求7所述的芯片接口數(shù)據(jù)傳送的裝置，其特征在于，所述碼重判決模塊包括數(shù)據(jù)1疊加器，數(shù)據(jù)0疊加器和比較器，其中，數(shù)據(jù)1疊加器，疊加所述差值圖樣中的數(shù)據(jù)1，將結(jié)果輸出給比較器；數(shù)據(jù)0疊加器，對(duì)差值圖樣中的數(shù)據(jù)0取反并疊加，將結(jié)果輸出給比較器；比較器，比較數(shù)據(jù)1疊加器和數(shù)據(jù)0疊加器的輸出結(jié)果，當(dāng)數(shù)據(jù)1疊加器的輸出結(jié)果大于數(shù)據(jù)0疊加器的輸出結(jié)果時(shí)，輸出取反信號(hào)。
9.如權(quán)利要求4所述的芯片接口數(shù)據(jù)傳送的裝置，其特征在于，當(dāng)所述差值圖樣小于等于N/2時(shí)，漢明距判決模塊輸出不取反信號(hào)。
10.如權(quán)利要求9所述的芯片接口數(shù)據(jù)傳送的裝置，其特征在于，所述漢明距判決模塊還接收所述取反信號(hào)和所述不取反信號(hào)，對(duì)所述本拍的N位待輸出數(shù)據(jù)加所述取反信號(hào)或所述不取反信號(hào)，與下一拍的N位待輸出數(shù)據(jù)加C位設(shè)定數(shù)據(jù)進(jìn)行按位異或，并對(duì)得到的差值圖樣判斷碼重是否大于(N+C)/2，當(dāng)大于(N+C)/2時(shí)，輸出取反信號(hào)，否則輸出不取反信號(hào)。
全文摘要
本發(fā)明公開(kāi)了一種芯片接口數(shù)據(jù)傳送的方法，包括步驟在發(fā)送端，對(duì)本拍的N位待輸出數(shù)據(jù)與下一拍的N位待輸出數(shù)據(jù)進(jìn)行按位異或，得到差值圖樣，N為自然數(shù)；當(dāng)差值圖樣的碼重大于N/2時(shí)，輸出取反信號(hào)，所述下一拍的N位待輸出數(shù)據(jù)取反輸出；在接收端，當(dāng)接收到取反信號(hào)時(shí)，對(duì)所述取反輸出的N位數(shù)據(jù)在對(duì)應(yīng)的拍取反。相應(yīng)地，還公開(kāi)一種實(shí)現(xiàn)上述方法的芯片接口數(shù)據(jù)傳送的裝置。通過(guò)本發(fā)明，芯片管腳電平同步翻轉(zhuǎn)數(shù)目控制在小于等于N/2范圍中，進(jìn)而可以大大減少因管腳同步翻轉(zhuǎn)帶來(lái)的噪聲，減少電源功耗。
文檔編號(hào)H03M7/00GK1877995SQ200610033388
公開(kāi)日2006年12月13日 申請(qǐng)日期2006年1月24日 優(yōu)先權(quán)日2006年1月24日
發(fā)明者徐興利 申請(qǐng)人:華為技術(shù)有限公司