專利名稱：用于半導(dǎo)體裝置中的數(shù)據(jù)輸入緩沖器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)計(jì)技術(shù)，特別地涉及使用于半導(dǎo)體裝置中的數(shù)據(jù)輸入緩沖器。
背景技術(shù)：
半導(dǎo)體裝置是依據(jù)包括硅晶圓處理技術(shù)和邏輯設(shè)計(jì)技術(shù)的半導(dǎo)體技術(shù)來(lái)制造的，在半導(dǎo)體制造工藝中，最終產(chǎn)品是塑料封裝型芯片。該塑料封裝型芯片包含依據(jù)其用途而區(qū)別的邏輯和功能。多數(shù)半導(dǎo)體芯片安裝于印刷電路板(PCB)上，該P(yáng)CB是系統(tǒng)架構(gòu)中的重要組件。適當(dāng)?shù)尿?qū)動(dòng)電壓則施加于芯片。
所有包含半導(dǎo)體存儲(chǔ)器裝置的半導(dǎo)體裝置根據(jù)特定信號(hào)的輸入/輸出而操作，也就是說(shuō)，半導(dǎo)體裝置的操作和操作方法是通過(guò)輸入信號(hào)的組合而決定的。其結(jié)果還將依據(jù)輸出信號(hào)而改變。
輸入緩沖器是一裝置，其用以緩沖從半導(dǎo)體裝置的外部電路施加的信號(hào)和輸入該信號(hào)到該半導(dǎo)體裝置的內(nèi)部電路。靜態(tài)輸入緩沖器是最簡(jiǎn)單型式。靜態(tài)輸入緩沖器是反相器，其以串聯(lián)連接于電源電壓與接地電壓之間的PMOS晶體管和NMOS晶體管來(lái)配置。靜態(tài)輸入緩沖器具有簡(jiǎn)單結(jié)構(gòu)，但是并未穩(wěn)健地抵抗噪聲，使得輸入信號(hào)需要具有大的擺幅寬度(swingwidth)。也就是說(shuō)，邏輯高電平和邏輯低電平需要具有大的擺幅寬度。因此，靜態(tài)輸入緩沖器并不適于其中輸入信號(hào)具有小的擺幅寬度或其中需要高的操作頻率的裝置。
為了符合此需求，已提出有差動(dòng)放大器型輸入緩沖器。差動(dòng)放大器型輸入緩沖器將稱為動(dòng)態(tài)輸入緩沖器。
圖1是常規(guī)差動(dòng)放大器型數(shù)據(jù)輸入緩沖器的電路圖。
請(qǐng)參閱圖1，該常規(guī)差動(dòng)放大器型數(shù)據(jù)輸入緩沖器包含輸入檢測(cè)單元10和緩沖單元15。輸入檢測(cè)單元10比較參考電壓VREF與輸入數(shù)據(jù)IN的電壓電平，檢測(cè)該輸入數(shù)據(jù)IN的邏輯電平。該緩沖單元15緩沖該輸入檢測(cè)單元10的輸出信號(hào)。
輸入檢測(cè)單元10包括NMOS晶體管Q5，具有接收參考電壓VREF的柵極；輸入NMOS晶體管Q6，具有接收輸入數(shù)據(jù)IN的柵極；負(fù)載PMOS晶體管Q2，連接于電源端子VDD與輸入NMOS晶體管Q5之間，以及負(fù)載PMOS晶體管Q3，連接于電源端子VDD與輸入NMOS晶體管Q6之間，負(fù)載PMOS晶體管Q2和Q3形成電流鏡；偏置NMOS晶體管Q7，公共地連接于接地端子VSS與兩個(gè)輸入NMOS晶體管Q5及Q6之間，具有接收時(shí)鐘使能信號(hào)CKE的柵極，該CKE是通過(guò)反相經(jīng)過(guò)反相器的/CKE信號(hào)而產(chǎn)生的；兩個(gè)PMOS晶體管Q1和Q4，分別地與負(fù)載PMOS晶體管Q2和Q3并聯(lián)地連接于電源端子VDD與輸入NMOS晶體管Q5和Q6之間，該兩個(gè)PMOS晶體管Q1和Q4具有接收時(shí)鐘使能信號(hào)CKE的柵極。
緩沖單元15是以奇數(shù)個(gè)CMOS反相器來(lái)配置，以接收該輸入檢測(cè)單元10的輸出信號(hào)和輸出內(nèi)部數(shù)據(jù)信號(hào)BIN。當(dāng)CMOS反相器的數(shù)目大于3時(shí)，CMOS反相器則串聯(lián)連接。
當(dāng)具有高電位的輸入數(shù)據(jù)IN被施加于輸入端子時(shí)，其電位比參考電壓VREF的電位更高，使得輸入檢測(cè)單元10的內(nèi)部節(jié)點(diǎn)可操作以反映此狀態(tài)。此處，參考電壓VREF總為常數(shù)(一般為VDD/2)。參考電壓VREF可經(jīng)過(guò)特定的輸入接腳從外部電路予以施加，或者可從半導(dǎo)體裝置本身的內(nèi)部電路產(chǎn)生。
接收參考電壓VREF的輸入NMOS晶體管Q5一直流動(dòng)同一電流i1。而且，設(shè)置為對(duì)稱于輸入NMOS晶體管Q5的輸入NMOS晶體管Q6流動(dòng)著由輸入數(shù)據(jù)IN的電位電平所確定的電流i2。因此，輸入檢測(cè)單元10量化地比較電流i1與電流i2，以確定輸出節(jié)點(diǎn)N2的電位電平。
當(dāng)激活(activate)/CKE信號(hào)于邏輯低電平時(shí)，偏置NMOS晶體管Q7接通，PMOS晶體管Q1及Q4關(guān)斷，使得輸入緩沖器正常地操作。
同時(shí)，當(dāng)去激活(deactivate)/CKE信號(hào)至邏輯高電平時(shí)，偏置NMOS晶體管Q7關(guān)斷，使得輸入檢測(cè)單元10禁止(disable)，PMOS晶體管Q1和Q4關(guān)斷，使得節(jié)點(diǎn)N1和N2預(yù)充電至邏輯高電平。因此，即使輸入數(shù)據(jù)IN改變時(shí)，可防止產(chǎn)生來(lái)自數(shù)據(jù)輸入緩沖器的擊穿電流且可降低備用狀態(tài)中的功率消耗。
近年來(lái)，由于半導(dǎo)體裝置的操作電壓降低且其操作速度變快，與信號(hào)完整性相關(guān)聯(lián)的數(shù)據(jù)輸入緩沖器性能變成重要因素。這是因?yàn)檩斎霐?shù)據(jù)的擺幅寬度與參考電壓間的關(guān)系將決定數(shù)據(jù)輸入緩沖器的特性。也就是說(shuō)，當(dāng)輸入數(shù)據(jù)的擺幅寬度小時(shí)，噪聲容限(noise margin)會(huì)減少。相反地，當(dāng)輸入數(shù)據(jù)的擺幅寬度大時(shí)，噪聲容限會(huì)增加，但是造成諸如串?dāng)_(crosstalk)等問(wèn)題。
在常規(guī)差動(dòng)放大器型輸入緩沖器的情況中，如圖2中所示，在傳輸其中低數(shù)據(jù)和高數(shù)據(jù)以同一寬度擺動(dòng)的對(duì)稱數(shù)據(jù)模式中沒(méi)有問(wèn)題。相反地，在傳輸非對(duì)稱數(shù)據(jù)模式中，發(fā)生數(shù)據(jù)識(shí)別的問(wèn)題。也就是說(shuō)，當(dāng)半導(dǎo)體裝置的操作速度(時(shí)鐘頻率)極快時(shí)，下一個(gè)數(shù)據(jù)會(huì)在輸入數(shù)據(jù)的電壓電平到達(dá)峰值之前傳輸。因此，執(zhí)行非對(duì)稱數(shù)據(jù)模式的傳輸。在此非對(duì)稱數(shù)據(jù)模式的傳輸中，其中連續(xù)重復(fù)低或高數(shù)據(jù)的同一數(shù)據(jù)模式的傳輸將被良好地執(zhí)行。然而，于相同數(shù)據(jù)模式之后具有相反極性的數(shù)據(jù)的傳輸是極弱的。
例如，如果以非對(duì)稱數(shù)據(jù)模式的傳輸將高數(shù)據(jù)連續(xù)地傳輸時(shí)，則輸入的數(shù)據(jù)的電平逐漸增加。在此狀態(tài)中，如果傳輸?shù)蛿?shù)據(jù)，則由于低數(shù)據(jù)所引起的輸入數(shù)據(jù)的電平下降并不充分，使得與參考電壓的差異不大(此稱為弱數(shù)據(jù))。這稱為碼間(inter-symbol)干擾噪聲。如果此失真信號(hào)被輸入至數(shù)據(jù)輸入緩沖器，則在傳輸弱數(shù)據(jù)的周期中降低了數(shù)據(jù)輸入緩沖器的電平檢測(cè)容限。因而，降低了數(shù)據(jù)輸入緩沖器抵抗噪聲的穩(wěn)健性。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供使用于半導(dǎo)體裝置中的數(shù)據(jù)輸入緩沖器，其在以非對(duì)稱數(shù)據(jù)模式的傳輸來(lái)傳輸弱數(shù)據(jù)的周期期間能夠確保數(shù)據(jù)電平檢測(cè)容限。
在本發(fā)明的一方面中，提供了一種使用于半導(dǎo)體裝置中的數(shù)據(jù)輸入緩沖器，包括輸入檢測(cè)單元，用以比較參考電壓與輸入數(shù)據(jù)的電壓電平，檢測(cè)該輸入數(shù)據(jù)的邏輯電平；調(diào)整單元，用以根據(jù)該輸入數(shù)據(jù)的傳輸模式來(lái)調(diào)整該輸入檢測(cè)單元的輸入檢測(cè)參考電平；以及緩沖單元，用以緩沖該輸入檢測(cè)單元的輸出信號(hào)。
在本發(fā)明的另一方面中，提供有一種使用于半導(dǎo)體裝置中的數(shù)據(jù)輸入緩沖器，包括輸入檢測(cè)部件，用以比較參考電壓與輸入數(shù)據(jù)的電壓電平，檢測(cè)該輸入數(shù)據(jù)的邏輯電平；輸入檢測(cè)參考電平上拉調(diào)整部件，用以跟蹤該輸入數(shù)據(jù)的傳輸模式，調(diào)整流過(guò)該輸入檢測(cè)部件的參考電壓輸入單元的電流；輸入檢測(cè)參考電平下拉調(diào)整部件，用以跟蹤該輸入數(shù)據(jù)的該傳輸模式，調(diào)整流過(guò)該輸入檢測(cè)部件的數(shù)據(jù)輸入單元的電流；以及緩沖部件，用以緩沖該輸入檢測(cè)部件的輸出信號(hào)。
根據(jù)本發(fā)明，在傳輸強(qiáng)數(shù)據(jù)的周期期間在強(qiáng)數(shù)據(jù)方向上將該輸入檢測(cè)參考電平事先予以調(diào)整。由此，在傳輸弱數(shù)據(jù)的隨后周期期間，該數(shù)據(jù)輸入緩沖器可確保數(shù)據(jù)電平檢測(cè)的充分容限。因此，該數(shù)據(jù)輸入緩沖器可穩(wěn)健地抵抗數(shù)據(jù)輸入噪聲。流過(guò)數(shù)據(jù)輸入單元和參考電壓輸入單元的電流被調(diào)整為上拉/下拉實(shí)質(zhì)的輸入檢測(cè)參考電平，而不改變其為恒定電壓的參考電壓。


從與附圖相結(jié)合的優(yōu)選實(shí)施例的如下描述中，本發(fā)明的上述和其他目的及特征將變得明顯，在附圖中圖1是常規(guī)數(shù)據(jù)輸入緩沖器的電路圖；圖2是對(duì)稱數(shù)據(jù)傳輸模式和非對(duì)稱數(shù)據(jù)傳輸模式的示范波形；圖3是根據(jù)本發(fā)明的實(shí)施例的數(shù)據(jù)輸入緩沖器的電路圖；以及圖4至圖9是圖3中所示的數(shù)據(jù)輸入緩沖器的非對(duì)稱數(shù)據(jù)傳輸模式中的操作波形。
具體實(shí)施例方式
下文將參照附圖詳細(xì)地說(shuō)明本發(fā)明。
圖3是根據(jù)本發(fā)明實(shí)施例的數(shù)據(jù)輸入緩沖器的電路圖。
參閱圖3，數(shù)據(jù)輸入緩沖器100包含輸入檢測(cè)單元(配置有晶體管Q1至Q7)、調(diào)整單元和緩沖單元160。
輸入檢測(cè)單元比較參考電壓VREF與輸入數(shù)據(jù)IN的電壓電平，檢測(cè)輸入數(shù)據(jù)IN的邏輯電平。調(diào)整單元根據(jù)輸入數(shù)據(jù)IN的傳輸模式來(lái)調(diào)整該輸入檢測(cè)單元的輸入檢測(cè)參考電平。緩沖單元160緩沖該輸入檢測(cè)單元的輸出信號(hào)。
調(diào)整單元包含輸入檢測(cè)參考電平上拉調(diào)整單元140和輸入檢測(cè)參考電平下拉調(diào)整單元120。
輸入檢測(cè)參考電平上拉調(diào)整單元140跟蹤輸入數(shù)據(jù)IN的傳輸模式，以相對(duì)于參考電壓VREF的預(yù)定電平來(lái)上拉該輸入檢測(cè)單元的輸入檢測(cè)參考電平。輸入檢測(cè)參考電平下拉調(diào)整單元120跟蹤輸入數(shù)據(jù)IN的傳輸模式，以相對(duì)于參考電壓VREF的預(yù)定電平來(lái)下拉該輸入檢測(cè)單元的輸入檢測(cè)參考電平。
輸入檢測(cè)參考電平上拉調(diào)整單元140逐步地調(diào)整流過(guò)輸入檢測(cè)單元的參考電壓輸入NMOS晶體管Q5的電流i11。輸入檢測(cè)參考電平上拉調(diào)整單元140包括上拉(PU)計(jì)數(shù)器142，用以計(jì)數(shù)從緩沖單元160輸出的連續(xù)高數(shù)據(jù)；第一譯碼器144，用以譯碼從PU計(jì)數(shù)器142輸出的m位計(jì)數(shù)值(其中m是正整數(shù)，此處m＝2)；以及多個(gè)驅(qū)動(dòng)NMOS晶體管Q14、Q13、Q12和Q11，用以驅(qū)動(dòng)流過(guò)輸入檢測(cè)單元的NMOS晶體管Q5的電流i11，以響應(yīng)第一譯碼器144的輸出信號(hào)ISU_0、ISU_1、ISU_2和ISU_3。
同時(shí)，輸入檢測(cè)參考電平下拉調(diào)整單元120逐步地調(diào)整流過(guò)輸入檢測(cè)單元的數(shù)據(jù)輸入NMOS晶體管Q6的電流i12。輸入檢測(cè)參考電平下拉調(diào)整單元120包括下拉(PD)計(jì)數(shù)器122，用以計(jì)數(shù)從緩沖單元160輸出的連續(xù)低數(shù)據(jù)；第二譯碼器124，用以譯碼從PD計(jì)數(shù)器122輸出的m位計(jì)數(shù)值(其中m是正整數(shù)，此處m＝2)；以及多個(gè)驅(qū)動(dòng)NMOS晶體管Q18、Q17、Q16和Q15，用以驅(qū)動(dòng)流過(guò)輸入檢測(cè)單元的NMOS晶體管Q6的電流i12，以響應(yīng)第二譯碼器124的輸出信號(hào)ISD_0、ISD_1、ISD_2和ISD_3。此處用于該輸入檢測(cè)參考電平上拉調(diào)整單元140和該輸入檢測(cè)參考電平下拉調(diào)整單元120的驅(qū)動(dòng)NMOS晶體管Q11至Q18被設(shè)計(jì)成具有同一尺寸。
同時(shí)，第一譯碼器144是2×4譯碼器，PUSW_1、PUSW_1、PUSW_2和PUSW_3是4個(gè)切換單元(配置有NAND門等)，其分別地接收從上拉計(jì)數(shù)器142輸出的2位計(jì)數(shù)值的不同組合。第二譯碼器124是2×4譯碼器，PDSW_0、PDSW_1、PDSW_2和PDSW_3是4個(gè)切換單元(配置有NAND門等)，其分別地接收從下拉計(jì)數(shù)器122輸出的2位計(jì)數(shù)值的不同組合。
圖4至圖9是圖3中所示的數(shù)據(jù)輸入緩沖器的非對(duì)稱數(shù)據(jù)傳輸模式中的操作波形。下文將參照?qǐng)D4至圖9，說(shuō)明根據(jù)本發(fā)明實(shí)施例的輸入數(shù)據(jù)緩沖器100的操作。
圖4說(shuō)明非對(duì)稱數(shù)據(jù)模式傳輸?shù)那闆r。參閱圖4，連續(xù)的高數(shù)據(jù)在t1-t2期間傳輸，低數(shù)據(jù)在t3期間傳輸。高數(shù)據(jù)在t4期間傳輸，連續(xù)的低數(shù)據(jù)在t5-t6的期間傳輸。高數(shù)據(jù)在t7期間傳輸。也就是說(shuō)，在傳輸具有同一極性的兩個(gè)連續(xù)數(shù)據(jù)之后，傳輸一個(gè)具有相反極性的數(shù)據(jù)。
在t1期間，PU計(jì)數(shù)器142和PD計(jì)數(shù)器122重置為“00”。信號(hào)ISU_0和ISD_0是邏輯高電平，剩余信號(hào)均為邏輯低電平。此時(shí)，驅(qū)動(dòng)NMOS晶體管之中的晶體管Q14和Q18接通。在此例中，流過(guò)節(jié)點(diǎn)N3的電流i11和流過(guò)節(jié)點(diǎn)N4的電流i12與現(xiàn)有技術(shù)(參閱圖1)并無(wú)不同，輸入檢測(cè)單元的輸入檢測(cè)參考電平REF_SUB維持與參考電壓VREF相同的電平。
在t2期間，PU計(jì)數(shù)器142通過(guò)連續(xù)的高數(shù)據(jù)來(lái)執(zhí)行計(jì)數(shù)操作，使得計(jì)數(shù)值變?yōu)椤?1”，PD計(jì)數(shù)器122維持“00”的重置狀態(tài)。因此，信號(hào)ISU_0、ISU_1和ISD_0是邏輯高電平，剩余信號(hào)均為邏輯低電平。此時(shí)，驅(qū)動(dòng)NMOS晶體管之中的晶體管Q13、Q14和Q18被接通。在此情況中，由于流過(guò)節(jié)點(diǎn)N3的電流i11相對(duì)地增加，輸入檢測(cè)單元的輸入檢測(cè)參考電平REF_SUB變得比參考電壓VREF高預(yù)定電平。
由于t3期間是傳輸?shù)蛿?shù)據(jù)的周期，PU計(jì)數(shù)器142不再進(jìn)行計(jì)數(shù)操作，維持“01”的計(jì)數(shù)值。而且PD計(jì)數(shù)器122維持“00”的重置狀態(tài)。因此，驅(qū)動(dòng)NMOS晶體管的接通狀態(tài)維持在與t2期間中相同的電平處。
由于t4期間是傳輸高數(shù)據(jù)的周期，PU計(jì)數(shù)器142重置為“00”，PD計(jì)數(shù)器122維持“00”的重置狀態(tài)。此時(shí)，驅(qū)動(dòng)NMOS晶體管的接通狀態(tài)相同于t1期間。因此，輸入檢測(cè)單元的輸入檢測(cè)參考電平REF_SUB再次變?yōu)榈扔趨⒖茧妷篤REF的電平。
由于t5期間是傳輸?shù)蛿?shù)據(jù)的周期，PU計(jì)數(shù)器142和PD計(jì)數(shù)器122兩者皆維持“00”的重置狀態(tài)。因此，輸入檢測(cè)單元的輸入檢測(cè)參考電平REF_SUB繼續(xù)保持與參考電壓VREF相同的電平。
同時(shí)，由于t6期間是傳輸連續(xù)低數(shù)據(jù)的周期，PD計(jì)數(shù)器122執(zhí)行計(jì)數(shù)操作，使得計(jì)數(shù)值變?yōu)椤?1”。PU計(jì)數(shù)器142維持“00”的重置狀態(tài)，因此，信號(hào)ISD_0、ISD_1和ISU_0是邏輯高電平，剩余信號(hào)均為邏輯低電平。此時(shí)，驅(qū)動(dòng)NMOS晶體管之中的晶體管Q14、Q17和Q18接通。在此情況中，流過(guò)節(jié)點(diǎn)N4的電流i12相對(duì)地增加。因此，輸入檢測(cè)單元的輸入檢測(cè)參考電平REF_SUB變得比參考電壓VREF低預(yù)定電平。
由于t7期間是傳輸高數(shù)據(jù)的周期，PD計(jì)數(shù)器122不再進(jìn)行計(jì)數(shù)操作，維持“01”的計(jì)數(shù)值。而且PU計(jì)數(shù)器142維持“00”的重置狀態(tài)。因此，驅(qū)動(dòng)NMOS晶體管的接通狀態(tài)維持在與t6期間中相同的電平，輸入檢測(cè)單元的輸入檢測(cè)參考電平REF_SUB維持與t6期間中相同的電平。
簡(jiǎn)言之，PU計(jì)數(shù)器142計(jì)數(shù)連續(xù)的高數(shù)據(jù)，PD計(jì)數(shù)器122計(jì)數(shù)連續(xù)的低數(shù)據(jù)。因此，計(jì)數(shù)器維持重置狀態(tài)于初始狀態(tài)和不連續(xù)的數(shù)據(jù)模式中，當(dāng)具有同一極性的兩個(gè)數(shù)據(jù)是連續(xù)時(shí)則相應(yīng)計(jì)數(shù)器的兩個(gè)驅(qū)動(dòng)NMOS晶體管接通，當(dāng)三個(gè)數(shù)據(jù)是連續(xù)時(shí)則三個(gè)驅(qū)動(dòng)NMOS晶體管接通，以及當(dāng)四個(gè)數(shù)據(jù)是連續(xù)時(shí)則四個(gè)驅(qū)動(dòng)NMOS晶體管會(huì)接通。而且，由于最大計(jì)數(shù)值受限，即使具有同一極性的四個(gè)數(shù)據(jù)重復(fù)地傳輸，該狀態(tài)仍然保持。
如果在增加以上述方式接通的驅(qū)動(dòng)NMOS晶體管的數(shù)目同時(shí)，遭遇到傳輸具有相反極性數(shù)據(jù)的周期，則計(jì)數(shù)值在相應(yīng)周期中被保持、然后在下一周期中被重置。然后，以上文所述執(zhí)行計(jì)數(shù)操作。
因此，接通的驅(qū)動(dòng)NMOS晶體管的數(shù)目由PU計(jì)數(shù)器142和PD計(jì)數(shù)器122的計(jì)數(shù)值來(lái)確定。為了容易地理解以PU計(jì)數(shù)器142和PD計(jì)數(shù)器122的狀態(tài)為依據(jù)的輸入檢測(cè)參考電平上拉調(diào)整單元140和輸入檢測(cè)參考電平下拉調(diào)整單元120的驅(qū)動(dòng)狀態(tài)，這些狀態(tài)被定義為如下列表1所示的ON_0、ON_1、ON_2和ON_3。


圖5說(shuō)明非對(duì)稱數(shù)據(jù)模式傳輸?shù)那闆r。參閱圖5，連續(xù)的低數(shù)據(jù)傳輸于t1-t2期間，高數(shù)據(jù)傳輸于t3期間。低數(shù)據(jù)傳輸于t4期間，連續(xù)的高數(shù)據(jù)傳輸于t5-t6期間。低數(shù)據(jù)傳輸于t7期間。也就是說(shuō)，在傳輸具有同一極性的兩個(gè)連續(xù)數(shù)據(jù)之后，傳輸一個(gè)具有相反極性的數(shù)據(jù)。PU計(jì)數(shù)器142和PD計(jì)數(shù)器122的操作相反于圖4。因此，輸入檢測(cè)參考電平REF_SUB的變化亦相反于圖4。
圖6說(shuō)明非對(duì)稱數(shù)據(jù)模式傳輸?shù)那闆r。參閱圖6，連續(xù)的高數(shù)據(jù)傳輸于t1-t3期間，低數(shù)據(jù)傳輸于t4期間。連續(xù)的高數(shù)據(jù)傳輸于t5-t7期間。也就是說(shuō)，在傳輸具有同一極性的三個(gè)連續(xù)數(shù)據(jù)之后，傳輸一個(gè)具有相反極性的數(shù)據(jù)。
在此情況中，輸入檢測(cè)參考電平REF_SUB在t2-t3期間逐步增加，在t5期間再次變成參考電壓REF的電平。然后，在t6-t7期間，輸入檢測(cè)參考電平REF_SUB逐步增加。
圖7說(shuō)明非對(duì)稱數(shù)據(jù)模式傳輸?shù)那闆r。參閱圖7，連續(xù)的低數(shù)據(jù)傳輸于t1-t3期間，高數(shù)據(jù)傳輸于t4期間。連續(xù)的低數(shù)據(jù)傳輸于t5-t7期間，也就是說(shuō)，在傳輸具有同一極性的三個(gè)連續(xù)數(shù)據(jù)之后，傳輸一個(gè)具有相反極性的數(shù)據(jù)。PU計(jì)數(shù)器142和PD計(jì)數(shù)器122的操作相反于圖6。因此，輸入檢測(cè)參考電平REF_SUB的變化亦相反于圖6。
圖8說(shuō)明非對(duì)稱數(shù)據(jù)模式傳輸?shù)那闆r。參閱圖8，連續(xù)的高數(shù)據(jù)傳輸于t1-t4期間，低數(shù)據(jù)傳輸于t5期間。連續(xù)的高數(shù)據(jù)傳輸于t6-t7期間。也就是說(shuō)，在傳輸具有同一極性的四個(gè)連續(xù)數(shù)據(jù)之后，傳輸一個(gè)具有相反極性的數(shù)據(jù)。
在此情況中，輸入檢測(cè)參考電平REF_SUB在t2-t4期間逐步增加，在t6期間再次變成參考電壓的電平REF。然后，在t7期間，輸入檢測(cè)參考電平REF_SUB逐步增加。
圖9說(shuō)明非對(duì)稱數(shù)據(jù)模式傳輸?shù)那闆r。參閱圖9，連續(xù)的低數(shù)據(jù)傳輸于t1-t4期間，高數(shù)據(jù)傳輸于t5期間。連續(xù)的低數(shù)據(jù)傳輸于t6-t7期間。也就是說(shuō)，在傳輸具有同一極性的四個(gè)連續(xù)數(shù)據(jù)之后，傳輸一個(gè)具有相反極性的數(shù)據(jù)。PU計(jì)數(shù)器142和PD計(jì)數(shù)器122的操作相反于圖8。因此，輸入檢測(cè)參考電平REF_SUB的變化亦相反于圖8。
雖然在上述實(shí)施例中已說(shuō)明了輸入檢測(cè)單元配置有NMOS型差動(dòng)放大器，其中電流鏡設(shè)置于電源端子(VDD)側(cè)處以及偏置晶體管設(shè)配置于接地端子(VSS)側(cè)處，但是輸入檢測(cè)單元可配置有PMOS型差動(dòng)放大器，其中電流鏡設(shè)置于接地端子側(cè)處以及偏置晶體管設(shè)置于電源端子側(cè)處。
此外，雖然在上文中已說(shuō)明了將四個(gè)驅(qū)動(dòng)NMOS晶體管使用于輸入檢測(cè)參考電平上拉/下拉調(diào)整單元的每一個(gè)中，但是可使用PMOS晶體管作為驅(qū)動(dòng)晶體管，本發(fā)明在驅(qū)動(dòng)晶體管的數(shù)目改變時(shí)亦可使用。
另外，在上述實(shí)施例中已說(shuō)明了緩沖單元160的輸出信號(hào)BIN用來(lái)記錄和跟蹤數(shù)據(jù)傳輸模式，能夠區(qū)別數(shù)據(jù)極性的所有信號(hào)都可被使用。
如上所述，輸入檢測(cè)參考電平在傳輸強(qiáng)數(shù)據(jù)的周期期間在強(qiáng)數(shù)據(jù)方向上予以預(yù)先調(diào)整。由此，在傳輸弱數(shù)據(jù)的隨后周期期間，數(shù)據(jù)輸入緩沖器可確保數(shù)據(jù)電平檢測(cè)的足夠容限。因而，該數(shù)據(jù)輸入緩沖器可穩(wěn)健地抵抗數(shù)據(jù)輸入噪聲。
本申請(qǐng)案含有與2005年3月02日向韓國(guó)專利局提交的韓國(guó)專利申請(qǐng)案第2005-17397號(hào)有關(guān)的主題內(nèi)容，其整個(gè)內(nèi)容結(jié)合于本文供參考。
雖然本發(fā)明已關(guān)于特定的實(shí)施例加以描述，但是對(duì)于本領(lǐng)域技術(shù)人員明顯的是，可做出各種變化和改型，而不背離如所附權(quán)利要求中界定的本發(fā)明的精神與范疇。
標(biāo)號(hào)說(shuō)明1100 數(shù)據(jù)輸入緩沖器120 輸入檢測(cè)參考電平下拉調(diào)整單元122 下拉(PD)計(jì)數(shù)器124 第二譯碼器140 輸入檢測(cè)參考電平上拉調(diào)整單元142 上拉(PU)計(jì)數(shù)器144 第一譯碼器160，15 緩沖單元10 輸入檢測(cè)單元
權(quán)利要求
1.一種用于半導(dǎo)體裝置中的數(shù)據(jù)輸入緩沖器，包括輸入檢測(cè)單元，用以比較參考電壓與輸入數(shù)據(jù)的電壓電平，以及檢測(cè)該輸入數(shù)據(jù)的邏輯電平；調(diào)整單元，用以根據(jù)該輸入數(shù)據(jù)的傳輸模式，調(diào)整該輸入檢測(cè)單元的輸入檢測(cè)參考電平；以及緩沖單元，用以緩沖該輸入檢測(cè)單元的輸出信號(hào)。
2.如權(quán)利要求1所述的數(shù)據(jù)輸入緩沖器，其中該調(diào)整單元包括輸入檢測(cè)參考電平上拉調(diào)整單元，用以跟蹤該輸入數(shù)據(jù)的傳輸模式，以及通過(guò)相對(duì)于該參考電壓的預(yù)定電平來(lái)上拉該輸入檢測(cè)單元的輸入檢測(cè)參考電平；以及輸入檢測(cè)參考電平下拉調(diào)整單元，用以跟蹤該輸入數(shù)據(jù)的傳輸模式，以及通過(guò)相對(duì)于該參考電壓的預(yù)定電平來(lái)下拉該輸入檢測(cè)單元的輸入檢測(cè)參考電平。
3.如權(quán)利要求2所述的數(shù)據(jù)輸入緩沖器，其中該輸入檢測(cè)參考電平上拉調(diào)整單元根據(jù)傳輸連續(xù)高數(shù)據(jù)的次數(shù)而逐步地上拉該輸入檢測(cè)單元的輸入檢測(cè)參考電平。
4.如權(quán)利要求3所述的數(shù)據(jù)輸入緩沖器，其中該輸入檢測(cè)參考電平下拉調(diào)整單元根據(jù)傳輸連續(xù)低數(shù)據(jù)的次數(shù)而逐步地下拉該輸入檢測(cè)單元的輸入檢測(cè)參考電平。
5.一種用于半導(dǎo)體裝置中的數(shù)據(jù)輸入緩沖器，包括輸入檢測(cè)部件，用以比較參考電壓與輸入數(shù)據(jù)的電壓電平，以及檢測(cè)該輸入數(shù)據(jù)的邏輯電平；輸入檢測(cè)參考電平上拉調(diào)整部件，用以跟蹤該輸入數(shù)據(jù)的傳輸模式，以及調(diào)整流過(guò)該輸入檢測(cè)部件的參考電壓輸入單元的電流；輸入檢測(cè)參考電平下拉調(diào)整部件，用以跟蹤該輸入數(shù)據(jù)的傳輸模式，以及調(diào)整流過(guò)該輸入檢測(cè)部件的數(shù)據(jù)輸入單元的電流；以及緩沖部件，用以緩沖該輸入檢測(cè)部件的輸出信號(hào)。
6.如權(quán)利要求5所述的數(shù)據(jù)輸入緩沖器，其中該輸入檢測(cè)參考電平上拉調(diào)整部件包括第一計(jì)數(shù)單元，用以計(jì)數(shù)從該緩沖部件輸出的連續(xù)高數(shù)據(jù)；第一譯碼單元，用以譯碼從該第一計(jì)數(shù)單元輸出的計(jì)數(shù)值；以及第一驅(qū)動(dòng)單元，具有多個(gè)第一驅(qū)動(dòng)器，用以驅(qū)動(dòng)流過(guò)該輸入檢測(cè)部件的參考電壓輸入單元的電流以響應(yīng)該第一譯碼單元的輸出信號(hào)。
7.如權(quán)利要求6所述的數(shù)據(jù)輸入緩沖器，其中該輸入檢測(cè)參考電平下拉調(diào)整部件包括第二計(jì)數(shù)單元，用以計(jì)數(shù)從該緩沖部件輸出的連續(xù)低數(shù)據(jù)；第二譯碼單元，用以譯碼從該第二計(jì)數(shù)單元輸出的計(jì)數(shù)值；以及第二驅(qū)動(dòng)單元，具有多個(gè)第二驅(qū)動(dòng)器，用以驅(qū)動(dòng)流過(guò)該輸入檢測(cè)部件的數(shù)據(jù)輸入單元的電流以響應(yīng)該第二譯碼單元的輸出信號(hào)。
8.如權(quán)利要求7所述的數(shù)據(jù)輸入緩沖器，其中該輸入檢測(cè)單元包括參考電壓輸入單元，配置以接收參考電壓；數(shù)據(jù)輸入單元，配置以接收輸入數(shù)據(jù)；以及偏置單元，響應(yīng)于時(shí)鐘使能信號(hào)，用以提供第一電流路徑經(jīng)過(guò)該參考電壓輸入單元和該第一驅(qū)動(dòng)單元、以及第二電流路徑經(jīng)過(guò)該數(shù)據(jù)輸入單元和該第二驅(qū)動(dòng)單元。
9.如權(quán)利要求6所述的數(shù)據(jù)輸入緩沖器，其中該第一驅(qū)動(dòng)單元包含多個(gè)并聯(lián)連接于該參考電壓輸入單元與該偏置單元之間的驅(qū)動(dòng)NMOS晶體管，所述多個(gè)驅(qū)動(dòng)NMOS晶體管具有接收從該第一譯碼單元輸出的各位的柵極。
10.如權(quán)利要求8所述的數(shù)據(jù)輸入緩沖器，其中該第一驅(qū)動(dòng)單元包含多個(gè)并聯(lián)連接于該參考電壓輸入單元與該偏置單元之間的驅(qū)動(dòng)NMOS晶體管，所述多個(gè)驅(qū)動(dòng)NMOS晶體管具有接收從該第一譯碼單元輸出的各位的柵極。
11.如權(quán)利要求7所述的數(shù)據(jù)輸入緩沖器，其中該第二驅(qū)動(dòng)單元包含多個(gè)并聯(lián)連接于該數(shù)據(jù)輸入單元與該偏置單元之間的驅(qū)動(dòng)NMOS晶體管，所述多個(gè)驅(qū)動(dòng)NMOS晶體管具有接收從該第二譯碼單元輸出的各位的柵極。
12.如權(quán)利要求8所述的數(shù)據(jù)輸入緩沖器，其中該第二驅(qū)動(dòng)單元包含多個(gè)并聯(lián)連接于該數(shù)據(jù)輸入單元與該偏置單元之間的驅(qū)動(dòng)NMOS晶體管，所述多個(gè)驅(qū)動(dòng)NMOS晶體管具有接收從該第二譯碼單元輸出的各位的柵極。
13.如權(quán)利要求9所述的數(shù)據(jù)輸入緩沖器，其中在從該緩沖部件傳輸高數(shù)據(jù)的周期之后，該第一計(jì)數(shù)單元在隨后周期中被重置。
14.如權(quán)利要求10所述的數(shù)據(jù)輸入緩沖器，其中在從該緩沖部件傳輸高數(shù)據(jù)的周期之后，該第一計(jì)數(shù)單元在隨后周期中被重置。
15.如權(quán)利要求11所述的數(shù)據(jù)輸入緩沖器，其中在從該緩沖部件傳輸高數(shù)據(jù)的周期之后，該第二計(jì)數(shù)單元在隨后周期中被重置。
16.如權(quán)利要求12所述的數(shù)據(jù)輸入緩沖器，其中在從該緩沖部件傳輸高數(shù)據(jù)的周期之后，該第二計(jì)數(shù)單元在隨后周期中被重置。
全文摘要
提供一種使用于半導(dǎo)體裝置中的數(shù)據(jù)輸入緩沖器，能夠在非對(duì)稱數(shù)據(jù)模式傳輸中在傳輸弱數(shù)據(jù)期間確保數(shù)據(jù)電平檢測(cè)容限。輸入檢測(cè)參考電平在傳輸強(qiáng)數(shù)據(jù)的周期期間在強(qiáng)數(shù)據(jù)方向上予以預(yù)先調(diào)整。由此，在傳輸弱數(shù)據(jù)的隨后周期期間，數(shù)據(jù)輸入緩沖器可確保數(shù)據(jù)電平檢測(cè)的充分容限。因此，該數(shù)據(jù)輸入緩沖器可穩(wěn)健地抵抗數(shù)據(jù)輸入噪聲。同時(shí)，可調(diào)整流過(guò)數(shù)據(jù)輸入單元和參考電壓輸入單元的電流，以上拉/下拉實(shí)質(zhì)的輸入檢測(cè)參考電平，而無(wú)需改變其為恒定電壓的參考電壓。
文檔編號(hào)H03K19/0185GK1829090SQ20051011494
公開(kāi)日2006年9月6日 申請(qǐng)日期2005年11月16日 優(yōu)先權(quán)日2005年3月2日
發(fā)明者姜熙福, 安進(jìn)弘 申請(qǐng)人:海力士半導(dǎo)體有限公司