專利名稱：鎖相環(huán)指示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，更具體地涉及鎖相環(huán)。
背景技術(shù)：
鎖相環(huán)(PLL)被廣泛用于高性能數(shù)字系統(tǒng)。它所用于的一個(gè)應(yīng)用是將低頻時(shí)鐘信號(hào)倍增為具有低抖動(dòng)的高頻時(shí)鐘信號(hào)。隨著數(shù)字電路技術(shù)的新近發(fā)展，已經(jīng)對(duì)PLL提出更嚴(yán)格的性能要求，包括極低的抖動(dòng)。然而，數(shù)字系統(tǒng)中的切換動(dòng)作將引入電源和基底噪聲，其將干擾PLL中的敏感塊。注入PLL中的任何噪聲都提供抖動(dòng)源。
環(huán)路帶寬可根據(jù)鎖定狀態(tài)而被優(yōu)化，以便具有對(duì)來自輸入、電源和地等的噪聲抑制的良好控制。
圖1示出一般電荷泵鎖相環(huán)的框圖。元件101、102、103、104和105分別是相位頻率檢測(cè)器、電荷泵、環(huán)路濾波器、壓控振蕩器和反饋分頻器。CLKIN被提供到PFD 101的第一輸入。PFD提供充電/放電信號(hào)UP/DN到CHPUP 102。CHPUP的輸出耦合到環(huán)路濾波器103以及VCO 104。來自CHPUP的電流調(diào)節(jié)VCO的頻率和相位。偏置塊產(chǎn)生基準(zhǔn)電流，其主要由CHPUP使用。VCO的輸出被反饋到反饋分頻器105的輸入。反饋分頻器的輸出被提供到PFD的第二輸入。
電荷泵PLL是負(fù)反饋系統(tǒng)。當(dāng)PLL處于穩(wěn)態(tài)時(shí)，到PFD的兩個(gè)輸入之間的相位和頻率差接近零。這樣的狀態(tài)被稱為“鎖定”。否則，狀態(tài)為“失鎖(unlocked)”。
來自穩(wěn)態(tài)的噪聲注入導(dǎo)致涉及環(huán)路系統(tǒng)的阻尼因子和環(huán)路帶寬的瞬態(tài)響應(yīng)。阻尼因子和環(huán)路帶寬二者對(duì)環(huán)路穩(wěn)定性、鎖定速度以及噪聲注入都具有大的影響。環(huán)路的阻尼因子和環(huán)路帶寬是相位-頻率檢測(cè)器的物理量、電荷泵電流、壓控振蕩器增益以及反饋分頻值(feedback division value)的函數(shù)。因此鎖定時(shí)間在不同設(shè)置下是不同的。
由于PLL是二階系統(tǒng)，在瞬態(tài)響應(yīng)中將有一些過沖和下沖。這些將惡化抖動(dòng)性能。
有多種不同的方式來檢測(cè)PLL的鎖定狀態(tài)。根據(jù)一種方法，找到最大鎖定時(shí)間。最大鎖定時(shí)間通常約4倍于PLL的時(shí)間常數(shù)。片外穩(wěn)定電容器被設(shè)置成產(chǎn)生與最大鎖定時(shí)間基本相同的延遲。在另一種方法下，在由基準(zhǔn)信號(hào)限定的連續(xù)測(cè)試間隔期間對(duì)反饋信號(hào)的時(shí)鐘循環(huán)計(jì)數(shù)。反饋比較器確定在給定測(cè)試間隔期間反饋信號(hào)的時(shí)鐘循環(huán)數(shù)是否在預(yù)期范圍內(nèi)。在指示鎖定之前，根據(jù)預(yù)期范圍確定，在每個(gè)測(cè)試間隔之后鑒定計(jì)數(shù)器(qualification counter)增量或重置。如果所述鑒定計(jì)數(shù)器超過鑒定閾，則提供鎖定指示信號(hào)。被引入作為參考的US 6,794,944公開了這種方法。在又一種方法中，通過來回循環(huán)并當(dāng)PLL鎖定時(shí)搜索失鎖狀況的發(fā)生而當(dāng)PLL失鎖時(shí)搜索鎖定狀況的發(fā)生來檢測(cè)鎖定狀態(tài)。被引入作為參考的US6,762,631公開了這種方法。
類似于鎖定檢測(cè)，有多種不同方式來優(yōu)化帶寬。根據(jù)一種方法，帶寬被選擇成基準(zhǔn)頻率的大約1/20。根據(jù)另一種方法，自偏置電路保持Wref(基準(zhǔn)頻率)和Wb(環(huán)路帶寬)之比恒定并且獨(dú)立于該過程。被引入作為參考的US 6,329,882公開了這種方法。在又一種方法中，提供了兩種配置。帶寬在第一配置中增加，而在第二配置中減小。被引入作為參考的US 6,504,437公開了這種方法。

發(fā)明內(nèi)容
本發(fā)明涉及PLL。本發(fā)明的一個(gè)實(shí)施例提供用于實(shí)現(xiàn)鎖定檢測(cè)功能的方法，其使得較容易具有對(duì)環(huán)路帶寬的良好控制。本實(shí)施例改善了鎖相環(huán)的鎖定速度和抖動(dòng)性能。
本實(shí)施例提供以下優(yōu)點(diǎn)的一個(gè)或多個(gè)(1)使得容易知道鎖相環(huán)何時(shí)鎖定，(2)使鎖相環(huán)較快鎖定，以及(3)使鎖相環(huán)在其已鎖定之后很穩(wěn)定，具有超高抖動(dòng)性能。
根據(jù)一個(gè)實(shí)施例，鎖相環(huán)包括輸入基準(zhǔn)時(shí)鐘，其被施加到相位頻率檢測(cè)器，并與分頻后的商信號(hào)進(jìn)行比較，所述商信號(hào)與壓控振蕩器的輸出成比例。連續(xù)三個(gè)比較的相位差被提供到LOCKDT(圖2，數(shù)字211)。然后LOCKDT通過輸出適當(dāng)?shù)男盘?hào)來指示PLL已鎖定。LOCKDT的輸出以旁路或分頻器模式用于控制EDIV(圖2，數(shù)字209)。這有助于進(jìn)一步降低輸入基準(zhǔn)頻率、抑制來自輸入的噪聲并使該時(shí)間為鎖相環(huán)被切換到具有“超”窄帶寬的第二狀態(tài)的起始點(diǎn)。
在一個(gè)實(shí)施例中，鎖相環(huán)(PLL)電路包括上電重置(power-on-reset)(POR)，以重置數(shù)字塊并設(shè)置壓控振蕩器(VCO)的初始輸入電壓值VCTRL。提供輸入分頻器和反饋分頻器，以設(shè)置輸出對(duì)輸入的頻率比并提高輸出頻率的分辨率。第一和第二相位頻率檢測(cè)器被用于測(cè)量?jī)蓚€(gè)輸入信號(hào)之間的相位差，并產(chǎn)生對(duì)應(yīng)于該相位差的脈沖。第一和第二減小分頻器(reducing divider)被插入在第一和第二相位頻率檢測(cè)器之前，以降低相應(yīng)的相位頻率檢測(cè)器的輸入頻率并將輸入頻率和固有頻率(Wn)之比保持為常數(shù)。鎖定狀態(tài)檢測(cè)器用于檢測(cè)PLL是鎖定還是失鎖。電荷泵用于提供對(duì)應(yīng)于所述脈沖的電荷信號(hào)。環(huán)路濾波器耦合到電荷泵的輸出節(jié)點(diǎn)以提供對(duì)所述電荷信號(hào)做出響應(yīng)的電壓VCTRL。
鎖定檢測(cè)器包括相位檢測(cè)器(PFDT)，以檢測(cè)從第二相位頻率檢測(cè)器接收的第一和第二輸入之間的相移，并將該相移轉(zhuǎn)換為給定電壓且輸出對(duì)應(yīng)于所述給定電壓的邏輯信號(hào)(RESULTX)。包括NOR門的時(shí)鐘產(chǎn)生電路接收來自第二相位頻率檢測(cè)器的輸出并輸出內(nèi)部時(shí)鐘信號(hào)。采樣器利用所述內(nèi)部時(shí)鐘對(duì)多個(gè)(例如3個(gè))邏輯信號(hào)采樣。再采樣器(re-sampler)對(duì)所述多個(gè)邏輯信號(hào)采樣并輸出多個(gè)再采樣的信號(hào)，其中再采樣信號(hào)被比較以輸出指示PLL鎖定狀態(tài)的鎖定指示信號(hào)。利用NOR門來比較再采樣信號(hào)。
第二相位頻率檢測(cè)器包括重置延遲，其具有比采樣器的最短采樣時(shí)間長(zhǎng)的延遲長(zhǎng)度。環(huán)路濾波器包括多個(gè)電容器，其中所述電容器之一被用于抑制來自電荷泵電荷信號(hào)的高頻噪聲。電流偏置發(fā)生器被耦合到電荷泵以降低與電荷泵相關(guān)聯(lián)的充電/放電電流。環(huán)路濾波器包括開關(guān)，以便一旦鎖定檢測(cè)器指示PLL處于鎖定狀態(tài)就將PLL電路切換到高環(huán)路帶寬模式。


圖1示出一般電荷泵鎖相環(huán)的框圖。
圖2是本發(fā)明的一個(gè)實(shí)施例的功能框圖。
圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的電荷泵。
圖4示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的示范性相位頻率檢測(cè)器。
圖5示出在所述相位檢測(cè)器的基準(zhǔn)時(shí)鐘的給定時(shí)鐘循環(huán)期間用于比較輸入U(xiǎn)P2和DN2的比較器。
圖6示出根據(jù)本發(fā)明的一個(gè)實(shí)施例針對(duì)給定數(shù)量的連續(xù)時(shí)鐘循環(huán)對(duì)來自比較器的輸出RESULTX進(jìn)行采樣的采樣器。
圖7示出用于比較圖6中的采樣器的三個(gè)輸出的再采樣器。
圖8示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的環(huán)路濾波器。
圖9示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的電流偏置控制器。
具體實(shí)施例方式
圖2是本發(fā)明的一個(gè)實(shí)施例的功能框圖。提供了相位頻率檢測(cè)器201、電荷泵202、環(huán)路濾波器203、壓控振蕩器(VCO)204、輸入分頻器206以及反饋分頻器207。輸入分頻器提供了基準(zhǔn)時(shí)鐘/信號(hào)。第一相位頻率檢測(cè)器201輸出信號(hào)到電荷泵202，該電荷泵輸出到VCO 204。提供了第二相位頻率檢測(cè)器210，其具有與第一相位頻率檢測(cè)器201不同的延遲。在當(dāng)前實(shí)施中，第二相位頻率檢測(cè)器具有比第一相位頻率檢測(cè)器201大的延遲。所述延遲用來保持采樣數(shù)據(jù)。
還提供了鎖定狀態(tài)檢測(cè)器，以接收來自第二相位頻率檢測(cè)器210的輸出。電流發(fā)生器(或偏置發(fā)生器)205提供用于電荷泵的基準(zhǔn)電流。上電重置208重置數(shù)字塊且設(shè)置用于壓控振蕩器輸入的初始值。上電重置208設(shè)置初始值以增加鎖定速度。初始值被設(shè)置成處于V1和V2之間，其中f(V1)＝f1，且f(V2)＝f2。壓控振蕩器204的線性范圍是從f1到f2。壓控振蕩器204具有增益Kv(Mhz/V)。因此輸出頻率范圍是從f1到f1+Kv(V2-V1)。
第一和第二減小分頻器209a和209b被提供在相位頻率檢測(cè)器之前。這些分頻器被用來最小化或減小基準(zhǔn)頻率并抑制輸入噪聲。第一分頻器209a接收來自輸入分頻器的基準(zhǔn)電流并且將基準(zhǔn)時(shí)鐘/信號(hào)RCK輸入到第一和第二相位頻率檢測(cè)器。第二分頻器209b接收來自反饋分頻器207的反饋信號(hào)，并將反饋時(shí)鐘/信號(hào)FCK輸入到第一和第二相位頻率檢測(cè)器。
圖3是對(duì)應(yīng)于CHPUP 202的電荷泵(CHPUP)300。CHPUP 300包括上晶體管302、下晶體管304、第一電阻器R1、第二電阻器R2、反相器306。輸出節(jié)點(diǎn)308被提供在兩個(gè)電阻器R1和R2之間，并輸出VCTR。R1和R2之比被設(shè)置如下VCTR＝(V1+V2)/2＝(R2*VDD)/(R1+R2)，其中VDD表示電源的值。如果鎖相環(huán)針對(duì)固定輸出頻率而定制，則當(dāng)環(huán)路在鎖定之后被穩(wěn)定時(shí)，可找到VCTR的值Vf。然后VCTR的初始值可如下以與R1/R2的關(guān)系設(shè)置為等于VfVCTR＝Vf＝(R2*VDD)/(R1+R2)。這顯著縮短了鎖定時(shí)間。
圖4示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的示范性相位頻率檢測(cè)器400。相位頻率檢測(cè)器400對(duì)應(yīng)于圖2中的檢測(cè)器201和210。在檢測(cè)器400中包括延遲單元402。在當(dāng)前實(shí)施中針對(duì)檢測(cè)器201和210的每個(gè)提供了不同的延遲單元。通常在相位頻率檢測(cè)器中，延遲被用于保持采樣數(shù)據(jù)并避免死區(qū)。當(dāng)環(huán)路不對(duì)小相位誤差做出響應(yīng)時(shí)出現(xiàn)死區(qū)。例如，對(duì)于輸入處的10ps相位誤差，相位頻率檢測(cè)器發(fā)現(xiàn)難以產(chǎn)生10ps寬的充電/放電脈沖；而且電荷泵開關(guān)可能難以在10ps中接通和關(guān)斷。因此，在相位頻率檢測(cè)器中延遲在重置之前被設(shè)置以保證最小脈沖寬度，其典型地是大約150ps。因?yàn)殡娏魇鋵?dǎo)致模式抖動(dòng)，寬度不應(yīng)設(shè)置得過大。由于檢測(cè)器210不在所述環(huán)路中，其重置延遲對(duì)輸出抖動(dòng)不起作用。內(nèi)部延遲可設(shè)置得大于LOCKDT所需的值。該延遲被稱為“Tld”。
圖5-7示出根據(jù)本發(fā)明的一個(gè)實(shí)施例在鎖定狀態(tài)檢測(cè)器中的各種塊。鎖定狀態(tài)檢測(cè)器(或鎖定指示器)比較來自第二相位頻率檢測(cè)器的兩個(gè)輸入U(xiǎn)P2和DN2，以確定環(huán)路狀況，例如狀態(tài)為“鎖定”或“失鎖”。
圖5示出比較器(相位檢測(cè)器)500，其用于在相位檢測(cè)器的基準(zhǔn)時(shí)鐘的給定時(shí)鐘循環(huán)期間比較輸入U(xiǎn)P2和ND2。電流源502提供基準(zhǔn)電流。Smith觸發(fā)器504被配置成當(dāng)輸入高于Vt1時(shí)輸出HIGH且當(dāng)輸入低于Vt0時(shí)輸出LOW。Vt0和Vt1之間的任何輸入不影響Smith觸發(fā)器的輸出。第一開關(guān)506由XOR門508的輸出來控制。當(dāng)輸入U(xiǎn)P2和DN2在不同邏輯電平時(shí)，第一開關(guān)為ON且以基準(zhǔn)電流Ib對(duì)電容器510充電。第二開關(guān)512由NOR門514的輸出來控制。當(dāng)輸入U(xiǎn)P2和DN2的任何一個(gè)為HIGH時(shí)第二開關(guān)為OFF。
在工作中，如果PLL被設(shè)計(jì)有最大跟蹤抖動(dòng)(Tj)，則當(dāng)?shù)较辔粰z測(cè)器的兩個(gè)輸入之間的相位差不大于Tj時(shí)環(huán)路鎖定。否則環(huán)路失鎖。基準(zhǔn)電流和電容器Cb可被計(jì)算如下Vr0＝Ib*Ti/Cb。
當(dāng)輸入U(xiǎn)P2和DN2都為L(zhǎng)OW時(shí)，第一開關(guān)為OFF。電容器不接收電流。但在同時(shí)，第二開關(guān)為ON，其將電容器放電并將信號(hào)Vinx保持在LOW。結(jié)果，Smith觸發(fā)器的輸出為L(zhǎng)OW。當(dāng)輸入U(xiǎn)P2和DN2之一為HIGH，第二開關(guān)為OFF，而第一開關(guān)為ON時(shí)，電容器被充電。當(dāng)輸入U(xiǎn)P2 DN2兩者都為HIGH時(shí)，針對(duì)固定間隔Tlt，兩個(gè)開關(guān)都為OFF。在該固定時(shí)間內(nèi)信號(hào)Vinx保持在給定值，這為Smith觸發(fā)器提供足夠的時(shí)間來輸出LOW或HIGH。在重置之后，輸入U(xiǎn)P2和DN2為L(zhǎng)OW，這接通第二開關(guān)。結(jié)果，信號(hào)Vinx變?yōu)長(zhǎng)OW。PFDT轉(zhuǎn)到下一時(shí)鐘循環(huán)。
圖6示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的采樣器600，其針對(duì)給定數(shù)量的連續(xù)時(shí)鐘循環(huán)對(duì)來自比較器500的輸出RESULTX進(jìn)行采樣。即，相對(duì)于多個(gè)正反器(flip-flop)602(或具有重置的D正反器)，第一采樣的RESULT0被替換為RESULT1，所述RESULT1被替換為RESULT2，所述RESULT2被替換為RESULT3，等等。用于采樣器的時(shí)鐘不是固定周期“時(shí)鐘”，這是因?yàn)槠渲芷谠诃h(huán)路鎖定之前不是恒定的。作為重置延遲的固定間隔Tlt足夠長(zhǎng)來發(fā)送RESULTX到下一正反器。
圖7示出用于比較圖6中的采樣器的三個(gè)輸出的再采樣器700。再采樣器700包括接收來自采樣器600的輸出的多個(gè)正反器702。這些輸出通過正反器702利用反相時(shí)鐘而得以再采樣，其又輸出RESULTm0、RESULTm1以及RESULTm2，它們被提供為三輸入NOR門704的輸入。當(dāng)全部三個(gè)輸入為L(zhǎng)OW時(shí)，所述NOR門輸出HIGH并且PLL為視為鎖定。
圖8示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的環(huán)路濾波器800。M[1:4]是到反饋分頻器207的輸入并且用于控制電阻R和電容C。環(huán)路濾波器包括串聯(lián)的多個(gè)第一塊802。每個(gè)塊802包括電阻器和開關(guān)。多個(gè)塊804同樣被串聯(lián)提供。每個(gè)塊804包括電阻器和開關(guān)。為調(diào)節(jié)電阻值，所述開關(guān)被接通或關(guān)斷。提供多個(gè)塊806來調(diào)節(jié)電容。每個(gè)塊806包括電容器和開關(guān)。所述開關(guān)被接通或關(guān)斷以調(diào)節(jié)電容。
圖9示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的電流偏置控制器900。開關(guān)930由輸出LKDT的鎖定狀態(tài)檢測(cè)器的輸出來控制。多個(gè)開關(guān)932和934接收輸入VBUN而多個(gè)開關(guān)936和938接收輸入VBDN。利用該方法，有可能基于不同M設(shè)置來提供常數(shù)R*C，其中R4＝2*R3＝4*R2＝8*R1；C4＝2*C3＝4*C2＝8*C1；在工作中，當(dāng)LKDT為L(zhǎng)OW(即環(huán)路失鎖)時(shí)，開關(guān)930被閉合且R＝Ru。當(dāng)LKDT為HIGH(即環(huán)路鎖定)時(shí)，開關(guān)930斷開且R＝4Ru。電容保持相同。
阻尼因子ζ影響環(huán)路穩(wěn)定性并應(yīng)當(dāng)優(yōu)選地保持恒定。阻尼因子被定義為ζ=12RIP×Kv×CpM]]>其中Ip表示CHPUP中的充電/放電電流Kv表示壓控振蕩器的增益Cp表示環(huán)路濾波器中的電容M表示反饋分頻器的值當(dāng)開關(guān)930斷開時(shí)，R的值增加到四倍。結(jié)果，阻尼因子增加到四倍。為了保持阻尼因子恒定，電流Ip被設(shè)置為四分之一而反饋分頻器M為四倍。
固有頻率(wn=IP×KvM×Cp]]>)在環(huán)路穩(wěn)定性和其它性能，如抖動(dòng)性能參數(shù)上也扮演重要角色。在某些環(huán)境下，環(huán)路需要至少4倍的(1/ζwn)來得到鎖定。如果固有頻率Wn被設(shè)置得過大，則鎖定時(shí)間變長(zhǎng)。另一方面，如果固有頻率被設(shè)置得過小，則環(huán)路可變得不穩(wěn)定。通常窄帶寬改善噪聲注入。根據(jù)一個(gè)實(shí)施，固有頻率Wn被設(shè)置為到相位頻率檢測(cè)器的輸入基準(zhǔn)頻率(Wref)的約1/20。Wref和Wn之比應(yīng)在最初保持恒定并且然后根據(jù)需要降低固有頻率Wn。增加電流Ip則增加環(huán)路的增益并惡化環(huán)路性能。
在本實(shí)施例中，在環(huán)路鎖定之后，分頻器(見圖2中的數(shù)字209)被使能。分頻器209被插入在相位檢測(cè)器的兩個(gè)輸入之前。因此，反饋分頻器的值增加到四倍。在圖9中，基準(zhǔn)電流源Iref降低到四倍。在這樣的操作之后，阻尼因子ζ保持恒定，固有頻率Wn降低到先前值的1/4，而Wref/Wn的比保持相同。
本發(fā)明已根據(jù)具體實(shí)施例而描述。如本領(lǐng)域技術(shù)人員將理解的，以上公開的實(shí)施例可在本發(fā)明的范圍內(nèi)加以改變或修改。本發(fā)明的范圍應(yīng)使用所附權(quán)利要求來解釋。
權(quán)利要求
1.一種鎖相環(huán)(PLL)電路，包括第一和第二相位頻率檢測(cè)器，每個(gè)配置為接收基準(zhǔn)信號(hào)和反饋信號(hào)；第一減小分頻器，配置為提供所述基準(zhǔn)信號(hào)到所述第一和第二相位頻率檢測(cè)器；第二減小分頻器，配置為提供所述反饋信號(hào)到所述第一和第二相位頻率檢測(cè)器；電荷泵，配置為接收由所述第一相位頻率檢測(cè)器輸出的第一和第二控制信號(hào)；鎖定狀態(tài)檢測(cè)器，配置為接收由所述第二相位頻率檢測(cè)器輸出的第三和第四控制信號(hào)；壓控振蕩器，配置為接收由所述電荷泵輸出的電壓控制信號(hào)并提供輸出信號(hào)；以及反饋分頻器，配置為接收所述輸出信號(hào)并提供所述反饋信號(hào)到所述第二減小分頻器。
2.權(quán)利要求1的PLL電路，進(jìn)一步包括輸入分頻器，配置為提供輸入到所述第一減小分頻器，其中所述輸入分頻器與所述反饋分頻器合作來設(shè)置輸出對(duì)輸入的頻率比。
3.權(quán)利要求1的PLL電路，進(jìn)一步包括上電重置，配置為設(shè)置用于所述壓控振蕩器的初始值。
4.權(quán)利要求1的PLL電路，其中所述第一和第二相位頻率檢測(cè)器包括具有不同延遲值的第一和第二延遲電路。
5.權(quán)利要求1的PLL電路，進(jìn)一步包括環(huán)路濾波器，耦合到所述電荷泵的輸出節(jié)點(diǎn)并配置為調(diào)節(jié)環(huán)路電阻。
6.權(quán)利要求1的PLL電路，其中所述第一和第二控制信號(hào)分別為第一UP信號(hào)和第一DN信號(hào)，所述第三和第四控制信號(hào)分別為第二UP信號(hào)和第二DN信號(hào)。
7.權(quán)利要求1的PLL電路，其中所述鎖定狀態(tài)檢測(cè)器包括相位檢測(cè)器，用來測(cè)量從所述第二相位頻率檢測(cè)器接收的第一和第二輸入之間的相移，并將所述相移轉(zhuǎn)換為給定電壓且輸出對(duì)應(yīng)于所述給定電壓的邏輯信號(hào)；時(shí)鐘產(chǎn)生電路，包括NOR門，其接收來自所述第二相位頻率檢測(cè)器的輸出并輸出內(nèi)部時(shí)鐘信號(hào)；采樣器，用來利用所述內(nèi)部時(shí)鐘來對(duì)多個(gè)邏輯信號(hào)采樣；再采樣器，用來對(duì)所述多個(gè)邏輯信號(hào)采樣并輸出多個(gè)再采樣信號(hào)，其中所述再采樣信號(hào)被比較以輸出指示所述PLL的鎖定狀態(tài)的鎖定指示信號(hào)。
8.一種鎖相環(huán)(PLL)電路，包括上電重置，用來設(shè)置用于壓控振蕩器(VCO)輸入電壓的初始值；輸入分頻器，用來提供基準(zhǔn)信號(hào)；反饋分頻器，用來提供反饋信號(hào)，所述輸入和反饋分頻器彼此合作來設(shè)置輸出對(duì)輸入的頻率比以改善輸出頻率的分辨率；第一和第二相位頻率檢測(cè)器，用來測(cè)量所述基準(zhǔn)和反饋信號(hào)之間的相位差并產(chǎn)生對(duì)應(yīng)于所述相位差的脈沖；第一和第二減小分頻器，插入在所述第一和第二相位頻率檢測(cè)器之前，以降低到每個(gè)所述相位頻率檢測(cè)器的輸入頻率，并將輸入頻率和固有頻率之比保持為常數(shù)；鎖定檢測(cè)器，用來檢測(cè)所述PLL電路為鎖定或失鎖；電荷泵，用來提供對(duì)應(yīng)于由所述第一相位頻率檢測(cè)器輸出的脈沖的電荷信號(hào)；以及環(huán)路濾波器，耦合到所述電荷泵的輸出節(jié)點(diǎn)，并提供對(duì)應(yīng)于由所述電荷泵輸出的電荷信號(hào)的電壓控制信號(hào)。
9.權(quán)利要求8的PLL電路，其中所述VCO輸出具有對(duì)應(yīng)于所述電壓控制信號(hào)的頻率的輸出信號(hào)。
10.權(quán)利要求8的PLL電路，進(jìn)一步包括偏置發(fā)生器，用來提供基準(zhǔn)電流到所述電荷泵。
11.權(quán)利要求8的PLL電路，其中所述鎖定檢測(cè)器包括相位檢測(cè)器，用來測(cè)量從所述第二相位頻率檢測(cè)器接收的第一和第二輸入之間的相移，并將所述相移轉(zhuǎn)換為給定電壓且輸出對(duì)應(yīng)于所述給定電壓的邏輯信號(hào)；時(shí)鐘產(chǎn)生電路，包括NOR門，其接收來自所述第二相位頻率檢測(cè)器的輸出并輸出內(nèi)部時(shí)鐘信號(hào)；采樣器，用來利用所述內(nèi)部時(shí)鐘對(duì)多個(gè)邏輯信號(hào)采樣；再采樣器，用來對(duì)所述多個(gè)邏輯信號(hào)采樣并輸出多個(gè)再采樣信號(hào)，其中所述再采樣信號(hào)被比較以輸出指示所述PLL的鎖定狀態(tài)的鎖定指示信號(hào)。
12.權(quán)利要求11的PLL電路，其中利用NOR門來比較所述再采樣信號(hào)。
13.權(quán)利要求11的PLL電路，其中所述第二相位頻率檢測(cè)器包括重置延遲，其具有比所述采樣器的最短采樣時(shí)間長(zhǎng)的延遲長(zhǎng)度。
14.權(quán)利要求8的PLL電路，其中所述環(huán)路濾波器包括多個(gè)電容器，其中所述電容器之一被用于抑制來自所述電荷泵電荷信號(hào)的高頻噪聲。
15.權(quán)利要求14的PLL電路，進(jìn)一步包括電流偏置發(fā)生器，耦合到所述電荷泵以降低與所述電荷泵相關(guān)聯(lián)的充電/放電電流。
16.權(quán)利要求15的PLL電路，其中所述環(huán)路濾波器包括開關(guān)，以便一旦所述鎖定檢測(cè)器指示所述PLL處于鎖定狀態(tài)就將所述PLL電路切換到高環(huán)路帶寬模式。
全文摘要
一種鎖相環(huán)(PLL)電路，包括上電重置(POR)，以重置數(shù)字塊并設(shè)置壓控振蕩器(VCO)的初始輸入電壓值VCTRL。提供輸入分頻器和反饋分頻器以設(shè)置輸出對(duì)輸入之比并提高輸出頻率的分辨率。第一和第二相位頻率檢測(cè)器用于測(cè)量?jī)蓚€(gè)輸入信號(hào)之間的相位差并產(chǎn)生對(duì)應(yīng)于該相位差的脈沖。第一和第二減小分頻器插入在第一和第二相位頻率檢測(cè)器之前，以降低相應(yīng)的相位頻率檢測(cè)器的輸入頻率并將輸入頻率和固有頻率(Wn)之比保持為常數(shù)。鎖定狀態(tài)檢測(cè)器用于檢測(cè)PLL為鎖定或失鎖。電荷泵用于提供對(duì)應(yīng)于所述脈沖的電荷信號(hào)。環(huán)路濾波器耦合到電荷泵的輸出節(jié)點(diǎn)以提供對(duì)所述電荷信號(hào)做出響應(yīng)的電壓VCTRL。
文檔編號(hào)H03L7/18GK1980064SQ200510110860
公開日2007年6月13日 申請(qǐng)日期2005年11月29日 優(yōu)先權(quán)日2005年11月29日
發(fā)明者符志崗 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司