專利名稱：具有幾乎恒定延遲時(shí)間的低電壓運(yùn)算環(huán)形振蕩器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種環(huán)形振蕩器電路，尤其是涉及一種即使運(yùn)算電壓驟降也具有幾乎一恒定的延遲時(shí)間的環(huán)形振蕩器電路。
背景技術(shù)：
環(huán)形振蕩器用來做各種不同的用途。通常環(huán)形振蕩器用來做為內(nèi)部產(chǎn)生的內(nèi)部產(chǎn)生的時(shí)鐘源(internally generated clocking source)或是在一更為復(fù)雜的系統(tǒng)諸如一電壓控制振蕩器(voltage controlled oscillator，VCO)或一鎖相回路(phase locked loop，PLL)中做為一級(jí)(stage)。它們經(jīng)常用來為像是動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)的記憶裝置下達(dá)一更新的指令。
例如對(duì)內(nèi)存電路設(shè)計(jì)的應(yīng)用來說，具有恒定延遲的電路是十分重要的。
圖1為已知的一具有五級(jí)CMOS(互補(bǔ)式金屬氧化物半導(dǎo)體)反相器的鏈?zhǔn)江h(huán)形振蕩器的電路圖。通常級(jí)數(shù)為奇數(shù)(3、5、7、等)且具有級(jí)聯(lián)式回饋至反相器鏈的輸入的輸出(with the output of the cascade fed back to theinput of the inverter chain)。一振蕩器可在不須輸入信號(hào)的一特定頻率下提供一輸出。
所有這些IN1至IN5的5級(jí)均有相同的電路圖。第1級(jí)IN1設(shè)置有一CMOS反相器INV1，而此CMOS反相器INV1包含一PMOS晶體管PI1和一NMOS晶體管NI1。而一PMOS晶體管PN1和一NMOS晶體管NN1可為此反相器級(jí)IN1提供一電流源。準(zhǔn)此，其余四級(jí)IN2至IN5的設(shè)置均相同。
最后一級(jí)IN5的輸出為第一反相器INV1的輸入INP1。此輸入INP1連接至CMOS晶體管PI1和NI1的柵極。第一反相器INV1的輸出OUT1連接至PMOS晶體管PI1的漏極、NMOS晶體管NI1的漏極、以及第二變換器級(jí)IN2的輸入。
PMOS晶體管PI1以其源極經(jīng)由PMOS晶體管PN1連接至運(yùn)算電壓(operating voltage)VCC。而NMOS晶體管NI1以其源極經(jīng)由NMOS晶體管NN1連接至VSS電壓。
由電壓VCC至VSS經(jīng)PMOS晶體管P1、電阻器R1、以及NMOS晶體管N1的電流I1遵行以下公式I1＝(VP-VN)/R1其中VP為晶體管P1在漏極處的電壓，而VN為晶體管N1在漏極處的電壓。電流I1經(jīng)由電流鏡P1/PN1和N1/NN1鏡射至第一變換器級(jí)。因而，電流I1也鏡射至其它變換器級(jí)。如果運(yùn)算電壓VCC驟降，電壓差VP-VN會(huì)變成很小。特別是針對(duì)新的半導(dǎo)體技術(shù)(大多數(shù)晶圓廠為因應(yīng)最先進(jìn)的IC已由.18進(jìn)入.13微米)，用來將晶體管扭轉(zhuǎn)至接通和斷開(on and off)的典型運(yùn)算電壓已經(jīng)降低，例如由2.5伏特降至1.8伏特，而且在制程中的變化或溫度改變的情況下，這些電路變得更敏感?？v使所有的裝置都符合制造規(guī)范，如果閾值電壓(threshold voltage)低于正常值，PMOS裝置也會(huì)有比正常狀況較高的速率；反之，如果閾值電壓高于正常值，PMOS裝置也會(huì)有比正常狀況較低的速率。
這就是說，如果PMOS或NMOS裝置的閾值電壓高于正常值，電壓VP和VN的差值就會(huì)小一點(diǎn)。反之，如果PMOS或NMOS裝置的閾值電壓低于正常值，則電壓VP和VN的差值就會(huì)大一點(diǎn)。更且，半導(dǎo)體裝置和電阻器R1的性能會(huì)隨著溫度而改變。因此，電流I1，且藉由鏡射，流經(jīng)反相器級(jí)IN1至IN5的電流不會(huì)是恒定而是依溫度及制程的變化而改變。因此，已知的環(huán)形振蕩器，其延遲時(shí)間將會(huì)隨著不同的溫度及不同的制程參數(shù)而改變，即使這些參數(shù)在規(guī)格的范圍內(nèi)，且即使運(yùn)算電壓VCC被調(diào)整過。
因?yàn)殡妷篤P＞VN且電壓VP等于VP＝VCC-|VTHP1|，其中，|VTHP1|為P1的閾值電壓，且電壓VN≅VTHN1,]]>其中，|VTHN1|為N1的閾值電壓，以下公式成立VCC＝|VTHP1|+VTHN1+I1×R1.
因此，如圖1所示，已知的環(huán)形振蕩器只能在電壓差I(lǐng)1×R1遠(yuǎn)大于閾值電壓|VTHP1|+VTHN1之和的情況下才能精確運(yùn)作。
以下列舉若干用來控制環(huán)形振蕩器延遲時(shí)間的已知專利
美國專利U.S.Patent(6,813,210 to Okamoto)et al.教導(dǎo)一半導(dǎo)體記憶裝置，其包含一用來決定一自行更新運(yùn)算的更新循環(huán)的更新定時(shí)器(refreshtimer)。該更新定時(shí)器包含一電壓調(diào)節(jié)器(voltage regulator)、一環(huán)形振蕩器、和一計(jì)數(shù)器。電壓調(diào)節(jié)器會(huì)產(chǎn)生一具有正溫度特性的偏壓。環(huán)形振蕩器會(huì)依照該偏壓來改變一脈沖信號(hào)的振蕩循環(huán)。而計(jì)數(shù)器會(huì)將一脈沖信號(hào)的指定數(shù)目加以計(jì)數(shù)，并產(chǎn)生一用來執(zhí)行更新運(yùn)算的更新信號(hào)。于是，該半導(dǎo)體記憶裝置依照一溫度的改變來改變?cè)摳卵h(huán)，并以一適當(dāng)?shù)母卵h(huán)來執(zhí)行更新運(yùn)算。
美國專利U.S.Patent(6,188,293 to Miyagi et al.)公開一低電力消耗的積體環(huán)形振蕩器，能夠在一寬廣電壓范圍內(nèi)穩(wěn)定運(yùn)算，而不需進(jìn)行大的頻率改變。該積體環(huán)形振蕩器包含一具有一加強(qiáng)型P-MOS晶體管和一減弱型N-MOS晶體管的第一恒定電壓產(chǎn)生電路；和一具有一減弱型P-MOS晶體管和一加強(qiáng)型N-MOS晶體管的第二恒定電壓產(chǎn)生電路。一由第一恒定電壓電路所產(chǎn)生的第一恒定電壓應(yīng)用于傳輸柵極的一P-MOS晶體管的一柵極，而該傳輸柵極連接于環(huán)形振蕩器的各個(gè)串接式反相器(cascaded inverter)之間。一由第二恒定電壓產(chǎn)生電路所產(chǎn)生的第二恒定電壓連接至傳輸柵極的一N-MOS晶體管的一柵極。藉此架構(gòu)可使減低電流消耗，并增長電池壽命。此用來寫入和抹除電可抹除可程序只讀存儲(chǔ)器(EEPROM，electrically erasableprogrammable read-only memory)的助推電路(boosting circuit)可與該低功率環(huán)形振蕩器(low power ring oscillator)一起成形。
美國專利U.S.Patent(5,898,343 to Morgan)公開一記憶裝置的一更新電路，其包含一具有一頻率穩(wěn)定電路的一環(huán)形振蕩器。該頻率穩(wěn)定電路能產(chǎn)生補(bǔ)償電壓信號(hào)以資響應(yīng)，來改變供應(yīng)電壓和溫度以修正該頻率穩(wěn)定電路中的場效應(yīng)晶體管(field-effect transistor)的電導(dǎo)，俾補(bǔ)償來自環(huán)形振蕩器的一電容的放電電流的電導(dǎo)路徑(conductive path)以便穩(wěn)定該振蕩頻率。

發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一具有恒定延遲時(shí)間且需要低運(yùn)算電壓的環(huán)形振蕩器。
根據(jù)本發(fā)明的目的，本發(fā)明已完成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間。該方法包含提供一鏈?zhǔn)江h(huán)形振蕩器、一系統(tǒng)電壓供應(yīng)器VCC、和n個(gè)級(jí)。其中，該鏈?zhǔn)江h(huán)形振蕩器包含一系統(tǒng)電流源電路，而此系統(tǒng)電流源電路包含三個(gè)分支，其第一分支包含一恒定電壓電路和一電阻組件，而該第二和第三分支包含兩個(gè)晶體管。又，其中每一該環(huán)形振蕩器的每一級(jí)具有一第一、一第二電流源、和一反相器電路。以下本發(fā)明的步驟是使用該恒定電壓電路在該第一分支處產(chǎn)生一第一恒定電流，其是由該恒定電壓電路和該電阻組件所產(chǎn)生的電壓所界定，并將其鏡射至該系統(tǒng)電流源電路的該第二分支的第一晶體管，用來產(chǎn)生一第二恒定電流，并將其鏡射至該第三分支的一第二晶體管，用來產(chǎn)生一第三恒定電流和該環(huán)形振蕩器的每一該級(jí)的該第二恒定電流。最后一個(gè)步驟是將該第三恒定電流鏡射至該環(huán)形振蕩器的每一該級(jí)的每一該第一恒定電流源。
根據(jù)本發(fā)明的目的，本發(fā)明已完成一具有一恒定延遲時(shí)間且需要低運(yùn)算電壓的鏈?zhǔn)江h(huán)形振蕩器。該鏈?zhǔn)江h(huán)形振蕩器包含n個(gè)相同的串接式級(jí)的反相器，其中每一級(jí)包含一第一和一第二級(jí)電流源，其中每一該級(jí)電流源接受來自一系統(tǒng)電流源的電流和一變換器電路。更且，該電路包含一系統(tǒng)供應(yīng)電壓，而該系統(tǒng)電流源對(duì)所有該n個(gè)反相器級(jí)的每一該兩個(gè)電流源產(chǎn)生一恒定電流，其中，該系統(tǒng)電流源包含一恒定電壓電路。
以上所述和其它目的、實(shí)施樣態(tài)、以及優(yōu)點(diǎn)，在經(jīng)過本發(fā)明參考以下圖解以提供一較佳實(shí)施例的詳細(xì)解說后當(dāng)更能明了。


圖1為知的一鏈?zhǔn)江h(huán)形振蕩器的一電路圖；圖2為本發(fā)明一鏈?zhǔn)江h(huán)形振蕩器的一較佳實(shí)施例的一電路圖；圖3為本發(fā)明一達(dá)成具有低運(yùn)算電壓的一環(huán)形振蕩器的方法的流程圖。
附圖標(biāo)號(hào)說明20-運(yùn)算放大器；30-步驟30；31-步驟31；32-步驟32；33-步驟33；34-步驟34；12-電流；MP1至MP3-PMOS晶體管；MN1、MN2-NMOS晶體管；MP1/MP2-電流鏡；MN1/MN2-電流鏡；N1-節(jié)點(diǎn)；NN1至NN5-級(jí)第一電流源；PN1至PN5-級(jí)第二電流源；R2-電阻器；S1至S5-五級(jí)變換器；VCC-運(yùn)算電壓；Vbgref-帶隙參考電壓；VP、VN-節(jié)點(diǎn)；VPN和VNN-統(tǒng)調(diào)節(jié)點(diǎn)(tracking nodes)。
(步驟30)提供一鏈?zhǔn)江h(huán)形振蕩器、一系統(tǒng)電壓供應(yīng)器VCC、和n個(gè)級(jí)。其中，該鏈?zhǔn)江h(huán)形振蕩器包含一系統(tǒng)電流源電路，而此系統(tǒng)電流源電路包含三個(gè)分支，其第一分支包含一恒定電壓電路和一電阻組件，而該第二和第三分支包含兩個(gè)晶體管。又，其中每一該環(huán)形振蕩器的每一級(jí)具有一第一、一第二電流源、和一反相器電路。
(步驟31)使用該恒定電壓電路在該第一分支處產(chǎn)生一第一恒定電流，其是由該恒定電壓電路和該電阻組件所產(chǎn)生的電壓所界定。
(步驟32)將該第一恒定電流鏡射至該系統(tǒng)電流源電路的該第二分支的第一電晶體，用來產(chǎn)生一第二恒定電流。
(步驟33)將該第二恒定電流鏡射至該第三分支的一第二晶體管，用來產(chǎn)生一第三恒定電流和該環(huán)形振蕩器的每一該級(jí)的該第二恒定電流。
(步驟34)將該第三恒定電流鏡射至該環(huán)形振蕩器的每一該級(jí)的每一該第一恒定電流源。
具體實(shí)施例方式
該等較佳實(shí)施例公開用于一具有在溫度和半導(dǎo)體制程的變化當(dāng)中具有一恒定的延遲時(shí)間的互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)的方法和電路。
圖2顯示本發(fā)明一鏈?zhǔn)江h(huán)形振蕩器的一較佳實(shí)施例的一電路圖。
此較佳實(shí)施例顯示一具有S1至S5的五級(jí)反相器的一環(huán)形振蕩器。我們可以明顯地看出來，圖2中的環(huán)形振蕩器為無限定的一例。本發(fā)明支持任何具有奇數(shù)(3、5、7、等)級(jí)反相器的環(huán)形振蕩器。
本發(fā)明的特征為在不同的溫度和不同的制程中具有一恒定的系統(tǒng)電流源。在圖2中所示的較佳實(shí)施例中，利用一恒定電壓電路而設(shè)置有一恒定系統(tǒng)電流源。此恒定電壓電路是立基于一半導(dǎo)體的帶隙值Vbgref，此為一眾所熟知的物理值。
該恒定電壓電路包括一具有一正和一負(fù)輸入端(a positive and a negativeinput port)的運(yùn)算放大器(20)(operational amplifier)。該由一帶隙參考電路(bandgap reference circuit)所產(chǎn)生的帶隙參考電壓(第2圖中未顯示)為運(yùn)算放大器(20)的負(fù)輸入(negative input)，而位于節(jié)點(diǎn)N1的電壓則為運(yùn)算放大器(20)的正輸入端(positive input port)。運(yùn)算放大器(20)的輸出連接至PMOS晶體管MP1的柵極。PMOS電晶體MP1的源極連接至運(yùn)算電壓VCC，而MP1的漏極連接至節(jié)點(diǎn)N1，因而也連接至運(yùn)算放大器(20)的正輸入。運(yùn)算放大器將節(jié)點(diǎn)N1處的電壓控制在帶隙參考電壓Vbgref的位準(zhǔn)。因此，流經(jīng)PMOS晶體管MP1的電流(12)遵行以下公式12＝N1/R2＝Vbgref/R2電流(12)在晶體管閾值電壓值(Transistor threshold voltage values)的變化和在溫度的變化當(dāng)中為恒定值，這是因?yàn)殡娮杵鱎2和帶隙參考電壓Vbgref為恒定值的緣故。電阻器R2在溫度的變化當(dāng)中必須要有恒定電阻值。在本發(fā)明的一較佳實(shí)施例中，已為R2選了一個(gè)珪鋁電阻器(salicide resistor)。
流經(jīng)PMOS晶體管MP1的電流被鏡射至PMOS晶體管MP2。
在較佳實(shí)施例中所述的晶體管MP2其大小與晶體管MP1相同；亦即MP1的通道寬度(channel width)除以MP1的通道長度等于MP2的通道寬度除以MP2的通道長度。通常這兩個(gè)晶體管MP1和MP2的大小是相同。因此，在圖2所示的較佳實(shí)施例中，流經(jīng)PMOS電晶體MP2和NMOS晶體管MN1的電流(I2)也流經(jīng)PMOS的晶體管MP1和電阻器R2。
必須了解到的是；除了電流鏡比(current mirror ratio)1∶1以外，也可用于電流鏡MP1/MP2和電流鏡MN1/MN2。而且，鏡射到電晶體PN1的電流也不一定要等于鏡射到晶體管NN1的電流。但是，即使這些電流可能不相同，它們均為恒定電流。
流經(jīng)晶體管MP2和MN1的電流從晶體管MN1鏡射到MN2再鏡射到NMOS晶體管NN1至NN5。在此所闡述的較佳實(shí)施例其電流鏡比又是1∶1，亦即MN1、MN2以及NN1到NN5等的大小均相同。必須了解到的是；MN2以及NN1到NN5等的大小與MN1可有所不同。
流經(jīng)PMOS晶體管MP3和NMOS晶體管MN2的電流I2由電晶體MP3被鏡射到級(jí)電流源(stage current sources)PN1至PN5，且流經(jīng)晶體管MN1的電流被各自鏡射到級(jí)電流源NN1至NN5。因此，一恒定電流流經(jīng)所有的反相器級(jí)(inverter stages)。
因此，藉由將節(jié)點(diǎn)N1處和在VCC位準(zhǔn)處，兩者的電壓加以調(diào)節(jié)至恒定位準(zhǔn)，則該所發(fā)明的電路的延遲時(shí)間在制程參數(shù)的變化當(dāng)中或是在溫度的變化當(dāng)中幾乎為恒定。
圖2中顯示的統(tǒng)調(diào)節(jié)點(diǎn)(tracking nodes)VPN和VNN，其電壓范圍較諸圖1中所顯示已知的節(jié)點(diǎn)VP和VN大很多。因此，本發(fā)明的電路可以在低運(yùn)算電壓的條件下準(zhǔn)確運(yùn)作。如果運(yùn)算電壓VCC大于VPN+VDSMIN(NMOS晶體管MN2的最低漏極-源極電壓)或如果運(yùn)算電壓VCC大于VNN+VDSMIN(PMOS晶體管MP2的最低漏極-源極電壓)的話，該所發(fā)明的電路可以準(zhǔn)確運(yùn)作。
必須了解到的是，根據(jù)本發(fā)明所提供的一恒定電壓或一恒定電流可以適用于具有任何奇數(shù)級(jí)的任何鏈?zhǔn)江h(huán)形振蕩器。
圖3說明一達(dá)成環(huán)形振蕩器的一幾乎恒定延遲時(shí)間的方法的流程圖。步驟30說明了本發(fā)明所提供的一鏈?zhǔn)江h(huán)形振蕩器包含三個(gè)分支。其中第一分支包含一恒定電壓電路和一電阻組件，且每一第二、第三分支包含兩個(gè)晶體管、一系統(tǒng)電壓供應(yīng)器VCC、和n個(gè)級(jí)，其中該環(huán)形振蕩器的每一級(jí)具有一第一、一第二電流源和一反相器電路。任一在溫度變化中具有一恒定電阻的電阻組件均可用來代替一電阻器。在本發(fā)明的一較佳實(shí)施例中，此電阻組件選用一珪鋁電阻器。步驟31描述使用該恒定電壓電路在該第一分支處產(chǎn)生一第一恒定電流，其是由該恒定電壓電路和該電阻組件所產(chǎn)生的電壓所界定的。在步驟32中，將該第一恒定電流鏡射至該系統(tǒng)電流源電路的該第二分支的第一晶體管，俾產(chǎn)生一第二恒定電流。在步驟33中，將該第二恒定電流鏡射至該第三分支的一第二晶體管，用來產(chǎn)生一第三恒定電流和該環(huán)形振蕩器的每一該級(jí)的該第二恒定電流。在最后的步驟34中，將該第三恒定電流鏡射至該環(huán)形振蕩器的每一該級(jí)的每一該第一恒定電流源。
雖然本發(fā)明已就較佳的實(shí)施例加以描述并解說，但熟知該項(xiàng)技術(shù)的本領(lǐng)域一般技術(shù)人員將會(huì)了解到對(duì)于本發(fā)明的形式與細(xì)節(jié)可做的各種變化仍不脫離本發(fā)明的精神與范圍。因此，本發(fā)明所涵蓋的修正均包含在以下所列舉的權(quán)利要求與及其等效性構(gòu)造的范圍內(nèi)。
權(quán)利要求
1.一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，包括提供一鏈?zhǔn)江h(huán)形振蕩器，包含一系統(tǒng)電流源電路，而此系統(tǒng)電流源電路包含三個(gè)分支，其第一分支包含一恒定電壓電路和一電阻組件，而每一該第二和第三分支包含兩個(gè)晶體管、一系統(tǒng)電壓供應(yīng)器VCC、和n個(gè)級(jí)，其中每一該環(huán)形振蕩器的每一級(jí)具有一第一和一第二電流源、以及一反相器電路；使用該恒定電壓電路在該第一分支處產(chǎn)生一第一恒定電流，其是由該恒定電壓電路和該電阻組件所產(chǎn)生的電壓所界定；將該第一恒定電流鏡射至該系統(tǒng)電流源電路的該第二分支的第一晶體管，俾產(chǎn)生一第二恒定電流；將該第二恒定電流鏡射至該第三分支的一第二晶體管，用來產(chǎn)生一第三恒定電流和該環(huán)形振蕩器的每一該級(jí)的該第二恒定電流；以及將該第三恒定電流鏡射至該環(huán)形振蕩器的每一該級(jí)的每一該第一恒定電流源。
2.如權(quán)利要求1所述的一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，該系統(tǒng)電壓供應(yīng)器VCC提供一調(diào)節(jié)電壓。
3.如權(quán)利要求1所述的一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，將該第一恒定電流鏡射至該第二分支是藉使用一電流鏡比為1∶1來進(jìn)行。
4.如權(quán)利要求1所述的一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，將來自該第二分支的該第二恒定電流鏡射至該第三分支是藉使用一電流鏡比為1∶1來進(jìn)行。
5.如權(quán)利要求1所述的一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，將來自該第二分支的該第二恒定電流鏡射至該第三分支是藉來自該第二分支的一第二電晶體來進(jìn)行。
6.如權(quán)利要求1所述的一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，將該第三恒定電流鏡射至每一該級(jí)的該第一電流源是藉來自該第三分支的一第一晶體管來進(jìn)行。
7.如權(quán)利要求1所述的一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，將該第三恒定電流鏡射至每一該級(jí)的該第一電流源是藉使用一電流鏡比為1∶1來進(jìn)行。
8.如權(quán)利要求1所述的一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，該恒定電壓電路包括一帶隙參考電路、一運(yùn)算放大器、和一晶體管。
9.如權(quán)利要求1所述的一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，該電阻組件為一電阻器。
10.如權(quán)利要求1所述的一種達(dá)成一需要低運(yùn)算電壓的環(huán)形振蕩器的恒定延遲時(shí)間的方法，其特征在于，該電阻組件為一珪鋁電阻器。
11.一種達(dá)成需要一低運(yùn)算電壓的一恒定延遲時(shí)間的鏈?zhǔn)江h(huán)形振蕩器，其特征在于，包括n個(gè)相同的反相器的串接式級(jí)，其中每一級(jí)包括一第一和一第二級(jí)電流源，其中，每一該級(jí)電流源從一系統(tǒng)電流源接收一電流，和一反相器電路；以及，一系統(tǒng)供應(yīng)電壓；以及，該系統(tǒng)電流源，在所有該n個(gè)反相器級(jí)的每一該兩個(gè)電流源中產(chǎn)生一恒定電流，其中該系統(tǒng)電流源包括一恒定電壓電路。
12.如權(quán)利要求11所述的一種達(dá)成需要一低運(yùn)算電壓的一恒定延遲時(shí)間的鏈?zhǔn)江h(huán)形振蕩器，其特征在于，該系統(tǒng)電流源包括一該系統(tǒng)電流源的第一分支，包括一恒定電壓電路，其提供一具有一恒定電壓和一經(jīng)由該第一分支以鏡射電流的裝置(means)，和一電阻組件，其中該組件的一端連接至該節(jié)點(diǎn)，且另一端連接至VSS電壓；一該系統(tǒng)電流源的第二分支，包括一第一PMOS晶體管和一第一NMOS晶體管，其中該第一PMOS晶體管的源極連接至VCC電壓，而其柵極連接至該裝置，俾從該系統(tǒng)電流源的第一分支鏡射一電流，且該第一PMOS電晶體的漏極連接至該第一NMOS晶體管的漏極和柵極，且該第一NMOS晶體管的源極連接至VSS電壓，其中經(jīng)由該第一分支的該電阻組件的電流鏡射至第二分支的該第一PMOS晶體管，且其中經(jīng)由該第一NMOS晶體管的電流鏡射至一第三分支的一第二NMOS晶體管，并鏡射至每一該n個(gè)反相器級(jí)的每一該第二電流源；以及，一該系統(tǒng)電流源的第三分支，包括一第二PMOS晶體管和一第二NMOS晶體管，其中該第二PMOS晶體管的源極連接至VCC電壓，且該第二PMOS晶體管的柵極和漏極連接至該第二NMOS晶體管的漏極，而該NMOS晶體管的源極連接至VSS電壓，且該第二NMOS晶體管的柵極連接至該第一NMOS晶體管的柵極，其中流經(jīng)該第二NMOS電晶體的電流鏡射至每一該n個(gè)反相器級(jí)的每一該第一電流源。
13.如權(quán)利要求12所述的一種達(dá)成需要一低運(yùn)算電壓的一恒定延遲時(shí)間的鏈?zhǔn)江h(huán)形振蕩器，其特征在于，該恒定電壓電路包括一運(yùn)算放大器，其具有一輸出和一負(fù)/正輸入，其中該負(fù)輸入為一帶隙參考電壓，而該正輸入連接至提供一恒定電壓的該節(jié)點(diǎn)，且該輸出連接至一PMOS晶體管的柵極；該P(yáng)MOS晶體管，其源極連接至VCC電壓，而其漏極連接至提供一恒定電壓的該節(jié)點(diǎn)，且其柵極連接至該第一分支的該第一PMOS晶體管的柵極，其中PMOS晶體管用來做為經(jīng)由該第一分支來鏡射電流的裝置；以及，一帶隙參考電路，產(chǎn)生連接至該運(yùn)算放大器的該負(fù)輸入的該帶隙參考電壓。
14.如權(quán)利要求12所述的一種達(dá)成需要一低運(yùn)算電壓的一恒定延遲時(shí)間的鏈?zhǔn)江h(huán)形振蕩器，其特征在于，該電阻組件為一電阻器。
15.如權(quán)利要求14所述的一種達(dá)成需要一低運(yùn)算電壓的一恒定延遲時(shí)間的鏈?zhǔn)江h(huán)形振蕩器，其特征在于，該電阻器為一珪鋁電阻器。
16.如權(quán)利要求11所述的一種達(dá)成需要一低運(yùn)算電壓的一恒定延遲時(shí)間的鏈?zhǔn)江h(huán)形振蕩器，其特征在于，每一該反相器級(jí)的每一該第一級(jí)電流源為PMOS晶體管，且每一該反相器級(jí)的每一該第二電流源為NMOS晶體管。
17.如權(quán)利要求11所述的一種達(dá)成需要一低運(yùn)算電壓的一恒定延遲時(shí)間的鏈?zhǔn)江h(huán)形振蕩器，其特征在于，包含在每一反相器級(jí)的每一該反相器電路包括一PMOS晶體管和一NMOS晶體管，其中該P(yáng)MOS晶體管的源極是經(jīng)由該第一級(jí)電流源而連接至VCC電壓，而該P(yáng)MOS晶體管的漏極連接至相關(guān)的反相器級(jí)的輸出，且連接至NMOS晶體管的漏極，而該P(yáng)MOS晶體管和NMOS晶體管兩者的柵極連接至并為其相關(guān)的反相器級(jí)的輸入，且該NMOS晶體管的源極是經(jīng)由該第二級(jí)電流源而連接至VSS電壓。
全文摘要
本發(fā)明涉及一種用于鏈?zhǔn)江h(huán)形振蕩器而僅需要低電壓運(yùn)算的方法和電路，該鏈?zhǔn)江h(huán)形振蕩器在溫度和半導(dǎo)體制程的變化當(dāng)中具有一恒定的延遲時(shí)間。一系統(tǒng)電流源包括一恒定電壓電路以經(jīng)由一電阻組件而產(chǎn)生一恒定電壓，并因而產(chǎn)生一恒定電流。該恒定電壓電路的主要部分為一運(yùn)算放大器和一帶隙參考電路。利用一系列的電流鏡，該恒定電流被鏡射至包含于每一鏈?zhǔn)江h(huán)形振蕩器的n個(gè)級(jí)反相器的電流源。
文檔編號(hào)H03K3/011GK1713513SQ200510088889
公開日2005年12月28日 申請(qǐng)日期2005年8月2日 優(yōu)先權(quán)日2005年3月30日
發(fā)明者許人壽 申請(qǐng)人:鈺創(chuàng)科技股份有限公司