專(zhuān)利名稱(chēng)：改善線(xiàn)形的差動(dòng)放大電路以及混頻電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)差動(dòng)放大電路，具體說(shuō)來(lái)包含改善了線(xiàn)性的差動(dòng)放大電路以及包含該差動(dòng)放大電路的混頻電路。
背景技術(shù)：
由單端(Single ended)電路構(gòu)成的RF電路與SOC(System ona Chip)相同，都屬于高集成電路，存在有信號(hào)耦合(Signal coupling)或者偶數(shù)次歪曲(even order distortion)等問(wèn)題。因此，在解決此類(lèi)問(wèn)題時(shí)需要使用差動(dòng)電路。其原因是由于差動(dòng)電路的CMRR(CommonMode Rejection Ratio)與IIP2比較高，對(duì)解決上述問(wèn)題非常有效。
另外，在RF電路當(dāng)中，線(xiàn)性是最重要的要素，它與放大電路中的變壓器電導(dǎo)系數(shù)的二次微分系數(shù)(gm″)值有著密切關(guān)聯(lián)。
本申請(qǐng)的申請(qǐng)人為了提高其線(xiàn)性，于2001年曾經(jīng)在韓國(guó)以“使用了互補(bǔ)元件的單端型差動(dòng)電路”為名提出過(guò)專(zhuān)利申請(qǐng)(韓國(guó)專(zhuān)利申請(qǐng)?zhí)?0-2001-0003277)，還曾經(jīng)在美國(guó)獲得了專(zhuān)利注冊(cè)(US No.6,693,493)。韓國(guó)專(zhuān)利申請(qǐng)?zhí)?020010003277以及美國(guó)專(zhuān)利No.6,693,493都是通過(guò)使用輔助晶體管來(lái)抵消變壓器電導(dǎo)系數(shù)的2次微分系數(shù)(gm″)的具體方法。
但是，韓國(guó)專(zhuān)利申請(qǐng)編號(hào)1020010003277以及美國(guó)專(zhuān)利No.6,693,493所提案的是單端形態(tài)的電路。然而從“CMOS降壓轉(zhuǎn)換器當(dāng)中的二次相互變調(diào)構(gòu)造(Second Order Inter modulation Mechanismsin CMOS Down converters，IEEE，J.of Solid StateCircuits，vol.38，No.3 Mar.2003，pp394406)”一文可以得知，韓國(guó)專(zhuān)利申請(qǐng)?zhí)?020010003277以及美國(guó)專(zhuān)利No.6,693,493所提出的方法只運(yùn)用于差動(dòng)電路時(shí)，不可能發(fā)揮差動(dòng)電路的上述長(zhǎng)處，從而得到高的CMRR與IIP2，這正是其問(wèn)題所在。

發(fā)明內(nèi)容
為了克服上述問(wèn)題，本發(fā)明的目的是將差動(dòng)電路的優(yōu)點(diǎn)，也就是CMRR與IIP2的數(shù)值增大的同時(shí)，提供能夠改善IIP3的差動(dòng)放大電路。
為此，本發(fā)明提供一種差動(dòng)放大電路，該電路的混頻電路能夠發(fā)揮差動(dòng)電路的長(zhǎng)處，改善其線(xiàn)性，這也是本發(fā)明的另外目的。
本發(fā)明的差動(dòng)放大電路包含以下組成部分主要差動(dòng)放大部它含有設(shè)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流電源，串連在構(gòu)成差動(dòng)雙聯(lián)的第一差動(dòng)端以及電源電壓端子與接地端子的中間，能增加具有規(guī)定電阻值的第一負(fù)荷端與第二負(fù)荷端、第一輸入電壓與第二輸入電壓的差的幅度；輔助差動(dòng)放大部為了增大上述的第一負(fù)荷端以及第二負(fù)荷端與接地中間分別連接的第三輸入電壓與第四輸入電壓的差值，具有構(gòu)成差動(dòng)雙聯(lián)的第二差動(dòng)端。
通過(guò)這種方法，可以互相抵消主要差動(dòng)放大部的gm″的負(fù)值(negative value)與輔助差動(dòng)放大部的gm″正值(positive value)，將gm″值最小化，從而得到能夠?qū)崿F(xiàn)線(xiàn)性改善的差動(dòng)放大電路。另外，與此同時(shí)使用結(jié)合了上述主要差動(dòng)放大部與輔助差動(dòng)放大部的差動(dòng)放大電路，在保證上述優(yōu)點(diǎn)的同時(shí)，能夠順利地實(shí)施差動(dòng)動(dòng)作。另外，無(wú)論是輔助差動(dòng)放大部、主要差動(dòng)放大部、還是由輔助差動(dòng)放大部與主要差動(dòng)放大部結(jié)合起來(lái)，都可以用柵地-陰地放大器所構(gòu)成的差動(dòng)放大電路來(lái)實(shí)現(xiàn)。
另外，本發(fā)明當(dāng)中的混頻電路包含以下組成部分主要差動(dòng)放大部具有規(guī)定的電阻值的第一負(fù)荷電阻與輸入第一輸入電壓的第一晶體管串聯(lián)，具有規(guī)定的電阻值的第二負(fù)荷電阻與輸入第二輸入電壓的第二晶體管串聯(lián)，具有規(guī)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源串聯(lián)在電源電壓端子與接地端子之間。差動(dòng)放大部連接在上述第一負(fù)荷電阻與第一晶體管之間的任意分支點(diǎn)與接地端子中間，輸入第三輸入電壓的第三晶體管；連接在上述的第二負(fù)荷電阻與第二晶體管之間的任意分支點(diǎn)與接地端子中間，輸入第四輸入電壓的第四晶體管；其構(gòu)成包含同時(shí)具備這兩者的輔助差動(dòng)放大部?；祛l電路端由第一以及第二晶體管所構(gòu)成的第一電路部，其中第一以及第二晶體管分別具有第一，第二以及第三端子，由第三以及第四晶體管所構(gòu)成的第二電路部，其中第三與第四晶體管分別具有第一，第二以及第三端子。
由此，本發(fā)明當(dāng)中的差動(dòng)放大電路能夠?qū)崿F(xiàn)混頻電路，使放大端的線(xiàn)性得到有效的改善。
另外，本發(fā)明當(dāng)中的混頻電路包含以下幾個(gè)組成部分分別具備負(fù)荷電阻的第一負(fù)荷端與第二負(fù)荷端；混頻電路端包含以下兩部，由具有第一，第二以及第三端子的第一，第二晶體管構(gòu)成的混頻電路部，由分別具有第一，第二以及第三端子的第三，第四晶體管構(gòu)成的混頻電路部。第一以及第三晶體管各自的第一端子，第二與第四晶體管各自的第一端子相互組合在一起連接到上述第一與第二負(fù)荷端，向第一至第四晶體管各自的第二端子輸入局部振動(dòng)信號(hào)；第一以及第二晶體管各自的第三端子，第三以及第四晶體管的各自的第三端子相互組合在一起連接在放大端上。主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端，該放大端中，第五與第六晶體管組成差動(dòng)雙聯(lián)，上述的第五以及第六晶體管各自具有第一，第二以及第三端子，并且各自的第一端子連接到開(kāi)關(guān)端，各自的第二端子連接到輸入端，各自的第三端子相互組合、串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上。輔助差動(dòng)放大部上述的第七與第八晶體管組與成差動(dòng)雙聯(lián)，且第七以及第八晶體管分別具備第一，第二以及第三端子；各自的第一端子都連接在開(kāi)關(guān)端，各自的第二端子都連接在輸入端，而各自的第三端子則分別接地。
由此，本發(fā)明當(dāng)中的差動(dòng)放大電路能夠?qū)崿F(xiàn)混頻電路，實(shí)現(xiàn)雙均衡混頻電路，從而使放大端的線(xiàn)性得到有效的改善。
另外，本發(fā)明的混頻電路包含以下幾個(gè)組成部分向混頻電路端供給偏壓電流的第一與第二偏壓電源。混頻電路端包含以下兩部分，由分別具有第一，第二以及第三端子的第一與第二晶體管構(gòu)成的第一混頻電路部，由分別具有第一，第二以及第三端子的第三與第四晶體管構(gòu)成的第二混頻電路部；第一至第四晶體管各自的第三端子分別連接到放大端，且分別向各自的第二端子輸入局部振動(dòng)信號(hào)，第一以及第三晶體管各自的第一端子，第二與第四晶體管各自的第一端子相互組合在一起連向輸出端。主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端；該放大端中，第五與第六晶體管組成差動(dòng)雙聯(lián)，上述的第五以及第六晶體管各自具有第一，第二以及第三端子，并且各自的第一端子連接到混頻電路端，各自的第二端子連接到輸入端，各自的第三端子相互組合串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上。輔助差動(dòng)放大部上述的第七與第八晶體管組與成差動(dòng)雙聯(lián)，且第七以及第八晶體管分別具備第一，第二以及第三端子。各自的第一端子都連接在混頻電路端，各自的第二端子都連接在輸入端，而各自的第三端子則分別接地。
由此，本發(fā)明當(dāng)中的差動(dòng)放大電路能夠?qū)崿F(xiàn)混頻電路，實(shí)現(xiàn)折皺柵地-陰地放大器混頻電路，從而使放大端的線(xiàn)性得到有效的改善，同時(shí)可以期待上述的第一至第四晶體管通過(guò)PMOS來(lái)實(shí)現(xiàn)。
本發(fā)明的混頻電路包含以下幾部分第一負(fù)荷端與第二負(fù)荷端，其上受動(dòng)元件感應(yīng)器與電容器并聯(lián)接續(xù)?；祛l電路端包含以下兩部分，由分別具有第一，第二以及第三端子的第一與第二晶體管構(gòu)成的第一混頻電路部；由分別具有第一，第二以及第三端子的第三與第四晶體管構(gòu)成的第二混頻電路部；第一至第四晶體管各自的第三端子分別連接到放大端，且分別向各自的第二端子輸入局部振動(dòng)信號(hào)，第一以及第三晶體管各自的第一端子和第二與第四晶體管各自的第一端子相互組合在一起、連向輸出端。主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端，該放大端中，第五與第六晶體管組成差動(dòng)雙聯(lián)，上述的第五以及第六晶體管各自具有第一，第二以及第三端子，并且各自的第一端子連接到混頻電路端，各自的第二端子連接到輸入端，各自的第三端子相互組合串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上。輔助差動(dòng)放大部上述的第七與第八晶體管組成差動(dòng)雙聯(lián)，且上述的第七以及第八晶體管分別具有第一，第二以及第三端子，各自的第一端子都連接在混頻電路端，各自的第二端子都連接在輸入端，而各自的第三端子則分別接地。
由此，本發(fā)明當(dāng)中的差動(dòng)放大電路能夠?qū)崿F(xiàn)混頻電路，實(shí)現(xiàn)光導(dǎo)管折皺柵地-陰地放大器混頻電路，從而使放大端的線(xiàn)性得到有效的改善，同時(shí)可以期待上述的第一至第四晶體管通過(guò)PMOS來(lái)實(shí)現(xiàn)。
本發(fā)明的混頻電路包含以下幾部分向混頻電路供給偏壓電流的第一與第二偏壓電源?；祛l電路端包含以下三部分，由分別具有第一，第二以及第三端子的第一與第二晶體管構(gòu)成的第一混頻電路部；由分別具有第一，第二以及第三端子的第三與第四晶體管構(gòu)成的第二混頻電路部；向上述第一與第二混頻電路部輸入偏壓電的穩(wěn)定電流源；第一以及第三晶體管各自的第一端子、第二以及第四晶體管各自的第一端子相互組合連接到輸出端，向第一至第四晶體管各自的第二端子輸入局部振動(dòng)信號(hào)；第一以及第二晶體管各自的第三端子相互結(jié)合連向放大端，第三與第四晶體管各自的第三端子相互組合在一起連向放大端。主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端；該放大端中，上述第五與第六晶體管組成差動(dòng)雙聯(lián)，上述的第五以及第六晶體管各自具有第一，第二以及第三端子，并且各自的第一端子連接到混頻電路端，各自的第二端子連接到輸入端，各自的第三端子相互組合串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上。輔助差動(dòng)放大部上述的第七與第八晶體管組成差動(dòng)雙聯(lián)，且上述的第七以及第八晶體管分別具備第一，第二以及第三端子，各自的第一端子都連接在混頻電路端，各自的第二端子都連接在了輸入端，而各自的第三端子則分別接地。
本發(fā)明中的混頻電路包含以下幾部分第一負(fù)荷端與第二負(fù)荷端，其上受動(dòng)元件感應(yīng)器與電容器并聯(lián)接續(xù)?；祛l電路端包含以下三部分，由分別具有第一，第二以及第三端子的第一與第二晶體管構(gòu)成的第一混頻電路部；由分別具有第一，第二以及第三端子的第三與第四晶體管構(gòu)成的第二混頻電路部；向上述第一與第二混頻電路部輸入偏壓電的穩(wěn)定電流源；第一以及第三晶體管各自的第一端子，第二以及第四晶體管各自的第一端子相互組合連接到輸出端，向第一至第四晶體管各自的第二端子輸入局部振動(dòng)信號(hào)，第一以及第二晶體管各自的第三端子相互結(jié)合連向放大端，第三與第四晶體管各自的第三端子相互組合在一起連向放大端。主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端；該放大端中，上述的第五與第六晶體管組成差動(dòng)雙聯(lián)，上述的第五以及第六晶體管各自具有第一、第二以及第三端子，并且各自的第一端子連接到混頻電路端，各自的第二端子連接到輸入端，各自的第三端子相互組合串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上。輔助差動(dòng)放大部上述的第七與第八晶體管組成差動(dòng)雙聯(lián)，且第七以及第八晶體管分別具有第一，第二以及第三端子，各自的第一端子都連接在混頻電路端，各自的第二端子都連接在輸入端，而各自的第三端子則分別接地。


圖1表示的是在本發(fā)明所提出的差動(dòng)放大電路中，電流偏壓之后的差動(dòng)放大電路的差動(dòng)放大部(Fully DifferentialAmplifier，F(xiàn)DA)。
圖2表示的是在本發(fā)明所提出的差動(dòng)放大電路中，無(wú)電流偏壓的差動(dòng)放大電路的差動(dòng)放大部(Pseudo Differential Amplifier，PDA)。
圖3是為了說(shuō)明本發(fā)明中的差動(dòng)放大電路而給出的電路基本構(gòu)成圖。
圖4(a)表示的是只驅(qū)動(dòng)圖1所示的、電流偏壓之后的差動(dòng)放大電路的差動(dòng)放大部，所顯示的電流以及漏極電流相對(duì)應(yīng)的出口電壓的123次微分值(gm gm′gm″)；
(b)表示的是在本發(fā)明實(shí)施例的主要差動(dòng)放大部中，伴隨偏壓變化而產(chǎn)生的gm″值的變化；(c)表示的是在本發(fā)明的實(shí)施例的輔助差動(dòng)放大部中，伴隨偏壓變化而產(chǎn)生的gm″值的變化。
圖5表示的是通過(guò)輔助放大部與主要放大部的結(jié)合而對(duì)線(xiàn)性所產(chǎn)生的改善。
圖6表示的是本發(fā)明的差動(dòng)放大電路，調(diào)節(jié)輔助差動(dòng)放大部的晶體管所受到的偏壓，模擬IIP3所得到的結(jié)果。
圖7表示的是在本發(fā)明的實(shí)施例中，具有柵地-陰地放大器輔助差動(dòng)放大部的差動(dòng)放大器。
圖8表示的是在本發(fā)明的實(shí)施例中，具有柵地-陰地放大器輔助差動(dòng)放大部的雙均衡混頻電路。
圖9表示的是在本發(fā)明的實(shí)施例中，具有差動(dòng)放大部的折皺柵地-陰地放大器混頻電路。
圖10表示的是在本發(fā)明的實(shí)施例中，含有差動(dòng)放大部的光導(dǎo)管折皺柵地-陰地放大器混頻電路。
圖11表示的是在圖9所示的折皺柵地-陰地放大器混頻電路中，混頻電路端由NMOS晶體管構(gòu)成時(shí)的電路構(gòu)成圖。
圖12表示的是圖10所示的光導(dǎo)管折皺柵地-陰地放大器混頻電路中，混頻電路端由NMOS晶體管構(gòu)成時(shí)的電路構(gòu)成圖。
具體實(shí)施例方式
以下將對(duì)本發(fā)明中差動(dòng)放大電路的基本構(gòu)成加以說(shuō)明，并且使用這種基本構(gòu)成的實(shí)施例加以具體說(shuō)明。
接下來(lái)將以金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)為中心進(jìn)行說(shuō)明。但是本發(fā)明的思想不僅在放大器中可以使用金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)，也可以適用于放大器所使用的雙極晶體管(BJT)。因此，盡管本說(shuō)明書(shū)以金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)為中心進(jìn)行說(shuō)明，但是本發(fā)明的概念與范圍卻不僅僅局限于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。
圖1所表示的是，本發(fā)明所提出的差動(dòng)放大電路中，電流偏壓之后的差動(dòng)放大電路當(dāng)中的差動(dòng)放大部(Fully DifferentialAmplifier，F(xiàn)DA)。
如圖所示，差動(dòng)放大部包含第一以及第二負(fù)荷電阻(R11，R12)，第一以及第二NMOS晶體管(MN11，MN12)，以及偏壓電流源(Ibias)。一般在差動(dòng)放大器當(dāng)中設(shè)定，第一與第二負(fù)荷電阻(R11，R12)具有同一電阻值，第一以及第二NMOS晶體管(MN11，MN12)具有同一特性。第一以及第二NMOS晶體管(MN11，MN12)在各自的晶體管出口受到第一以及第二輸入電壓(Vin+，Vin)，差動(dòng)放大器增加輸入電壓的差值。
圖2所示的是，本發(fā)明所提出的差動(dòng)放大電路中，無(wú)電流偏壓的差動(dòng)放大電路中的差動(dòng)放大部(Pseudo DifferentialAmplifier，PDA)。
如圖所示，差動(dòng)放大部包含第一以及第二負(fù)荷電阻(R21，R22)，第一以及第二NMOS晶體管(MN21，MN22)。與圖1所示的差動(dòng)放大電路中的差動(dòng)放大部相同，設(shè)定第一與第二負(fù)荷電阻(R21，R22)具有同一電阻值，第一以及第二NMOS晶體管(MN21，MN22)具有同一特性。第一以及第二NMOS晶體管(MN21，MN22)在各自的晶體管出口受到第一以及第二輸入電壓(Vin+，Vin)，差動(dòng)放大器增加輸入電壓的差值。
圖3所示的是，為了說(shuō)明本發(fā)明中的差動(dòng)放大電路而給出的電路圖的基本構(gòu)成。
如圖3所示，本發(fā)明中的差動(dòng)放大電路中，將圖1所示的經(jīng)過(guò)電流偏壓的差動(dòng)放大電路的差動(dòng)放大部(FDA)作為主要差動(dòng)放大部，將圖2所示的無(wú)電流偏壓的差動(dòng)放大電路的差動(dòng)放大部(PDA)作為輔助差動(dòng)放大部，并且將此兩者并聯(lián)結(jié)合。
主要差動(dòng)放大部(31)包含第一與第二負(fù)荷電阻(R31，R32)，第一以及第二NMOS晶體管(MN31，MN32)以及偏壓電流源(Ibias)；輔助差動(dòng)放大部(32)包含第三以及第四NMOS晶體管(MN33，MN34)。
主要差動(dòng)放大部(31)中，第一負(fù)荷電阻(R31)與第一NMOS晶體管(MN31)相串聯(lián)，第二負(fù)荷電阻(R32)與第二NMOS晶體管(MN32)相串聯(lián)。第一以及第二NMOS晶體管(MN31，MN32)通過(guò)第一與第二負(fù)荷電阻(R31，R32)分別連向各自的內(nèi)部供給電壓(Vdd)，差動(dòng)模式工作的電流源(Ibias)被連接在上述的第一與第二NMOS晶體管(MN31，MN32)的源與基準(zhǔn)電位GND之間。
另外，向第一NMOS晶體管出口(MN31)輸入第一輸入電壓(Vin+)，向第二NMOS晶體管出口(MN32)輸入第二輸入電壓(Vin)，兩者輸入之間的差輸出相適合的電壓。
輔助差動(dòng)放大部(32)具有第三與第四NMOS晶體管(MN33，MN34)。第三NMOS晶體管(MN33)漏極為第一NMOS晶體管(MN31)漏極所共有，源與基準(zhǔn)電位GND相連接。第四NMOS晶體管(MN33)漏極為第二NMOS晶體管(MN31)漏極所共有，源與基準(zhǔn)電位GND相連接。分別向第三以及第四NMOS晶體管出口(MN33，MN34)處受到第一以及第二輸入電壓(Vin+，Vin)，同時(shí)受到偏壓電壓(Vbias)。
以下，針對(duì)本發(fā)明的一實(shí)施例，參照?qǐng)D3至圖6對(duì)電路的動(dòng)作特性進(jìn)行說(shuō)明。
首先，對(duì)主要差動(dòng)放大部中所使用的有電流源的差動(dòng)電路(FullyDifferential Amplifier，F(xiàn)DA)以及輔助差動(dòng)放大部中所使用的無(wú)電流源的差動(dòng)電路(Pseudo Differential Amplifier，PDA)中所具有的差動(dòng)電路的長(zhǎng)處IIP2與CMRR的相關(guān)特性進(jìn)行調(diào)查，主要差動(dòng)放大部(31)中偏壓電流源(Ibias)向同相(common mode)信號(hào)施加無(wú)限大的反饋，差動(dòng)(differential mode)信號(hào)通過(guò)假想接地作用，CMRR(Common Mode Rejection Ratio)與IIP2(Input 2nd intercept Point)值比較高。與此相對(duì)，輔助差動(dòng)放大部中由于不存在偏壓電流源(Ibias)，所以與主要差動(dòng)放大部不同，CMRR與IIP2的數(shù)值都比較低。
驅(qū)動(dòng)只含有主要差動(dòng)放大部(31)的放大電路時(shí)，對(duì)電流(I)以及漏極電流的出口電壓的一二三次微分值(gm gm′ gm″)分別如圖4(a)所示。
特別是對(duì)漏極電流的出口電壓的三次微分值(gm″)的大小與三階互調(diào)失真(IMD3 3rd order inter-modulation distortion)有著密切的關(guān)系，gm″的值越小，線(xiàn)性(IIP3)的值就越大。
但是如圖4(b)所示，在所要使用的偏壓區(qū)域當(dāng)中，左右IIP3特性的gm″值為負(fù)值(negative value)。
根據(jù)主要差動(dòng)放大部(31)的構(gòu)造，改變電流源(Ibias)時(shí)gm″的負(fù)值無(wú)法變?yōu)檎?positive value)，改變電流源(Ibias)只能夠變換gm″的大小。因此，為了把gm″的負(fù)值變?yōu)檎?，要使用輔助差動(dòng)放大部(32)。
圖4(c)表示的是在本發(fā)明的一實(shí)施例中，輔助差動(dòng)放大部的gm″值隨著偏壓的變化而變化的情況。
如圖4(c)所示，在輔助差動(dòng)放大部中，通過(guò)變化偏壓電壓的大小可以將gm″的負(fù)值變換為正值。
回到圖3當(dāng)中，本發(fā)明的一實(shí)施例中的差動(dòng)放大電路通過(guò)并聯(lián)構(gòu)成主要差動(dòng)放大部(31)與輔助差動(dòng)放大部(32)，可以將主要差動(dòng)放大部(31)的gm″的負(fù)值與輔助放大部(32)的gm″的正值相抵消，使之變?yōu)橐粋€(gè)可以忽略不計(jì)的值。另外，由于輔助差動(dòng)放大部(32)的第三以及第四NMOS晶體管(MN33，MN34)中基本無(wú)電流通過(guò)，所以不存在獲利(gain)。因此CMRR通過(guò)主要差動(dòng)放大部(31)實(shí)行動(dòng)作，CMRR值比較高，因此IIP2的數(shù)值也比較高，這樣一來(lái)，在充分利用差動(dòng)放大電路的長(zhǎng)處的同時(shí)，又可以達(dá)到改善線(xiàn)性的目的。
圖5表示的是通過(guò)抵消由輔助放大部與主要放大部結(jié)合而產(chǎn)生的變壓器電導(dǎo)系數(shù)的2次微分系數(shù)(gm″)，從而達(dá)到的線(xiàn)性改善的情況。如圖5所示，輔助放大部(510)中的gm″特性與主要放大部(520)中的gm″特性之和的結(jié)果，也即是本發(fā)明中差動(dòng)放大部(530)的相抵消與線(xiàn)性化區(qū)間。
圖6表示的是含有本發(fā)明差動(dòng)放大電路的情況下，調(diào)節(jié)向輔助差動(dòng)放大部的第三以及第四NMOS晶體管(MN33，MN34)受到的偏壓，最后模擬得到的IIP3值。
如圖所示，在無(wú)偏壓的情況下，IIP3的值為1.315dBm，當(dāng)偏壓值為60時(shí)，IIP3的值為9.917dBm，當(dāng)偏壓值為145時(shí)，IIP3的值為11.720dBm。前后共改善了10dBm。
圖7要說(shuō)明的是本發(fā)明的一個(gè)實(shí)施例，即具有柵地-陰地放大器輔助差動(dòng)放大部的差動(dòng)放大器。
如圖所示，在本發(fā)明中的差動(dòng)放大電路中，將電流偏壓之后的主要差動(dòng)放大部與無(wú)電流偏壓的輔助共基放大器差動(dòng)放大部并聯(lián)連接。
主要差動(dòng)放大部(71)包含第一以及第二負(fù)荷電阻(R71，R72)、第一以及第二NMOS晶體管(MN71，MN72)以及偏壓電流源(Ibias)。
輔助共基放大器差動(dòng)放大部(72)由第一電路部與第二電路部?jī)刹糠纸M成。第一電路部包含通過(guò)柵地-陰地放大器連接起來(lái)的第三NMOS晶體管(MN73)以及第四NMOS晶體管(MN74)，第二電路部包含通過(guò)柵地-陰地放大器連接起來(lái)的第五NMOS晶體管(MN75)以及第六NMOS晶體管(MN76)。第一電路部(73)與第二電路部(74)組成差動(dòng)雙聯(lián)，第三以及第五NMOS晶體管(MN73，MN75)出口連接到GND上，向第四以及第六NMOS晶體管(MN74，MN76)出口施加偏壓電壓。
主要差動(dòng)放大部(71)中，第一負(fù)荷電阻(R71)與第一NMOS晶體管(MN71)串聯(lián)連接，第二負(fù)荷電阻(R72)與第二NMOS晶體管(MN72)串聯(lián)連接。第一以及第二NMOS晶體管(MN71，MN72)通過(guò)第一與第二負(fù)荷電阻(R71，R72)分別連向各自的內(nèi)部供給電壓(Vdd)，差動(dòng)模式工作的電流源(ibias)被連接在了上述的第一與第二NMOS晶體管(MN71，MN72)與基準(zhǔn)電位GND之間。
另外，向第一NMOS晶體管出口(MN71)輸入第一輸入電壓(Vin+)，向第二NMOS晶體管出口(MN72)輸入第二輸入電壓(Vin)，差動(dòng)放大器放大輸入電壓的差值。
輔助共基放大器差動(dòng)放大部(72)的柵地-陰地放大器放大器可以減少晶體管出口與漏極之間的米勒電容(Miller capacitance)。由此放大器的頻率特性得以改善，晶體管漏極一側(cè)的輸出電阻會(huì)增加。由此，通過(guò)向漏極一側(cè)連接負(fù)荷所得的利益就會(huì)增大。
另外，通過(guò)并聯(lián)構(gòu)成主要差動(dòng)放大部(71)與輔助共基放大器差動(dòng)放大部(72)，可以將主要差動(dòng)放大部(71)的gm″的負(fù)值與輔助共基放大器放大部(72)的gm″的正值相抵消，使之變?yōu)橐粋€(gè)可以忽略不計(jì)的值。此外，由于輔助柵地-陰地放大器差動(dòng)放大部(72)的第三以及第六NMOS晶體管(MN73，MN76)中基本無(wú)電流通過(guò)而不存在得利，因此CMRR通過(guò)主要差動(dòng)放大部(71)實(shí)行動(dòng)作，CMRR值比較高，因此IIP2的數(shù)值也比較高，這樣一來(lái)，在利用差動(dòng)放大電路的長(zhǎng)處的同時(shí)，又可以達(dá)到改善線(xiàn)性的目的。
毋庸諱言，與包含有圖7所示的柵地-陰地放大器輔助差動(dòng)放大部的差動(dòng)放大電路相同，既可以通過(guò)柵地-陰地放大器構(gòu)成主要差動(dòng)放大部與差動(dòng)放大電路，也可以通過(guò)柵地-陰地放大器構(gòu)成輔助差動(dòng)放大部與主要差動(dòng)放大部以及差動(dòng)放大電路。
圖8表示的是本發(fā)明的一個(gè)實(shí)施例，其包含有柵地-陰地放大器輔助差動(dòng)放大部的雙均衡混頻器電路。
雙均衡混頻器電路由負(fù)荷端(81)、混頻電路端(82)與放大端(83)構(gòu)成。
負(fù)荷端(81)具有負(fù)荷電阻(R81，R82)，每個(gè)負(fù)荷電阻(R81，R82)分別連接到混頻電路端(82)上。
混頻電路端(82)包含第一混頻電路部與第二混頻電路部?jī)刹糠郑坏谝换祛l電路部中，第一以及第二NMOS晶體管(MN81，MN82)組成差動(dòng)雙聯(lián)。第二混頻電路部中，第三以及第四NMOS晶體管(MN83，MN84)組成差動(dòng)雙聯(lián)。第一至第四NMOS晶體管(MN81，MN82，MN83，MN84)出口分別輸入局部振動(dòng)信號(hào)(LO+，LO)，第一與第二NMOS晶體管(MN81，MN82)的源與第三以及第四晶體管的源分別相互組合連接到放大端。
放大端(83)由主要差動(dòng)放大部(83a)與輔助差動(dòng)放大部(83b)兩部分組成。主要差動(dòng)放大部中，第五以及第六NMOS晶體管(MN85，MN86)組成差動(dòng)雙聯(lián)，電流源(Ibias)連接在第五以及第六NMOS晶體管(MN85，MN86)源與GND之間。輔助差動(dòng)放大部中，第七以及第八NMOS晶體管(MN87，MN88)組成差動(dòng)雙聯(lián)。
分別向主要差動(dòng)放大部(83a)的第五以及第六NMOS晶體管(MN85，MN86)出口內(nèi)輸入輸入信號(hào)(位相相反的信號(hào)，RF+，RF)，輔助差動(dòng)放大部(83b)的第七以及第八NMOS晶體管(MN87，MN88)出口之間施加輔助差動(dòng)放大部(83b)偏壓電流源(Ibias)。
這樣，在放大端放大的RF信號(hào)與局部振動(dòng)信號(hào)(LO+，LO)混頻后，將中間頻率信號(hào)(IF+，IF)發(fā)向輸出端。
通過(guò)上述構(gòu)成可以在不改變其他的利益的前提下構(gòu)成能夠改善IIP3效果的混頻電路。
圖九所表示的是在本發(fā)明的一實(shí)施例中，具有差動(dòng)放大部的折皺柵地-陰地放大器混頻電路。
折皺柵地-陰地放大器混頻電路由負(fù)荷端(91)，混頻電路端(92)與放大端(93)構(gòu)成。
負(fù)荷端(91)中包含偏壓電流源(Ibias1，Ibias2)，分別連接到分支點(diǎn)(N91，N92)上。
分支點(diǎn)(N91，N92)上連接有混頻電路端(92)與放大端(93)。
混頻電路端(92)由第一混頻電路部(92a)與第二混頻電路部(92b)組成。第一混頻電路部中，第一與第二晶體管(MP91，MP92)組成差動(dòng)雙聯(lián)，第二混頻電路部中，第三與第四晶體管(MP93，MP94)組成差動(dòng)雙聯(lián)。
向第一至第四NMOS晶體管(MP91，MP92，MP93，MP94)出口輸入局部振動(dòng)信號(hào)(LO+，LO)。第一與第三NMOS晶體管(MP91，MP93)的漏極與第二以及第四晶體管(MP92，MP94)的漏極分別相互組合連接到GND上。第一與第二NMOS晶體管(MP91，MP92)的源與第三以及第四晶體管(MP93，MP94)的源分別相互組合連接到分支點(diǎn)(N91，N92)上。
上述第一至第四NMOS晶體管(MP91，MP92，MP93，MP94)最好為PMOS晶體管。
放大端(93)的構(gòu)造與圖8所示的雙均衡混頻電路的放大端(83)的構(gòu)造相同，此處省略對(duì)其的說(shuō)明。
與圖8相同，在放大端放大的RF信號(hào)與局部振動(dòng)信號(hào)(LO+，LO)混頻后，輸出中間頻率信號(hào)(IF+，IF)。通過(guò)上述構(gòu)成可以在不改變其他的利益的前提下構(gòu)成能夠改善IIP3效果的折皺共基放大器混頻電路。
圖10表示的是，在本發(fā)明的一實(shí)施例中，所含有差動(dòng)放大部的光導(dǎo)管折皺柵地-陰地放大器混頻電路。
光導(dǎo)管折皺柵地-陰地放大器混頻電路由負(fù)荷端(101)，混頻電路端以及放大端(103)組成。負(fù)荷端(101)由第一負(fù)荷端(101a)與第二負(fù)荷端(101b)組成；其中第一負(fù)荷端上，受動(dòng)元件感應(yīng)器(L101)與電容器(C101)并聯(lián)連接，第二負(fù)荷端上，受動(dòng)元件感應(yīng)器(L102)與電容器(C102)并聯(lián)連接?；祛l電路端(102)以及放大端(103)與圖9所示的混頻電路端(92)以及放大端(93)的構(gòu)造相同，在此省略對(duì)其的說(shuō)明。
圖11所表示的電路構(gòu)成圖是，圖9中所示的折皺柵地-陰地放大器混頻電路在其混頻電路端為NMOS晶體管所構(gòu)成時(shí)的電路圖。圖12所表示的電路構(gòu)成圖是，圖10中所示的光導(dǎo)管折皺柵地-陰地放大器混頻電路在其混頻電路端為NMOS晶體管所構(gòu)成時(shí)的電路圖。
圖11所示的折皺柵地-陰地放大器混頻電路中，第一以及第二混頻電路部(112a，112b)由NMOS晶體管(MN111，MN112，MN113，MN114)構(gòu)成，如此一來(lái)，第一以及第二混頻電路部(112a，112b)上分別連接偏壓用的定電流源(Ibias3，Ibias4)。除此之外，其構(gòu)成與圖9當(dāng)中的折皺柵地-陰地放大器混頻電路相同，其作用以及效果也相同。
圖12所示的光導(dǎo)管折皺柵地-陰地放大器混頻電路中，第一以及第二混頻電路部(122a，122b)由NMOS晶體管(MN121，MN122，MN123，MN124)構(gòu)成，如此一來(lái)，第一以及第二混頻電路部(122a，122b)上分別連接偏壓用的定電流源(Ibias3，Ibias4)。除此之外，其構(gòu)成與圖10當(dāng)中的光導(dǎo)管折皺柵地-陰地放大器混頻電路相同，其作用以及效果也相同。
本發(fā)明的差動(dòng)放大電路不僅能增大差動(dòng)電路的長(zhǎng)處，即CMRR與IIP2，同時(shí)也可以改善IIP3。
另外也可以應(yīng)用到具備本發(fā)明的差動(dòng)放大部的混頻電路中，那么所得到的混頻電路既能夠發(fā)揮差動(dòng)電路的長(zhǎng)處，又能夠改善線(xiàn)性。
權(quán)利要求
1.一種差動(dòng)放大電路，其特征在于所述差動(dòng)放大電路包含以下幾個(gè)部分具有規(guī)定電阻值的第一負(fù)荷端及第二負(fù)荷端；主要差動(dòng)放大部它含有驅(qū)動(dòng)設(shè)定大小電流驅(qū)動(dòng)能力的定電流電源，串連在構(gòu)成差動(dòng)雙聯(lián)的第一差動(dòng)端以及電源電壓端子與接地端子的中間，能增加具有規(guī)定電阻值的第一負(fù)荷端與第二負(fù)荷端、第一輸入電壓與第二輸入電壓的差的幅度；輔助差動(dòng)放大部為了增大上述的第一負(fù)荷端以及第二負(fù)荷端與接地中間分別連接的第三輸入電壓與第四輸入電壓的差值，具有構(gòu)成差動(dòng)雙聯(lián)的第二差動(dòng)端。
2.如權(quán)利要求1所述的差動(dòng)放大電路，其特征在于所述第一差動(dòng)端與第一以及第二晶體管形成差動(dòng)雙聯(lián)，所述第二差動(dòng)端與第三以及第四晶體管形成差動(dòng)雙聯(lián)。
3.如權(quán)利要求1所述的差動(dòng)放大電路，其特征在于所述第一差動(dòng)端與第一以及第二晶體管形成差動(dòng)雙聯(lián)，所述第二差動(dòng)端與連接在柵地-陰地放大器上的第三以及第四晶體管，以及連接在柵地-陰地放大器上的第五以及第六晶體管形成差動(dòng)雙聯(lián)。
4.如權(quán)利要求1所述的差動(dòng)放大電路，其特征在于所述第一差動(dòng)端與連接在共基放大器的第一以及第二晶體管、連接在柵地-陰地放大器的第三以及第四晶體管形成差動(dòng)雙聯(lián)，所述第二差動(dòng)端與連接在柵地-陰地放大器上的第五以及第六晶體管形成差動(dòng)雙聯(lián)。
5.如權(quán)利要求1所述的差動(dòng)放大電路，其特征在于所述第一差動(dòng)端與連接在柵地-陰地放大器的第一以及第二晶體管、連接在共基放大器的第三以及第四晶體管形成差動(dòng)雙聯(lián)，所述第二差動(dòng)端與連接在柵地-陰地放大器上的第五以及第六晶體管，以及連接在柵地-陰地放大器上的第七以及第八晶體管形成差動(dòng)雙聯(lián)。
6.一種包含差動(dòng)放大部的混頻電路，其特征在于包含差動(dòng)放大部的混頻電路包含以下幾部分具有規(guī)定負(fù)荷能力的第一負(fù)荷端及第二負(fù)荷端，以及差動(dòng)放大部，混頻電路部；主要差動(dòng)放大部與輔助差動(dòng)放大部構(gòu)成了差動(dòng)放大部，主要差動(dòng)放大部，是為了增大與第一輸入電壓及第二輸入電壓的差，形成差動(dòng)雙聯(lián)，包括在第一差動(dòng)端及電源電壓端子、接地端子之間串聯(lián)的具有規(guī)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電源流；輔助差動(dòng)放大部，是增大分別連接在上述第一負(fù)荷端、第二負(fù)荷端與接地之間的第三輸入電壓與第四輸入電壓的差，為形成差動(dòng)雙聯(lián)準(zhǔn)備第二差動(dòng)端；以及混頻電路部包含第一混頻電路部與第二混頻電路部，第一混頻電路部是由分別為第一、第二及第三端子準(zhǔn)備的第一以及第二晶體管構(gòu)成的，而第二混頻電路部是由分別為第一、第二及第三端子準(zhǔn)備的第三以及第四晶體管構(gòu)成的；上述的第一混頻電路部與第二混頻電路部分別連接在上述第一負(fù)荷端、第二負(fù)荷端與差動(dòng)放大部。
7.如權(quán)利要求6所述的包含差動(dòng)放大部的混頻電路，其特征在于所述第一差動(dòng)端與第一以及第二晶體管形成差動(dòng)雙聯(lián)，第二差動(dòng)端與第三以及第四晶體管形成差動(dòng)雙聯(lián)。
8.如權(quán)利要求6所述的包含差動(dòng)放大部的混頻電路，其特征在于所述第一差動(dòng)端與第一以及第二晶體管形成差動(dòng)雙聯(lián)，第二差動(dòng)端與連接在柵地-陰地放大器上的第三以及第四晶體管，以及連接在柵地-陰地放大器上的第五以及第六晶體管形成差動(dòng)雙聯(lián)。
9.如權(quán)利要求6所述的包含差動(dòng)放大部的混頻電路，其特征在于所述第一差動(dòng)端與連接在柵地-陰地放大器的第一以及第二晶體管、連接在柵地-陰地放大器第三以及第四晶體管形成差動(dòng)雙聯(lián)，所述第二差動(dòng)端與連接在柵地-陰地放大器上的第五以及第六晶體管形成差動(dòng)雙聯(lián)。
10.如權(quán)利要求6所述的包含差動(dòng)放大部的混頻電路，其特征在于所述第一差動(dòng)端與連接在柵地-陰地放大器的第一以及第二晶體管、連接在柵地-陰地放大器的第三以及第四晶體管形成差動(dòng)雙聯(lián)，第二差動(dòng)端與連接在共基放大器上的第五以及第六晶體管，以及連接在共基放大器上的第七以及第八晶體管形成差動(dòng)雙聯(lián)。
11如權(quán)利要求7-10中任一項(xiàng)所述的包含差動(dòng)放大部的混頻電路，其特征在于所述第一差動(dòng)端及第二差動(dòng)端各自的晶體管分別是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)或雙極晶體管(BJT)。
12.一種雙均衡混頻電路，其特征在于，所述電路包含以下組成部分分別具備負(fù)荷電阻的第一負(fù)荷端與第二負(fù)荷端；混頻電路端，包含以下兩部分由具備第一，第二以及第三端子的第一，第二晶體管構(gòu)成的第一混頻電路部，由分別具備第一，第二以及第三端子的第三、第四晶體管構(gòu)成的第二混頻電路部；第一以及第三晶體管各自的第一端子和第二與第四晶體管各自的第一端子相互組合在一起連接到上述第一與第二負(fù)荷端，向第一至第四晶體管各自的第二端子輸入局部振動(dòng)信號(hào)；第一以及第二晶體管各自的第三端子和第三以及第四晶體管的各自的第三端子相互組合在一起連接在放大端上；以及主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端；該放大端中，上述第五與第六晶體管組成差動(dòng)雙聯(lián)，上述的第五以及第六晶體管各自具有第一、第二以及第三端子，并且各自的第一端子連接到開(kāi)關(guān)端，各自的第二端子連接到輸入端，各自的第三端子相互組合，串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上；輔助差動(dòng)放大部上述的第七與第八晶體管組合成差動(dòng)雙聯(lián)，且第七以及第八晶體管分別具備第一，第二以及第三端子，各自的第一端子都連接在開(kāi)關(guān)端，各自的第二端子都連接在輸入端，而各自的第三端子則分別接地。
13.如權(quán)利要求12所述的雙極混頻電路，其特征在于所述第一乃至第八晶體管是MOS晶體管或雙極晶體管。
14.一種折皺柵地-陰地放大器混頻電路，其特征在于所述電路包含以下組成部分向混頻電路端供給偏壓電流的第一與第二偏壓電源；混頻電路端包含以下三部分，由分別具有第一，第二以及第三端子的第一與第二晶體管構(gòu)成的第一混頻電路部，由分別具有第一，第二以及第三端子的第三與第四晶體管構(gòu)成的第二混頻電路部，第一至第四晶體管各自的第三端子連接在放大端，向第一至第四晶體管各自的第二端子輸入局部振動(dòng)信號(hào)，第一以及第三晶體管各自的第一端子，第二以及第四晶體管各自的第一端子相互組合連接到輸出端；以及主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端，該放大端中，上述第五與第六晶體管組成差動(dòng)雙聯(lián)，上述第五以及第六晶體管各自具有第一，第二以及第三端子，并且各自的第一端子連接到混頻電路端，各自的第二端子連接到了輸入端，各自的第三端子相互組合串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上；輔助差動(dòng)放大部上述的第七與第八晶體管組合成差動(dòng)雙聯(lián)，上述的第七以及第八晶體管分別具備第一，第二以及第三端子，各自的第一端子都連接在混頻電路端，各自的第二端子都連接在了輸入端，而各自的第三端子則分別接地。
15.如權(quán)利要求14所述的一種折皺柵地-陰地放大器混頻電路，其特征在于所述第一乃至第四晶體管是PMOS晶體管或雙極晶體管，所述第五乃至第八晶體管是MOS晶體管或者雙極晶體管。
16.一種光導(dǎo)管折皺柵地-陰地放大器混頻電路，其特征在于所述電路包含以下組成部分第一負(fù)荷端與第二負(fù)荷端，其上受動(dòng)元件感應(yīng)器與電容器并聯(lián)接續(xù)；混頻電路端包含以下三部分，由分別具有第一，第二以及第三端子的第一與第二晶體管構(gòu)成的第一混頻電路部，由分別具有第一，第二以及第三端子的第三與第四晶體管構(gòu)成的第二混頻電路部，第一至第四晶體管各自的第三端子連接在放大端，向第一至第四晶體管各自的第二端子輸入局部振動(dòng)信號(hào)，第一以及第三晶體管各自的第一端子，第二以及第四晶體管各自的第一端子相互組合連接到輸出端，以及主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端，該放大端中，上述第五與第六晶體管組成差動(dòng)雙聯(lián)，上述第五以及第六晶體管各自具有第一，第二以及第三端子，并且各自的第一端子連接到混頻電路端，各自的第二端子連接到輸入端，各自的第三端子相互組合、串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上；輔助差動(dòng)放大部上述的第七與第八晶體管組合成差動(dòng)雙聯(lián)，且第七以及第八晶體管分別具備第一，第二以及第三端子，各自的第一端子都連接在混頻電路端，各自的第二端子都連接在輸入端，而各自的第三端子則分別接地。
17.如權(quán)利要求16所述的一種光導(dǎo)管折皺柵地-陰地放大器混頻電路，其特征在于所述第一至第四晶體管是PMOS晶體管或雙極晶體管，所述第五至第八晶體管是MOS晶體管或雙極晶體管。
18.一種折皺柵地-陰地放大器混頻電路，其特征在于所述電路包含以下部分向混頻電路端供給偏壓電流的第一與第二偏壓電源；混頻電路端包含以下三部分，由分別具有第一，第二以及第三端子的第一與第二晶體管構(gòu)成的第一混頻電路部，由分別具有第一，第二以及第三端子的第三與第四晶體管構(gòu)成的第二混頻電路部，向上述第一與第二混頻電路部輸入偏壓電的穩(wěn)定電流源，第一以及第三晶體管各自的第一端子，第二以及第四晶體管各自的第一端子相互組合連接到輸出端，向第一至第四晶體管各自的第二端子輸入局部振動(dòng)信號(hào)，第一以及第二晶體管各自的第三端子相互結(jié)合連向放大端，第三與第四晶體管各自的第三端子相互組合連接到放大端；以及主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端，該放大端中，上述第五與第六晶體管組成差動(dòng)雙聯(lián)，上述第五以及第六晶體管各自具有第一，第二以及第三端子，并且各自的第一端子連接到混頻電路端，各自的第二端子連接到輸入端，各自的第三端子相互組合、串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上，以及輔助差動(dòng)放大部上述的第七與第八晶體管組合成差動(dòng)雙聯(lián)，上述的第七以及第八晶體管分別具備第一，第二以及第三端子，各自的第一端子都連接在混頻電路端，各自的第二端子都連接在輸入端，而各自的第三端子則分別接地。
19.如權(quán)利要求18所述的一種折皺柵地-陰地放大器混頻電路，其特征在于所述第一至第四晶體管是PMOS晶體管或雙極晶體管，所述第五至第八晶體管是MOS晶體管或雙極晶體管。
20.一種光導(dǎo)管折皺柵地-陰地放大器混頻電路，其特征在于所述電路包含以下組成部分第一負(fù)荷端與第二負(fù)荷端，其上受動(dòng)元件感應(yīng)器與電容器并聯(lián)連接；混頻電路端包含以下三部分，由分別具有第一，第二以及第三端子的第一與第二晶體管構(gòu)成的第一混頻電路部，由分別具有第一，第二以及第三端子的第三與第四晶體管構(gòu)成的第二混頻電路部，向上述第一與第二混頻電路部輸入偏壓電的穩(wěn)定電流源，第一以及第三晶體管各自的第一端子，第二以及第四晶體管各自的第一端子相互組合連接到輸出端，向第一至第四晶體管各自的第二端子輸入局部振動(dòng)信號(hào)，第一以及第二晶體管各自的第三端子相互結(jié)合連向放大端，第三與第四晶體管各自的第三端子相互結(jié)合連向放大端；以及主要差動(dòng)放大部第五以及第六晶體管，第七以及第八晶體管分別組成差動(dòng)雙聯(lián)的放大端，該放大端中，上述第五與第六晶體管組成差動(dòng)雙聯(lián)，上述的第五以及第六晶體管各自具有第一，第二以及第三端子，并且各自的第一端子連接到混頻電路端，各自的第二端子連接到輸入端，各自的第三端子相互組合、串聯(lián)連接在具有預(yù)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流源上；以及輔助差動(dòng)放大部上述的第七與第八晶體管組合成差動(dòng)雙聯(lián)，且上述的第七以及第八晶體管分別具備第一，第二以及第三端子，各自的第一端子都連接在混頻電路端，各自的第二端子都連接在輸入端，而各自的第三端子則分別接地。
21.如權(quán)利要求20所述的一種光導(dǎo)管折皺柵地-陰地放大器混頻電路，其特征在于所述第一至第四晶體管是PMOS晶體管或雙極晶體管，所述第五至第八晶體管是MOS晶體管或雙極晶體管。
全文摘要
本發(fā)明的目的是將差動(dòng)電路的優(yōu)點(diǎn)，也就是CMRR與IIP2的數(shù)值增大的同時(shí)，提供能夠改善IIP3的差動(dòng)放大電路。本發(fā)明中的差動(dòng)放大電路包含以下幾個(gè)部分具有規(guī)定電阻值的第一負(fù)荷端及第二負(fù)荷端；主要差動(dòng)放大部它具有設(shè)定大小的電流驅(qū)動(dòng)能力的穩(wěn)定電流電源，串連在構(gòu)成差動(dòng)雙聯(lián)的第一差動(dòng)端以及電源電壓端子與接地端子之間，能增加具有規(guī)定電阻值的第一負(fù)荷端與第二負(fù)荷端，第一輸入電壓與第二輸入電壓的差的幅度；輔助差動(dòng)放大部為了增大上述的第一負(fù)荷端以及第二負(fù)荷端與接地中間分別連接的第三輸入電壓與第四輸入電壓的差值，具有構(gòu)成差動(dòng)雙聯(lián)的第二差動(dòng)端。
文檔編號(hào)H03D7/00GK1719723SQ20051008876
公開(kāi)日2006年1月11日 申請(qǐng)日期2005年8月1日 優(yōu)先權(quán)日2004年7月31日
發(fā)明者金兌昱, 金本冀, 李貴魯 申請(qǐng)人:因特格瑞特科技有限公司