專利名稱：變換相位選擇器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一相位選擇器，且特別地是與一整流相位選擇器有關(guān)。
背景技術(shù)：
在現(xiàn)今的無線電頻率(RF)無線電收發(fā)機中所需要于不同頻率處的穩(wěn)定振蕩，通常是以一相鎖回路(PLL)所產(chǎn)生。圖1描繪一簡化的頻率合成器100，其可使用一相鎖回路(PLL)而產(chǎn)生不同的頻率。更特別的，在頻率合成器100中，一相位偵測器101可接收一參考相位信號Fref以及一低頻序信號f(div)。如果這些信號的相位相同，接著相位偵測器101便不產(chǎn)生輸出。另一方面，如果這些信號的相位不同，接著該差動可被轉(zhuǎn)換為一輸出電壓。
一過濾該輸出電壓的回路濾波器102，提供一輸出信號至一電壓控制振蕩器(VCO)103。在一實施例中，該回路濾波器102的特征可被選擇以達成在兩頻率之間的最小過渡時間，并最大化該輸出頻譜中的參考旁帶抑止，以及最小化由該相鎖回路(PLL)所產(chǎn)生的相位噪音。
電壓控制振蕩器(VCO)103可根據(jù)由該回路濾波器102所提供的信號而改變其頻率。電壓控制振蕩器(VCO)103產(chǎn)生一輸出頻率Fout，其供應(yīng)至一預(yù)分頻器104。預(yù)分頻器104以一特定比率區(qū)分該輸出頻率Fout以產(chǎn)生該低頻率信號f(div)。該區(qū)分比率典型地是為可變化的，以允許在該合成頻率中的快速變化。在頻率合成器100的此實施例中，由一積累器105所產(chǎn)生的一溢位位“of”可控制預(yù)分頻器104的模數(shù)。因此，該合成頻率可使用后續(xù)方程式而計算Fout(N+n)×Fref
圖2A描述包含一雙模數(shù)的示范預(yù)分頻器104。更特別地，在預(yù)分頻器104中，一差動輸入信號，換言之Fin與Fin(bar)，是由一全速2區(qū)分塊201所接收。全速2區(qū)分塊201的輸出信號，換言的F2與F2(bar)，是被提供至一半速2區(qū)分塊202。為了雙模數(shù)操作，2區(qū)分塊202是使用一主-從配置所執(zhí)行，并產(chǎn)生四個信號F4I、F4Q、F4I(bar)，以及F4Q(bar)。
頻率控制塊205產(chǎn)生一控制信號206以決定該相位選擇塊203的操作。更特別地，如果頻率控制塊205是無作用的，則控制信號206指示相位選擇塊203以選擇信號F4I、F4Q、F4I(bar)與F4Q(bar)之一，并提供該信號至一低速32區(qū)分塊204。在此情況中，該形成的輸出頻率Fout將為輸入信號Fin的2×2×32＝128倍小。
然而，如果頻率控制塊205是作用的，則控制信號206指示相位選擇塊203以選擇用于輸出信號Fout的每個正向邊緣的不同相位。更特別地，相位選擇塊203將選擇對于該目前信號而言為90度延遲的信號。在一實施例中，F(xiàn)$I是被初始選擇并因此關(guān)聯(lián)為0度，F(xiàn)4Q則是關(guān)聯(lián)于90度，F(xiàn)4I(bar)是關(guān)聯(lián)于180度，而F4Q(bar)是關(guān)聯(lián)于270度。因為每個隨后的信號對目前信號皆延遲90度，信號F4便將相應(yīng)地延遲。
圖2B描述包含兩選擇階段的示范相位選擇塊203。在一第一階段中，該同相(I)與正交(Q)信號可利用差動至單端(differential-to-single-ended)放大器210與211而放大。放大器210與211可分別地使用信號206A與206B，而在正向與負向放大之間切換。使用一控制信號206C的邏輯門塊214(在此實施例中，包含一轉(zhuǎn)換器與NAND門)，可決定何者信號是實際做為信號F4的輸出。因此，控制信號206(圖2A)可使用控制信號206A、206B與206C(圖2B)而被執(zhí)行。
值得注意的是，一的信號相位的突然選擇，可導(dǎo)致在信號Fout的不連續(xù)產(chǎn)生，其可造成由該選擇相位所計時的一區(qū)分器電路的錯誤。從一相位至次一的逐漸轉(zhuǎn)變可作用以避免在一區(qū)分器電路中的錯誤產(chǎn)生。
因此，便需要一相位選擇器可逐漸而不是突如其然地轉(zhuǎn)變相位。

發(fā)明內(nèi)容
一用于選擇差動輸出的相位選擇器是被提供的。該相位選擇器可包含兩相配的晶體管電路。該晶體管電路的一可接收像是f4I/f4I(bar)的第一差動輸入信號，而該另外的晶體管電路可接收像是f4Q/f4Q(bar)的第二差動輸入信號。
一第一晶體管電路可被使用以轉(zhuǎn)儲由該第一差動輸入信號所產(chǎn)生的輸出電流為Vdd。一第二晶體管電路可被使用以操縱由該第二差動輸入信號所產(chǎn)生的輸出電流至兩輸出線，藉此提供一差動輸出信號至該輸出線上。
為了避免在整流模式中的差錯，提供至該晶體管電路的控制信號可從其第一邏輯數(shù)值，逐漸轉(zhuǎn)變至其第二邏輯數(shù)值。這些控制信號，如之后所描述的，是被提供至一多數(shù)晶體管的柵極。因此，整流相位選擇包含逐漸地激活某些晶體管并關(guān)閉其它晶體管。值得注意的是，關(guān)于激活該晶體管的周期大致上是等于關(guān)于關(guān)閉該晶體管的周期。此外，這些周期延伸許多包括該第一與第二差動輸入信號的一些(舉例而言，至少二)循環(huán)。改變該差動輸出信號的極性，可利用改變提供至該第按晶體管電路的兩控制信號而執(zhí)行。
在一實施例中，各個晶體管電路可包含一連接至一第一電壓源與四組晶體管對的電流源。在該第一晶體管對中，該柵極接收該第一與第二差動輸入信號之一，且該源極是連接至該電流源。該第一晶體管對的一晶體管漏極是連接至一第一節(jié)點，而該第一晶體管對的另一晶體管漏極是連接至一第二節(jié)點。
在該第二晶體管對中，該柵極接收一第一控制信號而該漏極是連接至一第二電壓源。該第二晶體管對的一晶體管源極是連接至該第一節(jié)點，而該第二晶體管對的另一晶體管源極是連接至該第二節(jié)點。
在該第三晶體管對中，該第三晶體管對的柵極接收一第二控制信號。該第三晶體管對的一晶體管源極是連接至該第一節(jié)點，而該第三晶體管對的另一晶體管源極是連接至該第二節(jié)點。該第三晶體管對的一晶體管漏極是連接至一輸出線，而該第三晶體管對的另一晶體管漏極是連接至該另一輸出線。
在該第四晶體管對中，該第三晶體管對的柵極接收一電三控制信號。該第四晶體管對的一晶體管源極是連接至該第一節(jié)點，而第四晶體管對的另一晶體管源極是連接至該第二節(jié)點。該第四晶體管對的一晶體管漏極是連接至一輸出線，而該第四晶體管對的另一晶體管漏極是連接至該另一輸出線。注意一電阻在各個輸出線與該第一電壓源之間連接。


圖1描述包含一預(yù)分頻器一簡化的頻率合成器。
圖2A描述包含一相位選擇器的示范預(yù)分頻器。
圖2B描述可在一預(yù)分頻器中使用的已知相位選擇器。
圖3描述一示范整流相位選擇器。
圖4描述說明從一相位逐漸整流至另一的時序圖。
具體實施例方式
圖3描述一示范整流相位選擇器300。在此實施例中，相位選擇器300可作用為一多任務(wù)器，以選擇并緩沖四個輸入信號的一。這些輸入信號可以V(f4I、f4I(bar))、V(f4I(bar)、f4I)、V(f4Q、f4Q(bar))與V(f4Q(bar)、f4Q)。
相位選擇可透過如表格1所示的低擺幅差動邏輯相位選擇控制信號S0、S1、S2、S3、S4與S5而達成。

表格1輸出相位與相關(guān)邏輯信號如圖3中所示，相位選擇器300包含一整合的多數(shù)n型信道金氧半晶體管(NMOS)311-318，以傳輸在輸出線上的一差動信號Out與Out(bar)。在一實施例中，晶體管305、306、314與315分別地在其柵極上接收信號f4I、f4I(bar)、f4Q、f4Q(bar)。
晶體管303與305是串聯(lián)連接在一高(更為正向)電壓源Vdd與一電流源307之間。相同地，晶體管304與306是串聯(lián)連接在一高電壓源Vdd與一電流源307之間(其接著是連接至一低電壓源Vss)。晶體管301是在輸出線Out與一晶體管305的漏極(以及一晶體管303的源極)(在此也稱為節(jié)點)之間連接。晶體管302是在輸出線Out(bar)與該晶體管305的漏極之間連接。晶體管308是于輸出線Out與一晶體管306的漏極(以及一晶體管304的源極)(在此也稱為節(jié)點)之間連接。晶體管309是在輸出線Out(bar)與該晶體管306的漏極之間連接。晶體管301與309是由控制信號S0所控制，晶體管302與308是由控制信號S2所控制，而晶體管303與304是由控制信號S4所控制。注意電阻320與319是在輸出線Out與Out(bar)以及高電壓源Vdd之間連接。
晶體管312與314是串聯(lián)連接于一高電壓源Vdd與一電流源316之間。相同地，晶體管313與315是串聯(lián)連接在一高電壓源Vdd與一電流源316之間(其接著是連接至一低電壓源Vss)。晶體管310是在輸出線Out與一晶體管314的漏極(以及一晶體管312的源極)之間連接。晶體管311是在輸出線Out(bar)與該晶體管314的漏極之間連接。晶體管317是于輸出線Out與一晶體管315的漏極(以及一晶體管313的源極)之間連接。晶體管318是在輸出線Out(bar)與該晶體管315的漏極之間連接。晶體管310與318是由控制信號S1所控制，晶體管311與317是由控制信號S3所控制，而晶體管312與313是由控制信號S5所控制。
在此配置中，相位選擇器300基本上包含兩晶體管電路。更特別地，相位選擇器300包含一用以接收一第一差動輸入信號f4I/f4I(bar)的第一晶體管電路，以及一用以接收一第二差動輸入信號f4Q/f4Q(bar)的第二晶體管電路。
值得注意的是，該第一與第二晶體管電路是相配的。舉例而言，該第一晶體管電路包含電流源307與晶體管301、302、303、304、308與309，對應(yīng)于該第二晶體管所包含的電流源316與晶體管310、311、312、313、317與318。此相配使用刻度或鏡對稱的方式配置以促進形成相位選擇器300。如此相配也促進信號對稱性，其可在一合成器中將假信號(毛刺)最小化。
一相位可利用選擇適當(dāng)?shù)目刂菩盘朣0-S5而被選擇。舉例而言，在相位P3被提供時，控制信號S3與S4可被設(shè)定為一高邏輯數(shù)值，而控制信號S0、S1與S2可被設(shè)定為一低邏輯數(shù)值。在此情況中，晶體管303、304、311與317是傳導(dǎo)的，且在相位選擇器300中所有其它的晶體管則不傳導(dǎo)。
因此，包含晶體管303與304的該晶體管電路(其可以控制信號S4而被激活)可被使用以傳儲由差動輸入信號f4I/f4I(bar)所產(chǎn)生的一輸出電流為Vdd。相反的，包含晶體管311與317的該晶體管電路(其可以控制信號S3而被激活)可被使用以操縱由差動輸入信號f4Q/f4Q(bar)所產(chǎn)生的一輸出電流至輸出線Out與Out(bar)，藉此提供該要求差動輸出信號至那些輸出線。而更特別地，該差動信號V(f4Q(bar)、f4Q)可分別的在輸出線Out與Out(bar)上被提供。
其它的相位也可使用如在表格1中所顯示的適當(dāng)控制信號而被提供。注意改變兩控制信號可翻轉(zhuǎn)該差動輸出信號的極性。舉例而言，為了從V(f4I、f4I(bar))改變至V(f4I(bar)、f4I)，可切換該控制信號S0與S2的邏輯數(shù)值。同樣地，為了從V(f4Q、f4Q(bar))改變至V(f4Q(bar)、f4Q)，可切換該控制信號S1與S3的邏輯數(shù)值。
相位選擇器300可支持至少兩模式一相位整流模式與一靜態(tài)模式。在該相位整流模式中，該四個可能輸出的每個，是以P1、P1、P2、P3、P1、P1、P2、P3、P0、...的序列被連續(xù)地選擇。在一實施例中，一相位選擇狀態(tài)機器驅(qū)動該需要用以達成該輸出相位序列的相位選擇輸入(換言之，信號S0-S5)。在該靜態(tài)模式中，只有一相位是被選擇的。在此情況中，該相位選擇狀態(tài)機器可停止整流且該相位選擇輸入是維持根據(jù)表格1的一特定狀態(tài)。
值得注意的是，在該相位整流模式中，可利用連續(xù)地混和該輸入相位而避免該差錯，以產(chǎn)生在輸出的一無差錯信號。更特別地，混和可以故意地減少該相位選擇獲得與適當(dāng)?shù)貙υ撦斎胄盘?換言之，輸入信號f4)的許多循環(huán)改變該相位選擇信號S0-S5而被執(zhí)行。符合本發(fā)明的一觀點，該相位選擇器可在該相位選擇信號改變時，在鄰近輸入信號之間內(nèi)插。舉例而言，圖4描述一時序圖400，其顯示從相位P0(具有一高邏輯數(shù)值的信號S0與S5)逐漸整流至相位P1(具有一高邏輯數(shù)值的信號S1與S4)。更有利的，此混和可避免存在的差錯。
在一實施例中，一用于操作一相位選擇器的計算機可執(zhí)行軟件程序可被提供。此軟件程序可包含用于決定該適當(dāng)控制信號的裝置、用于使用一晶體管電路以轉(zhuǎn)儲由一第一差動輸入信號所產(chǎn)生的一輸出電流為Vdd的裝置，以及用于使用該另一晶體管電路，操縱由一第二差動信號所產(chǎn)生的輸出電流至該相位選擇器的輸出線的裝置，藉此提供一差動輸出信號至該輸出線。在另一實施例中，該相位選擇器可由一狀態(tài)機器所操作。
雖然所描述的實施例是已經(jīng)參考該伴隨附圖于此被詳細描述，其應(yīng)被了解的是本發(fā)明并不限制于這些特定實施例。他們并不預(yù)期為徹底的或限制本發(fā)明為發(fā)表的特定形式。就其本身而言，在此領(lǐng)域中的實踐者而言，許多修正與變化都是明顯的。
舉例而言，在其它實施例中，一相位選擇器可使用一4:1多任務(wù)器而執(zhí)行，像是做為三個2:1多任務(wù)器的串聯(lián)。然而，注意該相位選擇器300對一4:1多任務(wù)器執(zhí)行成為三個2:1多任務(wù)器的串聯(lián)而言，可有利地耗費較少的功率，并具有更佳的相位相配特性。
注意該電流源、電阻與n型信道金氧半晶體管可根據(jù)該要求的頻率范圍及/或所使用程序而被尺寸化，以制程該相位選擇器。舉例而言，在一實施例中，電流源307與316可提供100-1000微安培(μamps)，電阻319與320可提供100-5000歐姆(Ohms)，接收該差動輸入信號的該n型信道金氧半晶體管(換言之，晶體管305、306、314與315)，可具有一最小長度(藉此促進最大速度)，而該剩余的n型信道金氧半晶體管(換言之，接收控制信號S1-S5的晶體管)可被尺寸化以增加該Vgs(柵極至源極電壓)-Vt(門檻電壓)(以促進該電流的混和)。
據(jù)此，其預(yù)期本發(fā)明的觀點是以權(quán)利要求與其等價描述所定義。
權(quán)利要求
1.一種用于選擇一差動輸出的相位選擇器，該相位選擇器包括一第一晶體管電路，用于接收一第一差動輸入信號；一第二晶體管電路，用于接收一第二差動輸入信號；一輸出線對，連結(jié)至該第一與第二晶體管電路，其中該輸出線提供該差動輸出，且其中該第一與第二晶體管電路實質(zhì)上相匹配。
2.如權(quán)利要求1的相位選擇器，其中各晶體管電路包含一電流源，連接至一第一電壓源；一第一晶體管對，其中該第一晶體管對的柵極接收該第一與第二差動輸入信號之一，該第一晶體管對的源極連接至該電流源，該第一晶體管對的一晶體管的漏極連接至一第一節(jié)點，且該第一晶體管對的另一晶體管的漏極連接至一第二節(jié)點；一第二晶體管對，其中該第二晶體管對的柵極接收一第一控制信號，該第二晶體管對的漏極連接至一第二電壓源，該第二晶體管對的一晶體管的源極連接至該第一節(jié)點，且該第二晶體管對的另一晶體管的源極連接至該第二節(jié)點；一第三晶體管對，其中該第三晶體管對的柵極接收一第二控制信號，該第三晶體管對的一晶體管的源極連接至該第一節(jié)點，該第三晶體管對的另一晶體管的源極連接至該第二節(jié)點，該第三晶體管對的一晶體管的漏極連接至該輸出線對中的一輸出線，且該第三晶體管對的另一晶體管的漏極連接至該輸出線對中的另一輸出線；以及一第四晶體管對，其中該第四晶體管對的柵極接收一第三控制信號，該第四晶體管對的一晶體管的源極連接至該第一節(jié)點，該第四晶體管對的另一晶體管的源極連接至該第二節(jié)點，該第四晶體管對的一晶體管的漏極連接至該該輸出線對中的一輸出線，且該第四晶體管對的另一晶體管的漏極連接至該輸出線對中的另一輸出線。
3.如權(quán)利要求2的相位選擇器，其中各晶體管為一n型信道金氧半晶體管(NMOS)。
4.如權(quán)利要求2的相位選擇器，進一步包含在各輸出線與該第一電壓源之間連接的電阻。
5.一種操作包含一第一晶體管電路與一第二晶體管電路的相位選擇器的方法，該方法包括決定用于該第一與第二晶體管電路的控制電壓；使用該第一晶體管電路以轉(zhuǎn)儲由一第一差動輸入信號所產(chǎn)生的輸出電流為Vdd；以及使用該第二晶體管電路操縱由一第二差動輸入信號所產(chǎn)生的輸出電流至輸出線，藉此提供一差動輸出信號至該輸出線。
6.如權(quán)利要求5的方法，進一步包含藉由改變該第二晶體管電路的兩控制信號來改變該差動輸出信號的極性。
7.如權(quán)利要求5的方法，進一步包含以提供由一第一邏輯數(shù)值至第二邏輯數(shù)值的一控制信號漸變過程，而整流相位選擇。
8.如權(quán)利要求7的方法，其中整流相位選擇包含逐漸地激活至少一第一晶體管，以及逐漸地關(guān)閉至少一第二晶體管。
9.如權(quán)利要求8的方法，其中與激活該至少一第一晶體管相關(guān)的一第一周期等于與關(guān)閉該至少一第二晶體管相關(guān)的一第二周期。
10.如權(quán)利要求9的方法，其中該第一與第二周期延伸至一包括該第一與第二差動輸入信號的輸入信號的數(shù)個循環(huán)。
11.如權(quán)利要求10的方法，其中該數(shù)個循環(huán)包括至少兩循環(huán)。
12.一種設(shè)計一相位選擇器的方法，該方法包括提供一第一晶體管電路，以接收一第一差動輸入信號；提供一第二晶體管電路，以接收一第二差動輸入信號；以及提供一選擇性地連接至該第一與第二晶體管電路的輸出線對，其中該輸出線提供一差動輸出，且其中該第一與第二晶體管電路是相配的。
13.如權(quán)利要求12的方法，針對各晶體管電路進一步包含提供一連接至一第一電壓源的電流源；提供一第一晶體管對，其中該第一晶體管對的柵極接收該第一與第二差動輸入信號其中一差動輸入信號，該第一晶體管對的源極連接至該電流源，該第一晶體管對的一晶體管的漏極連接至一第一節(jié)點，且該第一晶體管對的另一晶體管的漏極連接至一第二節(jié)點；提供一第二晶體管對，其中該第二晶體管對的柵極接收一第一控制信號，該第二晶體管對的漏極連接至一第二電壓源，該第二晶體管對的一晶體管的源極連接至該第一節(jié)點，且該第二晶體管對的另一晶體管的源極連接至該第二節(jié)點；提供一第三晶體管對，其中該第三晶體管對的柵極接收一第二控制信號，該第三晶體管對的一晶體管的源極連接至該第一節(jié)點，該第三晶體管對的另一晶體管的源極連接至該第二節(jié)點，該第三晶體管對的一晶體管的漏極連接至該輸出線對中的一輸出線，且該第三晶體管對的另一晶體管的漏極連接至該輸出線對中的另一輸出線；以及提供一第四晶體管對，其中該第四晶體管對的柵極接收一第三控制信號，該第四晶體管對的一晶體管的源極連接至該第一節(jié)點，該第四晶體管對的另一晶體管的源極連接至該第二節(jié)點，該第四晶體管對的一晶體管的漏極連接至該該輸出線對中的一輸出線，且該第四晶體管對的另一晶體管的漏極連接至該輸出線對中的另一輸出線。
14.如權(quán)利要求13的方法，其中各個晶體管是指定為一n型信道金氧半晶體管(NMOS)。
15.如權(quán)利要求14的方法，進一步包含提供在各輸出線與該第一電壓源之間連接的電阻。
16.一種相位選擇器，包括用以選擇性地轉(zhuǎn)儲由一第一差動輸入信號所產(chǎn)生的輸出電流為Vdd的裝置；以及用以選擇性地操縱由一第二差動輸入信號所產(chǎn)生的輸出電流至該相位選擇器輸出線的裝置，藉此提供一差動輸出信號至該輸出線。
17.如權(quán)利要求16的相位選擇器，進一步包含用以利用改變提供至該用以選擇性地操縱裝置的控制信號而改變該差動輸出信號極性的裝置。
18.如權(quán)利要求16的相位選擇器，進一步包含用以提供由一第一邏輯數(shù)值至第二邏輯數(shù)值的一控制信號漸變過程的裝置，該控制信號被提供至用以選擇性操作的裝置。
19.如權(quán)利要求18的相位選擇器，其中該用以提供一漸變過程的裝置，包含用于逐漸地激活至少一第一晶體管以及逐漸地關(guān)閉至少一第二晶體管的一狀態(tài)機器或計算機可執(zhí)行程序指示。
20.一種狀態(tài)機器或一計算機可執(zhí)行轉(zhuǎn)體程序，用于操作一相位選擇器，該相位選擇器包含一第一晶體管電路與一第二晶體管電路，該軟件程序包括用于決定為了該第一與第二晶體管電路的控制信號的指示；用于使用該第一晶體管電路以轉(zhuǎn)儲由一第一差動輸入信號所產(chǎn)生的輸出電流為Vdd的指示；以及用于使用該第二晶體管電路以操縱由一第二差動輸入信號所產(chǎn)生的輸出電流至該相位選擇器輸出線的指示，藉此提供一差動輸出信號至該輸出線。
全文摘要
本申請?zhí)峁┮环N用于選擇一差動輸出的相位選擇器。該相位選擇器可包含兩個相配的晶體管電路。一第一晶體管電路可接收一第一差動輸入信號，而一第二晶體管電路可接收一第二差動輸入信號?？墒褂迷摰染w管電路其中一晶體管電路以轉(zhuǎn)儲由一第一差動輸入信號所產(chǎn)生的輸出電流為Vdd，而使用。該等晶體管電路中另一晶體管電路以操縱由一第二差動輸入信號所產(chǎn)生的輸出電流至該相位選擇器的輸出線，藉此提供一差動輸出信號至該輸出線。
文檔編號H03K5/00GK1677864SQ200510053168
公開日2005年10月5日 申請日期2005年3月3日 優(yōu)先權(quán)日2004年3月3日
發(fā)明者M·P·馬克, M·特洛維蒂 申請人:美商亞瑟羅斯通訊股份有限公司