專(zhuān)利名稱(chēng)：模數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種模數(shù)轉(zhuǎn)換器。本發(fā)明特別涉及一種將模擬信號(hào)分為多次進(jìn)行轉(zhuǎn)換的流水線(xiàn)型和循環(huán)型的模數(shù)轉(zhuǎn)換器。
背景技術(shù)：
近年來(lái)，移動(dòng)電話(huà)等移動(dòng)機(jī)器上，逐漸搭載了圖像拍攝功能、圖像再生功能、運(yùn)動(dòng)圖像攝影功能、及運(yùn)動(dòng)圖像再生功能等各種各樣的附加功能。隨之而來(lái)的是，對(duì)模數(shù)轉(zhuǎn)換器(以下，稱(chēng)“AD轉(zhuǎn)換器”)的小型化、高精度化、高速化、和省電化的要求也越來(lái)越高。作為這種AD轉(zhuǎn)換器的規(guī)格，公知有將模擬信號(hào)分為多次進(jìn)行轉(zhuǎn)換，并通過(guò)設(shè)置循環(huán)級(jí)段而小型化的AD轉(zhuǎn)換器(例如，參照專(zhuān)利文獻(xiàn)1)。
在專(zhuān)利文獻(xiàn)1的第1圖中，在前級(jí)段中設(shè)置采樣保持電路S/H1及具備放大功能的減法電路SUB1，后級(jí)段中設(shè)置采樣保持電路S/H3、采樣保持電路S/H4及具備放大功能的減法電路SUB2。假設(shè)用運(yùn)算放大器構(gòu)成這些電路，則必須給運(yùn)算放大器供給驅(qū)動(dòng)用的電源。這樣，當(dāng)用使用了多個(gè)運(yùn)算放大器的AD轉(zhuǎn)換器構(gòu)成集成電路時(shí)，就得從電源處給各運(yùn)算放大器配以電源線(xiàn)，對(duì)其供電。由于電源布線(xiàn)中包含電阻成分，因此電源電壓降低、不能給運(yùn)算放大器供給足夠的電源電壓。這時(shí)，會(huì)對(duì)運(yùn)算放大器產(chǎn)生影響，使其特性劣化。從而，運(yùn)算放大器的特性由于各種原因發(fā)生劣化，使得AD轉(zhuǎn)換器整體的精度下降。
專(zhuān)利文獻(xiàn)1特開(kāi)平4-26229號(hào)公報(bào)。

發(fā)明內(nèi)容
本發(fā)明鑒于上述問(wèn)題，其目的就在于，提高AD轉(zhuǎn)換器的精度。
本發(fā)明的一方式，提供一種模數(shù)轉(zhuǎn)換器，將輸入模擬信號(hào)分為多次轉(zhuǎn)換為多位數(shù)字信號(hào)，具有多個(gè)放大電路，將該多個(gè)放大電路之中、要求精度的放大電路靠近電源配置。
分為多次轉(zhuǎn)換為多位數(shù)字信號(hào)的流水線(xiàn)型和循環(huán)型以及這二者的混合型的模數(shù)轉(zhuǎn)換器的多個(gè)放大電路，并不要求有統(tǒng)一的精度。對(duì)越靠近高位的部分進(jìn)行放大的放大電路要求具有越高的精度，而對(duì)越靠低位的部分進(jìn)行放大的放大電路具有的精度要求越松。本發(fā)明，通過(guò)將精度要求越高的放大電路配置得距電源越近，縮短了去往要求精度的放大電路的電源布線(xiàn)，從而能對(duì)其供給壓降小、精度高的電源電壓。因此，該放大電路的精度較高，AD轉(zhuǎn)換器整體的精度也能提高。再者，所謂“放大電路”，也包含放大率為1倍的、即采樣保持電路。所謂“電源”，當(dāng)模擬轉(zhuǎn)換器由集成電路構(gòu)成時(shí)，包含電源輸入端子。
也可以將輸入模擬信號(hào)最先輸入的放大電路，配置得比其他放大電路更靠近電源。這樣，能夠令這個(gè)使用最大信號(hào)的放大電路的精度提高。另外，可按照輸入模擬信號(hào)的傳遞順序，配置多個(gè)放大電路距電源的遠(yuǎn)近。隨著從高位轉(zhuǎn)換變到低位轉(zhuǎn)換，對(duì)構(gòu)成元件的精度要求也逐漸降低，可令放大電路為與其相適應(yīng)的精度。
也可以將多個(gè)放大電路之中、要求精度的放大電路配置得遠(yuǎn)離成為噪聲源的電路。特別是，當(dāng)模擬電路和數(shù)字電路在集成電路中混合存在時(shí)，若產(chǎn)生噪聲，模擬電路極易受到影響。通過(guò)將越是要求精度的放大電路配置得距噪聲源電路越遠(yuǎn)，在離開(kāi)噪聲源電路的距離的幫助下，通過(guò)利用基板的電阻成分和電容成分形成的低通效果能夠減少噪聲。因此，能提高該放大電路的精度，并提高AD轉(zhuǎn)換器整體的精度。
也可以將輸入模擬信號(hào)最先輸入的放大電路，配置得比其他放大電路更加遠(yuǎn)離成為噪聲源的電路。這樣，能夠令這個(gè)使用最大信號(hào)的放大電路的精度提高。另外，可按照輸入模擬信號(hào)的傳遞順序，配置多個(gè)放大電路距噪聲源電路的遠(yuǎn)近。隨著從高位轉(zhuǎn)換變到低位轉(zhuǎn)換，對(duì)構(gòu)成元件的精度要求也逐漸降低，可令放大電路為與其相適應(yīng)的精度。這里，所謂噪聲源電路，包含生成時(shí)鐘信號(hào)的時(shí)鐘信號(hào)生成電路及進(jìn)行數(shù)字信號(hào)處理的數(shù)字電路。時(shí)鐘生成電路中由于流過(guò)較大電流，因此是較大的噪聲源。因此，距時(shí)鐘生成電路越遠(yuǎn)，放大電路的噪聲特性也就越好。
也可以具有多個(gè)將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的數(shù)字值的級(jí)段，多個(gè)級(jí)段之中，有1個(gè)以上的級(jí)段包含多個(gè)放大電路之中的1個(gè)放大電路，該放大電路，對(duì)輸入的模擬信號(hào)、和將自身級(jí)段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換為模擬值后得到的信號(hào)之差進(jìn)行放大，并反饋到自身級(jí)段的輸入中。這樣，通過(guò)將由具備多個(gè)1階放大的循環(huán)型級(jí)段的級(jí)段構(gòu)成的流水線(xiàn)型AD轉(zhuǎn)換器的放大電路如上所述進(jìn)行配置，從而提高該AD轉(zhuǎn)換器整體的精度。
也可以具有多個(gè)將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的數(shù)字值的級(jí)段，多個(gè)級(jí)段之中，有1個(gè)以上的級(jí)段包含多個(gè)放大電路之中的2個(gè)放大電路，2個(gè)放大電路之中的第一放大電路，以給定的放大率對(duì)輸入的模擬信號(hào)進(jìn)行放大，2個(gè)放大電路之中的第二放大電路，對(duì)第一放大電路的輸出模擬信號(hào)、和以與給定的放大率實(shí)質(zhì)相同的放大率放大過(guò)的、將自身級(jí)段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換為模擬值后得到的信號(hào)、之差以給定的放大率進(jìn)行放大，并反饋到自身級(jí)段的輸入中。這樣，通過(guò)將由具備多個(gè)2階放大的循環(huán)型級(jí)段的級(jí)段構(gòu)成的流水線(xiàn)型AD轉(zhuǎn)換器的放大電路如上所述進(jìn)行配置，從而提高該AD轉(zhuǎn)換器整體的精度。再者，所謂“第一放大電路”，也包含1倍放大率、即采樣保持電路。
也可以具備將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的模擬值的AD轉(zhuǎn)換電路、和將AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號(hào)的DA轉(zhuǎn)換電路，多個(gè)放大電路之中的第一放大電路，以給定的放大率對(duì)輸入的模擬信號(hào)進(jìn)行放大，多個(gè)放大電路之中的第二放大電路，對(duì)第一放大電路的輸出模擬信號(hào)、和以與給定的放大率實(shí)質(zhì)相同的放大率放大過(guò)的DA轉(zhuǎn)換電路的輸出模擬信號(hào)、之差以給定的放大率進(jìn)行放大，并反饋到AD轉(zhuǎn)換電路及第一放大電路中。這樣，通過(guò)將循環(huán)型的AD轉(zhuǎn)換器的放大電路如上所述進(jìn)行配置，從而提高該AD轉(zhuǎn)換器整體的精度。再者，所謂“第一放大電路”，也包含1倍放大率、即采樣保持電路。
本發(fā)明的另一方式。提供一種模數(shù)轉(zhuǎn)換器，將輸入模擬信號(hào)分為多次轉(zhuǎn)換為多位數(shù)字信號(hào)，具有多個(gè)放大電路，將多個(gè)放大電路之中、要求精度的放大電路配置得遠(yuǎn)離成為噪聲源的電路。
分為多次轉(zhuǎn)換為多位數(shù)字信號(hào)的流水線(xiàn)型和循環(huán)型以及這二者的混合型的模數(shù)轉(zhuǎn)換器的多個(gè)放大電路，并不要求有統(tǒng)一的精度。對(duì)越靠近高位的部分進(jìn)行放大的放大電路要求具有越高的精度，而對(duì)越靠低位的部分進(jìn)行放大的放大電路具有的精度要求越松。本發(fā)明，通過(guò)將精度要求越高的放大電路配置得距成為噪聲源的電路越遠(yuǎn)，在離開(kāi)噪聲源電路的距離的幫助下，通過(guò)利用基板的電阻成分和電容成分形成的低通效果能夠減少噪聲。因此，該放大電路的精度較高，AD轉(zhuǎn)換器整體的精度也能提高。再者，所謂“放大電路”，也包含放大率為1倍的、即采樣保持電路。
也可以將輸入模擬信號(hào)最先輸入的放大電路，配置得比其他放大電路更加遠(yuǎn)離成為噪聲源的電路。這樣，能夠令這個(gè)使用最大信號(hào)的放大電路的精度提高。另外，可按照輸入模擬信號(hào)的傳遞順序，由遠(yuǎn)至近設(shè)定多個(gè)放大電路距電源的距離。隨著從高位轉(zhuǎn)換變到低位轉(zhuǎn)換，對(duì)構(gòu)成元件的精度要求也逐漸降低，可令放大電路為與其相適應(yīng)的精度。這里所謂成為噪聲源的電路，包含生成時(shí)鐘信號(hào)的時(shí)鐘生成電路或進(jìn)行數(shù)字信號(hào)處理的數(shù)字電路。特別是，當(dāng)模擬電路和數(shù)字電路混合存在于集成電路中時(shí)，如果發(fā)生噪聲，模擬電路易受到影響。而且由于時(shí)鐘生成電路中流有較大電流，是大的噪聲源。因此，離時(shí)鐘生成電路越遠(yuǎn)的放大電路，其噪聲特性越好。
也可以具有多個(gè)將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的數(shù)字值的級(jí)段，多個(gè)級(jí)段之中，有1個(gè)以上的級(jí)段包含多個(gè)放大電路之中的1個(gè)放大電路，該放大電路，對(duì)輸入的模擬信號(hào)、和將自身級(jí)段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換為模擬值后得到的信號(hào)之差進(jìn)行放大，并反饋到自身級(jí)段的輸入中。這樣，通過(guò)將由具備多個(gè)1階放大的循環(huán)型級(jí)段的級(jí)段構(gòu)成的流水線(xiàn)型AD轉(zhuǎn)換器的放大電路如上所述進(jìn)行配置，從而提高該AD轉(zhuǎn)換器整體的精度。
也可以具有多個(gè)將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的數(shù)字值的級(jí)段，多個(gè)級(jí)段之中，有1個(gè)以上的級(jí)段包含多個(gè)放大電路之中的2個(gè)放大電路，2個(gè)放大電路之中的第一放大電路，以給定的放大率對(duì)輸入的模擬信號(hào)進(jìn)行放大，2個(gè)放大電路之中的第二放大電路，對(duì)第一放大電路的輸出模擬信號(hào)、和以與給定的放大率實(shí)質(zhì)相同的放大率放大過(guò)的、將自身級(jí)段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換為模擬值后得到的信號(hào)、之差以給定的放大率進(jìn)行放大，并反饋到自身級(jí)段的輸入中。這樣，通過(guò)將由具備多個(gè)2階放大的循環(huán)型級(jí)段的級(jí)段構(gòu)成的流水線(xiàn)型AD轉(zhuǎn)換器的放大電路如上進(jìn)行配置，從而提高該AD轉(zhuǎn)換器整體的精度。再者，所謂“第一放大電路”，也包含1倍放大率、即采樣保持電路。
也可以具備將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的模擬值的AD轉(zhuǎn)換電路、和將AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號(hào)的DA轉(zhuǎn)換電路，多個(gè)放大電路之中的第一放大電路，以給定的放大率對(duì)輸入的模擬信號(hào)進(jìn)行放大，多個(gè)放大電路之中的第二放大電路，對(duì)第一放大電路的輸出模擬信號(hào)、和以與給定的放大率實(shí)質(zhì)相同的放大率放大過(guò)的DA轉(zhuǎn)換電路的輸出模擬信號(hào)、之差以給定的放大率進(jìn)行放大，并反饋到AD轉(zhuǎn)換電路及第一放大電路中。這樣，通過(guò)將循環(huán)型的AD轉(zhuǎn)換器的放大電路如上所述進(jìn)行配置，從而提高該AD轉(zhuǎn)換器整體的精度。再者，所謂“第一放大電路”，也包含1倍放大率、即采樣保持電路。
再者，將上述構(gòu)成要素進(jìn)行任意組合、或?qū)⒈景l(fā)明的構(gòu)成要素以及表現(xiàn)在方法、裝置、系統(tǒng)等之間相互置換得到的結(jié)果，都可作為本發(fā)明的實(shí)施方式。


圖1表示第一實(shí)施方式中的AD轉(zhuǎn)換器的結(jié)構(gòu)的圖。
圖2表示第一實(shí)施方式下的AD轉(zhuǎn)換器的動(dòng)作過(guò)程的流程圖。
圖3表示單端的開(kāi)關(guān)電容運(yùn)算放大器構(gòu)成的圖。
圖4是對(duì)開(kāi)關(guān)電容運(yùn)算放大器的動(dòng)作進(jìn)行說(shuō)明的時(shí)序圖。
圖5表示單端中的運(yùn)算放大器的差動(dòng)放大部分的等效電路的圖。
圖6表示由完全差動(dòng)方式的開(kāi)關(guān)電容運(yùn)算放大器構(gòu)成的圖。
圖7表示完全差動(dòng)方式中運(yùn)算放大器的差動(dòng)放大部分的等效電路圖。
圖8表示第一實(shí)施方式中的放大電路的第一配置樣式的示意圖。
圖9表示第一配置樣式的比較例中的放大電路的配置樣式的示意圖。
圖10表示第一實(shí)施方式中的放大電路的第二配置樣式的示意圖。
圖11表示第一實(shí)施方式中的放大電路的第三配置樣式的示意圖。
圖12表示第一實(shí)施方式中的放大電路的第四配置樣式的示意圖。
圖13表示第一實(shí)施方式中的放大電路的第五配置樣式的示意圖。
圖14表示第一實(shí)施方式中的放大電路的第六配置樣式的示意圖。
圖15表示第一實(shí)施方式中的放大電路的第七配置樣式的示意圖。
圖16表示第七配置樣式的比較例中的放大電路的配置樣式的示意圖。
圖17表示第一實(shí)施方式中的放大電路的第八配置樣式的示意圖。
圖18表示第一實(shí)施方式中的放大電路的第九配置樣式的示意圖。
圖19表示第一實(shí)施方式中的放大電路的第十配置樣式的示意圖。
圖20表示第一實(shí)施方式中的放大電路的第十一配置樣式的示意圖。
圖21表示第一實(shí)施方式中的放大電路的第十二配置樣式的示意圖。
圖22表示第一實(shí)施方式中的放大電路的第十三配置樣式的示意圖。
圖23表示第二實(shí)施方式的AD轉(zhuǎn)換器的結(jié)構(gòu)。
圖24表示第二實(shí)施方式中的放大電路的第一配置樣式的示意圖。
圖25表示第二實(shí)施方式中的放大電路的第二配置樣式的示意圖。
圖26表示第二實(shí)施方式中的放大電路的第三配置樣式的示意圖。
圖27表示第二實(shí)施方式中的放大電路的第四配置樣式的示意圖。
具體實(shí)施例方式
(第一實(shí)施方式)第一實(shí)施方式是一個(gè)AD轉(zhuǎn)換器的示例，其通過(guò)用非循環(huán)型的前級(jí)轉(zhuǎn)換4位，用循環(huán)型的后級(jí)逐2位進(jìn)行轉(zhuǎn)換、且后級(jí)循環(huán)3次，共計(jì)輸出10位。
圖1表示第一實(shí)施方式中的AD轉(zhuǎn)換器的結(jié)構(gòu)。就此AD轉(zhuǎn)換器，首先對(duì)其前級(jí)段進(jìn)行說(shuō)明。輸入模擬信號(hào)Vin，輸入到第一放大電路11及第一AD轉(zhuǎn)換電路12中。第一AD轉(zhuǎn)換電路12為快閃型，其分辨率、即轉(zhuǎn)換位數(shù)為4位。第一AD轉(zhuǎn)換電路12，將輸入的模擬信號(hào)轉(zhuǎn)換為數(shù)字值，取出高4位(D9～D6)，并輸出到圖中未表示的編碼器及第一DA轉(zhuǎn)換電路13中。第一DA轉(zhuǎn)換電路13，將由第一AD轉(zhuǎn)換電路12轉(zhuǎn)換得到的數(shù)字值轉(zhuǎn)換為模擬值。第一放大電路11，將輸入的模擬信號(hào)采樣保持后在給定的時(shí)刻輸出到第一減法電路14中。第一放大電路11，不將模擬信號(hào)放大，只起到采樣保持電路的功能。第一減法電路14，從第一放大電路11的輸出之中，將第一DA轉(zhuǎn)換電路13的輸出減去。第二放大電路15，將第一減法電路14的輸出放大為2倍。再者，第一減法電路14及第二放大電路15，可為一體化的第一減法放大電路16。這樣，可以將電路簡(jiǎn)化。
接下來(lái)，對(duì)后級(jí)段進(jìn)行說(shuō)明。第一開(kāi)關(guān)SW1及第二開(kāi)關(guān)SW2，為交替接通斷開(kāi)的開(kāi)關(guān)。第一開(kāi)關(guān)SW1接通、第二開(kāi)關(guān)SW2斷開(kāi)的狀態(tài)下，從前級(jí)段經(jīng)過(guò)第一開(kāi)關(guān)SW1輸入的模擬信號(hào)，輸入到第三放大電路19及第二AD轉(zhuǎn)換電路17中。第二AD轉(zhuǎn)換電路17也是快閃型、其分辨率、即包含1個(gè)冗余位的位數(shù)為3位。另外，供給構(gòu)成第二AD轉(zhuǎn)換電路17的電壓比較元件的參照電壓，設(shè)定為供給構(gòu)成第一AD轉(zhuǎn)換電路12的電壓比較元件的參照電壓的1/2。第二AD轉(zhuǎn)換電路17，為了進(jìn)行2位轉(zhuǎn)換，必須將第一AD轉(zhuǎn)換電路12轉(zhuǎn)換后的模擬信號(hào)放大為實(shí)質(zhì)4(2的2次方)倍。然而，由于第二放大電路15為2倍的放大率，通過(guò)將參照電壓設(shè)定為1/2，進(jìn)行調(diào)整。第二AD轉(zhuǎn)換電路17，將輸入的模擬信號(hào)轉(zhuǎn)換為數(shù)字值，取出高起第5、6位(D5～D4)，并輸出到圖中未表示的編碼器及第二DA轉(zhuǎn)換電路18中。第二DA轉(zhuǎn)換電路18，將由第二AD轉(zhuǎn)換電路17轉(zhuǎn)換得到的數(shù)字值轉(zhuǎn)換為模擬值。
第三放大電路19，將輸入的模擬信號(hào)放大為2倍后，輸出到第二減法電路20中。第二減法電路20，從第三放大電路19的輸出中，將第二DA轉(zhuǎn)換電路18的輸出減去后，輸出到第四放大電路21中。這里，第二DA轉(zhuǎn)換電路18的輸出，放大為實(shí)質(zhì)2倍?？梢酝ㄟ^(guò)將第二AD轉(zhuǎn)換電路17的基準(zhǔn)電壓范圍、和第二DA轉(zhuǎn)換電路18的基準(zhǔn)電壓范圍之比設(shè)定為1∶2來(lái)實(shí)現(xiàn)。例如，將第二AD轉(zhuǎn)換電路17的輸入以單端輸入構(gòu)成、將第二DA轉(zhuǎn)換電路18的輸入以差動(dòng)輸入構(gòu)成，就可以設(shè)定為1∶2。
第四放大電路21，將第二減法電路20的輸出放大為2倍。在此階段中，變化至第一開(kāi)關(guān)SW1為接通、第二開(kāi)關(guān)SW2為斷開(kāi)的狀態(tài)。第四放大電路21中放大的模擬信號(hào)，通過(guò)第二開(kāi)關(guān)SW2反饋到第三放大電路19及第二AD轉(zhuǎn)換電路17中。再者，第二減法電路20及第四放大電路21，也可用一體化的第二減法放大電路22。以下，重復(fù)上述的處理，第二AD轉(zhuǎn)換電路17，取出高起第7、8位(D3～D2)及高起第9、10位(D1～D0)。這樣，獲得10位的數(shù)字值。通過(guò)循環(huán)型的后級(jí)段獲得高起第5～第10位。
圖2為表示第一實(shí)施方式中的AD轉(zhuǎn)換器的動(dòng)作過(guò)程的流程圖。以下，對(duì)圖從上至下依次說(shuō)明。3個(gè)信號(hào)波形表示，第一時(shí)鐘信號(hào)CLK1、第二時(shí)鐘信號(hào)CLK2及開(kāi)關(guān)信號(hào)CLKSW。第一時(shí)鐘信號(hào)CLK1，對(duì)第一放大電路11、第二放大電路15、第一AD轉(zhuǎn)換電路12及第一DA轉(zhuǎn)換電路13的動(dòng)作進(jìn)行控制。第二時(shí)鐘信號(hào)CLk2，對(duì)第三放大電路19、第四放大電路21、第二AD轉(zhuǎn)換電路17及第二DA轉(zhuǎn)換電路18的動(dòng)作進(jìn)行控制。開(kāi)關(guān)信號(hào)CLKSW，對(duì)第一開(kāi)關(guān)SW1及第二開(kāi)關(guān)SW2的接通斷開(kāi)進(jìn)行控制。
第二時(shí)鐘信號(hào)CLK2的頻率，為第一時(shí)鐘信號(hào)CLK1的頻率的3倍。第二時(shí)鐘信號(hào)CLK2，可以第一時(shí)鐘信號(hào)CLK1為基準(zhǔn)用PLL等倍增生成。第二時(shí)鐘信號(hào)CLK2，其上升沿與第一時(shí)鐘信號(hào)CLK1的上升沿同步之后，接下來(lái)第二個(gè)下降沿與第一時(shí)鐘信號(hào)CLK1的下一個(gè)下降沿同步，再接下來(lái)第二個(gè)上升沿與第一時(shí)鐘信號(hào)CLK1的下一個(gè)上升沿同步。由于第二時(shí)鐘信號(hào)CLK2的頻率為第一時(shí)鐘信號(hào)CLK1的頻率的3倍，因此由后級(jí)段進(jìn)行的轉(zhuǎn)換處理速度也是由前級(jí)段進(jìn)行的轉(zhuǎn)換處理速度的3倍。由于對(duì)越高位進(jìn)行轉(zhuǎn)換處理中的減法和放大等模擬處理的精度對(duì)整體的轉(zhuǎn)換精度影響越大，因此負(fù)責(zé)這個(gè)處理的前級(jí)段精度要求也就越高。從而，在本實(shí)施方式的結(jié)構(gòu)中，對(duì)處理精度的要求不如前級(jí)段那么高的后級(jí)段，其轉(zhuǎn)換處理速度可比前級(jí)段的處理速度更快。
第一放大電路11及第一AD轉(zhuǎn)換電路12，在第一時(shí)鐘信號(hào)CLK1的上升沿邊緣，對(duì)輸入模擬信號(hào)Vin進(jìn)行采樣。第一放大電路11，將在第一時(shí)鐘信號(hào)CLK1為高電平時(shí)采樣得到的模擬信號(hào)進(jìn)行保持，并在第一時(shí)鐘信號(hào)CLK1為低電平時(shí)自動(dòng)清零。第二放大電路15，在第一時(shí)鐘信號(hào)CKL1的下降沿邊緣，對(duì)輸入的模擬信號(hào)進(jìn)行采樣。在第一時(shí)鐘信號(hào)CLK1為低電平時(shí)將采樣得到的模擬信號(hào)放大，輸出到第三放大電路19及第二AD轉(zhuǎn)換電路17中，并在第一時(shí)鐘信號(hào)CLK1為高電平時(shí)自動(dòng)清零。第一AD轉(zhuǎn)換電路12，在第一時(shí)鐘信號(hào)CLK1為高電平時(shí)進(jìn)行轉(zhuǎn)換動(dòng)作后輸出數(shù)字值D9～D6，在第一時(shí)鐘信號(hào)CLK1為低電平時(shí)自動(dòng)清零。第一DA轉(zhuǎn)換電路13，在第一時(shí)鐘信號(hào)CLK1為低電平時(shí)將轉(zhuǎn)換確定數(shù)據(jù)保持，并在第一時(shí)鐘信號(hào)CLK1為高電平時(shí)成為不定狀態(tài)。
第一開(kāi)關(guān)SW1，在開(kāi)關(guān)信號(hào)CLKSW為高電平時(shí)接通，在開(kāi)關(guān)信號(hào)CLKSW為低電平時(shí)斷開(kāi)。第二開(kāi)關(guān)SW2，在開(kāi)關(guān)信號(hào)CLKSW為低電平時(shí)接通，在開(kāi)關(guān)信號(hào)CLKSW為高電平時(shí)斷開(kāi)。
第三放大電路19及第二AD轉(zhuǎn)換電路17，在第二時(shí)鐘信號(hào)CLK2的上升沿邊緣，對(duì)輸入的模擬信號(hào)進(jìn)行采樣。第三放大電路19，在第二時(shí)鐘信號(hào)CLK2為高電平時(shí)將采樣得到的模擬信號(hào)進(jìn)行放大，在第二時(shí)鐘信號(hào)CLK2為低電平時(shí)自動(dòng)清零。第二AD轉(zhuǎn)換電路17在對(duì)最低位D1～D0進(jìn)行轉(zhuǎn)換期間，不進(jìn)行放大。第四放大電路21，在第二時(shí)鐘信號(hào)CLK2的下降沿邊緣，對(duì)輸入的模擬信號(hào)進(jìn)行采樣。在第二時(shí)鐘信號(hào)CLK2為低電平時(shí)對(duì)采樣得到的模擬信號(hào)進(jìn)行放大，在第二時(shí)鐘信號(hào)CLK2為高電平時(shí)自動(dòng)清零。在第二AD轉(zhuǎn)換電路17將D1～D0轉(zhuǎn)換后的接下來(lái)的半時(shí)鐘周期，不進(jìn)行放大。
第二AD轉(zhuǎn)換電路17，在第二時(shí)鐘信號(hào)CLK2為高電平時(shí)進(jìn)行轉(zhuǎn)換動(dòng)作后，除去冗余位部分輸出2位，在第二時(shí)鐘信號(hào)CLK2為低電平時(shí)自動(dòng)清零。第二DA轉(zhuǎn)換電路18，在第二時(shí)鐘信號(hào)CLK2為低電平時(shí)保持轉(zhuǎn)換確定數(shù)據(jù)，在第二時(shí)鐘信號(hào)CLK2為高電平時(shí)成為不定狀態(tài)。第二AD轉(zhuǎn)換電路17的輸出為D1～D0時(shí)，不進(jìn)行轉(zhuǎn)換動(dòng)作。
第一放大電路11、第二放大電路15、第三放大電路19、第四放大電路21、第一AD轉(zhuǎn)換電路12及第二AD轉(zhuǎn)換電路17的自動(dòng)清零期間，令輸入的信號(hào)為采樣中的狀態(tài)。如圖所示，在第二AD轉(zhuǎn)換電路17對(duì)D5～D4及D3～D2進(jìn)行轉(zhuǎn)換處理期間，第一AD轉(zhuǎn)換電路12同時(shí)對(duì)接下來(lái)輸入進(jìn)來(lái)的輸入模擬信號(hào)Vin進(jìn)行轉(zhuǎn)換處理。通過(guò)這種流水線(xiàn)處理，從AD轉(zhuǎn)換器整體來(lái)看，以第一時(shí)鐘信號(hào)CLK1為基準(zhǔn)能1周期1次、輸出10位的數(shù)字值。
接下來(lái)，對(duì)第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21的詳細(xì)結(jié)構(gòu)進(jìn)行說(shuō)明。圖3表示將這種放大電路用單端的開(kāi)關(guān)電容運(yùn)算放大器構(gòu)成時(shí)的圖。圖4是對(duì)開(kāi)關(guān)電容運(yùn)算放大器的動(dòng)作進(jìn)行說(shuō)明的時(shí)序圖。如圖3所示，運(yùn)算放大器100的反相輸入端上，連有輸入用電容C1，并通過(guò)Vin1用開(kāi)關(guān)SW12將輸入電壓Vin1輸入、通過(guò)Vin2用開(kāi)關(guān)SW13將輸入電壓Vin2輸入。再者，輸入電壓Vin1，相當(dāng)于從輸入模擬信號(hào)Vin或從前級(jí)輸入的模擬信號(hào)；輸入電壓Vin2，相當(dāng)于第一DA轉(zhuǎn)換電路13及第二DA轉(zhuǎn)換電路18的輸出模擬信號(hào)或參照電壓。運(yùn)算放大器100的同相輸入端，連接在自動(dòng)清零電位上。運(yùn)算放大器100的輸出端子和反相輸入端，通過(guò)反饋用電容C2連接起來(lái)。另外，在其外側(cè)連接有自動(dòng)清零用開(kāi)關(guān)SW11，可以將運(yùn)算放大器100的輸出端子和反相輸入端子短路。
下面，參照?qǐng)D4對(duì)圖3所示的單端的開(kāi)關(guān)電容運(yùn)算放大器的動(dòng)作進(jìn)行說(shuō)明。首先，為了設(shè)置自動(dòng)清零電位Vag，令自動(dòng)清零用開(kāi)關(guān)SW11接通。在此狀態(tài)下，輸入側(cè)節(jié)點(diǎn)N1及輸出側(cè)節(jié)點(diǎn)N2都為自動(dòng)清零電位Vag。為了對(duì)輸入電壓Vin1進(jìn)行采樣，令Vin1用開(kāi)關(guān)SW12接通，令Vin2用開(kāi)關(guān)SW13斷開(kāi)。這時(shí)，輸入側(cè)節(jié)點(diǎn)N1的電荷QA如下式(A1)所示。
QA＝C1(Vin1-Vag)…(A1)接下來(lái)，通過(guò)虛地而進(jìn)行放大，令自動(dòng)清零用開(kāi)關(guān)SW11斷開(kāi)。之后，為了將輸入電壓Vin2減去，令Vin1用開(kāi)關(guān)SW12斷開(kāi)、Vin2用開(kāi)關(guān)SW13接通。這時(shí)，輸入側(cè)節(jié)點(diǎn)N1的電荷QB如下式(A2)所示。
QB＝C1(Vin2-Vag)+C2(Vout-Vag)…(A2)由于輸入側(cè)節(jié)點(diǎn)N1中沒(méi)有電荷逃逸的路徑，根據(jù)電荷守恒定律就有QA＝QB，則下式(A3)成立。
Vout＝C1/C2(Vin1-Vin2)+Vag…(A3)從而，若認(rèn)為自動(dòng)清零電位Vag為理想的接地電位，該單端的開(kāi)關(guān)電容運(yùn)算放大器，可將輸入電壓Vin1與輸入電壓Vin2的差，通過(guò)輸入用電容C1與反饋用電容C2的電容比，進(jìn)行放大。當(dāng)然，即使自動(dòng)清零電位Vag不是理想的接地電位，也能獲得其近似值。
接下來(lái)，對(duì)用CMOS(Complementary Metal-Oxide Semiconductor互補(bǔ)金屬氧化物半導(dǎo)體)芯片構(gòu)成運(yùn)算放大器的示例進(jìn)行說(shuō)明。圖5表示單端中的運(yùn)算放大器100的差動(dòng)放大部分的等效電路圖。運(yùn)算放大器100，具備P溝道型MOS(Metal-Oxide Semiconductor金屬氧化物半導(dǎo)體)場(chǎng)效應(yīng)晶體管(以下，稱(chēng)作PMOS晶體管)M3、M4，N溝道型MOS電場(chǎng)效果晶體管(以下稱(chēng)作NMOS晶體管)M1、M2，以及恒流源101。
1對(duì)PMOS晶體管M3、M4，漏極上施加了電源電壓Vdd，柵極上施加了偏置電壓。1對(duì)PMOS晶體管M3、M4，構(gòu)成電流鏡電路，兩方的源極上流有相等的漏極電流。1對(duì)NMOS晶體管M1、M2，漏極分別與1對(duì)PMOS晶體管M3、M4相連接，源極與恒流源101連接。柵極上施加差動(dòng)輸入IN1、IN2。然后，從PMOS晶體管M4與NMOS晶體管M2的連接點(diǎn)得到輸出OUT。由NMOS晶體管M1、M2及PMOS晶體管M3、M4的互導(dǎo)及輸出電阻決定柵極。在恒流源101上，可以使用NMOS晶體管。在該NMOS晶體管的柵極上施加偏置電壓，在飽和區(qū)域工作。
圖6表示由完全差動(dòng)方式的開(kāi)關(guān)電容運(yùn)算放大器構(gòu)成的圖。完全差動(dòng)方式，與單端方式相比，抗噪聲性好、輸出振幅大。圖6中，運(yùn)算放大器110的同相輸入端上，連接有輸入用電容C1a，輸入電壓Vin1(+)通過(guò)Vin1用開(kāi)關(guān)SW12a輸入進(jìn)來(lái)，輸入電壓Vin2(+)通過(guò)Vin2用開(kāi)關(guān)SW13a輸入進(jìn)來(lái)。在運(yùn)算放大器100的反相輸入端上，連接有輸入用電容C1b，輸入電壓Vin1(-)通過(guò)Vin1用開(kāi)關(guān)SW12b輸入進(jìn)來(lái)，輸入電壓Vin2(-)通過(guò)Vin2用開(kāi)關(guān)SW13b輸入進(jìn)來(lái)。運(yùn)算放大器110的反相輸出端和同相輸入端，通過(guò)反饋用電容C2a連接起來(lái)。運(yùn)算放大器110的同相輸出端和反相輸入端，通過(guò)反饋用電容C2b連接起來(lái)。另外，輸入側(cè)節(jié)點(diǎn)N1a，N1b及輸出側(cè)節(jié)點(diǎn)N2a、N2b上，連接有自動(dòng)清零用開(kāi)關(guān)SW11a～d。自動(dòng)清零用開(kāi)關(guān)SW11a～d在相同時(shí)刻動(dòng)作，接通時(shí)輸入側(cè)節(jié)點(diǎn)N1a、N1b及輸出側(cè)節(jié)點(diǎn)N2a、N2b的電位，變?yōu)樽詣?dòng)清零電位Vag。
下面，對(duì)圖6的該完全差動(dòng)方式的開(kāi)關(guān)電容運(yùn)算放大器的動(dòng)作進(jìn)行說(shuō)明。動(dòng)作時(shí)序，與圖4所示的時(shí)序相同。首先，為了設(shè)置自動(dòng)清零電位Vag，令自動(dòng)清零用開(kāi)關(guān)SW11a～d為接通。在此狀態(tài)下，輸入側(cè)節(jié)點(diǎn)N1a、b及輸出側(cè)節(jié)點(diǎn)N2a、b，都為自動(dòng)清零電位。為了對(duì)輸入電壓Vin1進(jìn)行采樣，令Vin1用開(kāi)關(guān)SW12a、b接通，令Vin2用開(kāi)關(guān)SW13a、b斷開(kāi)。此時(shí)，輸入側(cè)節(jié)點(diǎn)N1a的電荷QAA如下式(A4)所示，輸入側(cè)節(jié)點(diǎn)N1b的電荷QAB如下式(A5)所示。
QAA＝C1{Vin1(+)-Vag}…(A4)QAB＝C1{Vin1(-)-Vag}…(A5)接下來(lái)，讓其成為虛地狀態(tài)，進(jìn)行放大，令自動(dòng)清零用開(kāi)關(guān)SW11a～d斷開(kāi)。之后，為了減去輸入電壓Vin2，令Vin1用開(kāi)關(guān)SW12a、b斷開(kāi)，并令Vin2用開(kāi)關(guān)SW13a、b接通。此時(shí)，輸入側(cè)節(jié)點(diǎn)N1a的電荷QBA如下式(A6)所示，輸入側(cè)節(jié)點(diǎn)N1b的電荷QBB如下式(A7)所示。
QBA＝C1{Vin2(+)-Vag}+C2{Vout(+)-Vag}…(A6)
QBB＝C1{Vin2(-)-Vag}+C2{Vout(-)-Vag}…(A7)由于輸入側(cè)節(jié)點(diǎn)N1中沒(méi)有電荷逃逸的路徑，因此根據(jù)電荷守恒定律有QAA＝QBA及QAB＝QBB，所以下式(A8)、(A9)成立Vout(+)＝C1/C2{Vin1(+)-Vin2(+)}+Vag…(A8)Vout(-)＝C1/C2{Vin1(-)-Vin2(-)}+Vag…(A9)2個(gè)輸出側(cè)節(jié)點(diǎn)N2a、N2b的電壓差Vout如下式(A10)所示。
Vout＝Vout(+)-Vout(-)＝C1/C2[{Vin1(+)-Vin1(-)}-{Vin2(+)-Vin2(-)}]…(A10)從而，完全差動(dòng)方式的開(kāi)關(guān)電容運(yùn)算放大器，能將輸入電壓Vin1與輸入電壓Vin2之差，通過(guò)輸入用電容C1和反饋用電容C2的電容比，進(jìn)行放大。
圖7表示完全差動(dòng)方式中的運(yùn)算放大器110的差動(dòng)放大部分的等效電路圖?；旧吓c圖5說(shuō)明的相同。從PMOS晶體管M3與NMOS晶體管M1的連接點(diǎn)，及PMOS晶體管M4和NMOS晶體管M2的連接點(diǎn)，獲得差動(dòng)輸出OUT1、2。另外，從電源側(cè)向接地側(cè)流有貫通電流。
下面，對(duì)第一放大電路11、第二放大電路15、第三放大電路19、第四放大電路21的配置樣式進(jìn)行說(shuō)明。圖1所示的AD轉(zhuǎn)換器中，第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21所要求的精度，一般按照模擬信號(hào)傳遞的路徑依次從高到低。即，第一放大電路11→第二放大電路15→第三放大電路19→第四放大電路21。對(duì)越高位進(jìn)行轉(zhuǎn)換時(shí)，要求的精度就越高。
圖8表示第一實(shí)施方式中的多個(gè)放大電路的第一配置樣式的示意圖。當(dāng)用集成電路構(gòu)成AD轉(zhuǎn)換電路時(shí)，電源輸入端子1與外部電源連接。集成電路內(nèi)，各構(gòu)成元件通過(guò)電源布線(xiàn)從電源輸入端子1獲取電源。電源布線(xiàn)中有電阻成分R，其長(zhǎng)度越大壓降也會(huì)越明顯。如圖8所示，相對(duì)電源輸入端子1，依次配置第一放大電路11→第二放大電路15→第三放大電路19→第四放大電路21。由于第一放大電路11，需要最高的精度，因此配置于距電源輸入端子1最近的位置。從而，第一放大電路11的電源布線(xiàn)電阻成分R最小。即，可以獲得壓降最小的電源電壓。這樣，能夠提高AD轉(zhuǎn)換器整體的精度及速度。
圖9表示第一配置樣式的比較例中的多個(gè)放大電路的配置樣式的示意圖。如圖9所示，第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21，配置于距電源輸入端子基本相同的位置上，其布線(xiàn)長(zhǎng)度基本相同。因此，供給第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21的電源電壓也基本相同。這里，由于這些放大電路獲得的電源電壓有所降低，圖5和圖7所示的偏置電流可能會(huì)變小，運(yùn)算放大器100、110的動(dòng)作速度也會(huì)降低。另外，生成該偏置電流的偏置部、與差動(dòng)放大部下的電源電壓和接地電壓不同，有可能會(huì)導(dǎo)致DC增益和輸出電壓范圍的劣化。在比較例中，第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21中均會(huì)出現(xiàn)這種現(xiàn)象。為了避免這種現(xiàn)象的發(fā)生，則希望加寬電源布線(xiàn)，但會(huì)導(dǎo)致電路面積增大。
與此相對(duì)，在圖8所示的第一配置樣式中，第一放大電路11中基本不會(huì)出現(xiàn)這種現(xiàn)象，越到第四放大電路21，這種現(xiàn)象的程度會(huì)越嚴(yán)重。在如圖1所示的AD轉(zhuǎn)換器中，由于要求按照第一放大電路11→第二放大電路15→第三放大電路19→第四放大電路21順序的精度，因此如圖8所示的這種第一放大電路11的精度較高的第一配置樣式，與比較例中的配置樣式相比，能夠更好的提高AD轉(zhuǎn)換器的精度及速度。
圖10表示第一實(shí)施方式中的多個(gè)放大電路的第二配置樣式的示意圖。第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21所要求的精度，也不一定要按照模擬信號(hào)傳遞路徑的次序。例如，因轉(zhuǎn)換位數(shù)改變等第三放大電路19的放大率變大、第二放大電路15的放大率變小時(shí)，為了令A(yù)D轉(zhuǎn)換器整體高速化，給第三放大電路19供給比第二放大電路15更高的電源電壓效果更好。此時(shí)，如圖10所示，相對(duì)電源輸入端子1配置為第一放大電路11→第三放大電路19→第二放大電路15→第四放大電路21。這樣，可不按照模擬信號(hào)的傳遞路徑順序，而相對(duì)電源輸入端子1以要求的精度順序進(jìn)行配置。
圖11表示第一實(shí)施方式中的多個(gè)放大電路的第三配置樣式的示意圖。如圖11所示，電源輸入端子1，既可沿集成電路的縱向方向設(shè)置，也可沿集成電路的橫向方向設(shè)置。
圖12表示第一實(shí)施方式中的多個(gè)放大電路的第四配置樣式的示意圖。時(shí)鐘生成電路2及數(shù)字電路3，為噪聲源。時(shí)鐘生成電路2，生成時(shí)鐘信號(hào)，至少給第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21供給動(dòng)作時(shí)鐘。如圖4所示，供給自動(dòng)清零動(dòng)作和放大動(dòng)作的時(shí)鐘。時(shí)鐘生成電路2，為了對(duì)由時(shí)鐘布線(xiàn)或柵極電容產(chǎn)生的負(fù)荷進(jìn)行驅(qū)動(dòng)，包含有許多使用了較大尺寸的晶體管的反相器等邏輯元件。當(dāng)用串聯(lián)2個(gè)晶體管形成的推挽電路構(gòu)成該反相器時(shí)，從低電平向高電平、或從高電平向低電平變化時(shí)有可能產(chǎn)生較大的貫通電流。若此貫通電流注入到基板中則形成較大的噪聲成分。即使基板內(nèi)設(shè)置隔離(trap)，也可能越過(guò)該隔離而導(dǎo)致噪聲成分?jǐn)U散。由于這些噪聲成分，會(huì)導(dǎo)致構(gòu)成圖5或圖7所示的運(yùn)算放大器100、110的MOS晶體管M1～M4等元件的基板電位發(fā)生改變，因此是導(dǎo)致第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21的精度及速度下降的原因。
數(shù)字電路3，為進(jìn)行各種數(shù)字信號(hào)處理的電路，例如將用第一AD轉(zhuǎn)換電路12或第二AD轉(zhuǎn)換電路17轉(zhuǎn)換得到的數(shù)字值轉(zhuǎn)換為二進(jìn)制碼的編碼器、或用于將各級(jí)段的輸出時(shí)刻配合的鎖存電路等。從數(shù)字電路3中也會(huì)產(chǎn)生噪聲成分。只不過(guò)由于沒(méi)有用時(shí)鐘生成電路2那么大的電流來(lái)驅(qū)動(dòng)，其噪聲成分的程度沒(méi)有時(shí)鐘生成電路2那么大罷了。
如圖12所示，相對(duì)時(shí)鐘生成電路由近到遠(yuǎn)順序配置第四放大電路21→第三放大電路19→第二放大電路15→第一放大電路11。與其相反，相對(duì)電源輸入端子從近到遠(yuǎn)順序配置第一放大電路11→第二放大電路15→第三放大電路19→第四放大電路21。由于第一放大電路11要求的精度最高，因此將其配置為距時(shí)鐘生成電路2最遠(yuǎn)。通過(guò)基板傳遞的噪聲成分，通過(guò)由基板的電阻成分、和寄生電容或線(xiàn)間電容等電容成分形成的低通濾波器效果，隨著遠(yuǎn)離噪聲源，也逐漸減少。因此，第一放大電路11受到噪聲成分的影響最小。同時(shí)，由于第一放大電路11要求的精度最高，因此配置于距電源輸入端子1最近的位置。另外，第四放大電路21→第三放大電路19→第二放大電路15→第一放大電路11的配置次序，也不一定依據(jù)模擬信號(hào)傳遞路徑的相反順序，也可以是不要求精度的順序，或其他順序。
圖13表示第一實(shí)施方式中的多個(gè)放大電路的第五配置樣式的示意圖。如圖13所示，精度要求最高的第一放大電路11，配置于距時(shí)鐘生成電路2及數(shù)字電路3最遠(yuǎn)、且距電源輸入端子1最近的位置。第二放大電路15，配置于距電源輸入端子1及數(shù)字電路3都較遠(yuǎn)些、且距時(shí)鐘生成電路2最近的位置。第三放大電路19，配置于距電源輸入端子1、時(shí)鐘生成電路2及數(shù)字電路3距離都適中的位置。要求精度最低的第四放大電路21，配置于距時(shí)鐘生成電路2及數(shù)字電路3最近、且距電源輸入端子1最遠(yuǎn)的位置。通過(guò)這種第五配置樣式，可令第一放大電路精度最高，從而提高AD轉(zhuǎn)換器整體的精度及速度。
圖14表示第一實(shí)施方式中的多個(gè)放大電路的第六配置樣式的示意圖。如圖14所示，要求精度最高的第一放大電路11，配置于距時(shí)鐘生成電路2及數(shù)字電路3最遠(yuǎn)、且距電源輸入端子1最近的位置。第二放大電路15，配置于距時(shí)鐘生成電路2最遠(yuǎn)、且距電源輸入端子1及數(shù)字電路3最近的位置。第三放大電路19，配置于距數(shù)字電路3及電源輸入端子1最遠(yuǎn)、且距時(shí)鐘生成電路2最近的位置。精度要求最低的第四放大電路21，配置于距時(shí)鐘生成電路2及數(shù)字電路3最近、且距電源輸入端子1最遠(yuǎn)的位置。通過(guò)這種第六配置樣式，可令第一放大電路11的精度最高，從而能夠而提高AD轉(zhuǎn)換器整體的精度及速度。另外，如第五配置樣式和第六配置樣式所述，可根據(jù)第一放大電路11、第二放大電路15、第三放大電路19、第四放大電路21這各個(gè)電路的要求精度，相對(duì)電源輸入端1、時(shí)鐘生成電路2及數(shù)字電路3，對(duì)其各自的配置樣式進(jìn)行靈活設(shè)定。
圖15表示第一實(shí)施方式中的多個(gè)放大電路的第七配置樣式的示意圖。時(shí)鐘生成電路2及數(shù)字電路3，為噪聲源。時(shí)鐘生成電路2，生成時(shí)鐘信號(hào)，至少給第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21供給動(dòng)作時(shí)鐘。如圖4所示，供給自動(dòng)清零動(dòng)作和放大動(dòng)作的時(shí)鐘。時(shí)鐘生成電路2，為了對(duì)由時(shí)鐘布線(xiàn)或柵極電容產(chǎn)生的負(fù)荷進(jìn)行驅(qū)動(dòng)，包含有許多使用了較大尺寸的晶體管的反相器等邏輯元件。當(dāng)用串聯(lián)2個(gè)晶體管形成的推挽電路構(gòu)成該反相器時(shí)，從低電平向高電平、或從高電平向低電平變化時(shí)有可能產(chǎn)生較大的貫通電流。若此貫通電流注入到基板中則形成較大的噪聲成分。即使基板內(nèi)設(shè)置陷阱，也可能越過(guò)該陷進(jìn)而導(dǎo)致噪聲成分?jǐn)U散。由于這些噪聲成分，會(huì)導(dǎo)致構(gòu)成圖5或圖7所示的運(yùn)算放大器100、110的MOS晶體管M1～M4等元件的基板電位發(fā)生改變，因此是導(dǎo)致第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21的精度及速度下降的原因。
數(shù)字電路3，為進(jìn)行各種數(shù)字信號(hào)處理的電路，例如將用第一AD轉(zhuǎn)換電路12或第二AD轉(zhuǎn)換電路17轉(zhuǎn)換得到的數(shù)字值轉(zhuǎn)換為二進(jìn)制碼的編碼器、或用于將各級(jí)段的輸出時(shí)刻配合的鎖存電路等。從數(shù)字電路3中也會(huì)產(chǎn)生噪聲成分。只不過(guò)由于沒(méi)有用時(shí)鐘生成電路2那么大的電流來(lái)驅(qū)動(dòng)，其噪聲成分的程度沒(méi)有時(shí)鐘生成電路2那么大罷了。
如圖15所示，相對(duì)時(shí)鐘生成電路由近到遠(yuǎn)順序配置第四放大電路21→第三放大電路19→第二放大電路15→第一放大電路11。由于第一放大電路11要求的精度最高，因此將其配置為距時(shí)鐘生成電路2最遠(yuǎn)。通過(guò)基板傳遞的噪聲成分，通過(guò)由基板的電阻成分、和寄生電容或線(xiàn)間電容等電容成分形成的低通濾波器效果，隨著遠(yuǎn)離噪聲源，也逐漸減少。因此，第一放大電路11受到噪聲成分的影響最小。另外，上述的配置順序，也可以是與模擬信號(hào)傳遞的路徑相反的順序，以第一放大電路11→第二放大電路15→第三放大電路19→第四放大電路21順序來(lái)盡可能減少噪聲成分的影響。
圖16表示第七配置樣式的比較例中的多個(gè)放大電路的配置樣式的示意圖。如圖16所示，第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21，配置于距時(shí)鐘生成電路2基本相同的位置上，以長(zhǎng)度基本相同的布線(xiàn)接受時(shí)鐘控制。這個(gè)配置，可以降低給第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21提供的時(shí)鐘的相位差。另外，第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21受到時(shí)鐘生成電路2的噪聲成分影響的程度也相同。由于受到這個(gè)噪聲成分的影響，圖5和圖7所示的偏置電流可能會(huì)變小，運(yùn)算放大器100、110的動(dòng)作速度也會(huì)降低。另外，生成該偏置電流的偏置部、與差動(dòng)放大部下的電源電壓和接地電壓不同，有可能會(huì)導(dǎo)致DC增益和輸出電壓范圍的劣化。在比較例中，第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21中均會(huì)出現(xiàn)這種現(xiàn)象。
與此相對(duì)，在圖15所示的配置樣式中，第一放大電路11中基本不會(huì)出現(xiàn)這種現(xiàn)象，越往第四放大電路21，這種現(xiàn)象的程度越嚴(yán)重。然而在如圖1所示的AD轉(zhuǎn)換器中，由于要求按照第一放大電路11→第二放大電路15→第三放大電路19→第四放大電路21順序的精度，因此如圖15所示的這種第一放大電路11的精度較高的第七配置樣式，與比較例中的配置樣式相比，能夠更好的提高AD轉(zhuǎn)換器的精度及速度。
圖17表示第一實(shí)施方式中的多個(gè)放大電路的第八配置樣式的示意圖。第一放大電路11、第二放大電路15、第三放大電路19及第四放大電路21所要求的精度，也不一定要按照模擬信號(hào)傳遞路徑的次序。例如，因轉(zhuǎn)換位數(shù)改變等第三放大電路19的放大率變大、第二放大電路15的放大率變小時(shí)，為了令A(yù)D轉(zhuǎn)換器整體高速化，令第三放大電路19距時(shí)鐘生成電路2的距離比第二放大電路15遠(yuǎn)的效果更好。此時(shí)，如圖10所示，相對(duì)時(shí)鐘生成電路1，由近至遠(yuǎn)配置為第四放大電路21→第二放大電路15→第三放大電路19→第一放大電路11。這樣，可不按照模擬信號(hào)的傳遞路徑順序，而相對(duì)時(shí)鐘生成電路2、以要求精度的逆順序進(jìn)行配置。
圖18表示第一實(shí)施方式中的多個(gè)放大電路的第九配置樣式的示意圖。如圖18所示，精度要求最高的第一放大電路11，配置于距時(shí)鐘生成電路2及數(shù)字電路3最遠(yuǎn)的位置。第二放大電路15，配置于距數(shù)字電路3較遠(yuǎn)些、且距時(shí)鐘生成電路2最近的位置。第三放大電路19，配置于距時(shí)鐘生成電路2及數(shù)字電路3距離都適中的位置。要求精度最低的第四放大電路21，配置于距時(shí)鐘生成電路2及數(shù)字電路3最近的位置。通過(guò)這種第九配置樣式，可令第一放大電路精度最高，從而提高AD轉(zhuǎn)換器整體的精度及速度。
圖19表示第一實(shí)施方式中的多個(gè)放大電路的第十配置樣式的示意圖。如圖19所示，要求精度最高的第一放大電路11，配置于距時(shí)鐘生成電路2及數(shù)字電路3最遠(yuǎn)的位置。第二放大電路15，配置于距時(shí)鐘生成電路2最遠(yuǎn)、且距及數(shù)字電路3最近的位置。第三放大電路19，配置于距數(shù)字電路3最遠(yuǎn)、且距時(shí)鐘生成電路2最近的位置。精度要求最低的第四放大電路21，配置于距時(shí)鐘生成電路2及數(shù)字電路3都最近的位置。通過(guò)這種第十配置樣式，可令第一放大電路11的精度最高，從而能夠提高AD轉(zhuǎn)換器整體的精度及速度。另外，如第九配置樣式和第十配置樣式所述，可根據(jù)第一放大電路11、第二放大電路15、第三放大電路19、第四放大電路21這各個(gè)電路的要求精度，相對(duì)時(shí)鐘生成電路2及數(shù)字電路3，對(duì)其各自的配置樣式進(jìn)行靈活設(shè)定。
圖20表示第一實(shí)施方式中的多個(gè)放大電路的第十一配置樣式的示意圖。當(dāng)用集成電路構(gòu)成AD轉(zhuǎn)換電路時(shí)，電源輸入端子1與外部電源連接。集成電路內(nèi)，各構(gòu)成元件通過(guò)電源布線(xiàn)從電源輸入端子1獲取電源。電源布線(xiàn)中有電阻成分R，其長(zhǎng)度越大壓降也會(huì)越明顯。
如圖20所示，相對(duì)時(shí)鐘生成電路由近到遠(yuǎn)順序配置第四放大電路21→第三放大電路19→第二放大電路15→第一放大電路11。與其相反，相對(duì)電源輸入端子從今到遠(yuǎn)順序配置第一放大電路11→第二放大電路15→第三放大電路19→第四放大電路21。由于第一放大電路11要求的精度最高，因此將其配置為距時(shí)鐘生成電路2最遠(yuǎn)。通過(guò)基板傳遞的噪聲成分，通過(guò)由基板的電阻成分、和寄生電容或線(xiàn)間電容等電容成分形成的低通濾波器效果，隨著遠(yuǎn)離噪聲源，也逐漸減少。因此，第一放大電路11受到噪聲成分的影響最小。同時(shí)，由于第一放大電路11要求的精度最高，因此配置于距電源輸入端子1最近的位置。另外，第四放大電路21→第三放大電路19→第二放大電路15→第一放大電路11的配置次序，也不一定依據(jù)模擬信號(hào)傳遞路徑的相反順序，也可以是不要求精度的順序，或其他順序。
圖21表示第一實(shí)施方式中的多個(gè)放大電路的第十二配置樣式的示意圖。如圖21所示，精度要求最高的第一放大電路11，配置于距時(shí)鐘生成電路2及數(shù)字電路3最遠(yuǎn)、且距電源輸入端子1最近的位置。第二放大電路15，配置于距電源輸入端子1及數(shù)字電路3都較遠(yuǎn)些、且距時(shí)鐘生成電路2最近的位置。第三放大電路19，配置于距電源輸入端子1、時(shí)鐘生成電路2及數(shù)字電路3距離都適中的位置。要求精度最低的第四放大電路21，配置于距時(shí)鐘生成電路2及數(shù)字電路3最近、且距電源輸入端子1最遠(yuǎn)的位置。通過(guò)這種第十二配置樣式，可令第一放大電路精度最高，從而提高AD轉(zhuǎn)換器整體的精度及速度。
圖22表示第一實(shí)施方式中的多個(gè)放大電路的第十三配置樣式的示意圖。如圖22所示，要求精度最高的第一放大電路11，配置于距時(shí)鐘生成電路2及數(shù)字電路3最遠(yuǎn)、且距電源輸入端子1最近的位置。第二放大電路15，配置于距時(shí)鐘生成電路2最遠(yuǎn)、且距電源輸入端子1及數(shù)字電路3最近的位置。第三放大電路19，配置于距數(shù)字電路3及電源輸入端子1最遠(yuǎn)、且距時(shí)鐘生成電路2最近的位置。精度要求最低的第四放大電路21，配置于距時(shí)鐘生成電路2及數(shù)字電路3最近、且距電源輸入端子1最遠(yuǎn)的位置。通過(guò)這種第十三配置樣式，可令第一放大電路11的精度最高，從而能夠提高AD轉(zhuǎn)換器整體的精度及速度。另外，如第十二配置樣式和第十三配置樣式所述，可根據(jù)第一放大電路11、第二放大電路16、第三放大電路19、第四放大電路21這各個(gè)電路的要求精度，相對(duì)電源輸入端1、時(shí)鐘生成電路2及數(shù)字電路3，對(duì)其各自的配置樣式進(jìn)行靈活設(shè)定。
(第二實(shí)施方式)第二實(shí)施方式，為循環(huán)型的AD轉(zhuǎn)換器的示例，其首先轉(zhuǎn)換4位，之后循環(huán)3次逐2位進(jìn)行轉(zhuǎn)換，共計(jì)輸出10位。
圖23表示第二實(shí)施方式的AD轉(zhuǎn)換器的結(jié)構(gòu)。第一開(kāi)關(guān)SW3及第二開(kāi)關(guān)SW4，交替切換為接通斷開(kāi)。在初始狀態(tài)下，為第一開(kāi)關(guān)SW3接通、第二開(kāi)關(guān)SW4斷開(kāi)的狀態(tài)。輸入模擬信號(hào)Vin，通過(guò)第一開(kāi)關(guān)SW3，輸入到第一放大電路31及放大電路31及AD轉(zhuǎn)換電路32中。AD轉(zhuǎn)換電路32為快閃型，其最大分辨率、即轉(zhuǎn)換位數(shù)為4位。AD轉(zhuǎn)換電路32，將通過(guò)第一開(kāi)關(guān)SW3輸入的模擬信號(hào)轉(zhuǎn)換為數(shù)字值，取出高4位(D9～D6)，并輸出到圖中未表示的編碼器及DA轉(zhuǎn)換電路33中。DA轉(zhuǎn)換電路33，將由AD轉(zhuǎn)換電路32轉(zhuǎn)換得到的數(shù)字值轉(zhuǎn)換為模擬值。第一放大電路31，將輸入的模擬信號(hào)放大為2倍后，輸出到減法電路34中。減法電路34，從第一放大電路31的輸出中，減去DA轉(zhuǎn)換電路33的輸出。這里，DA轉(zhuǎn)換電路33的輸出，被放大為實(shí)質(zhì)2倍。這可以通過(guò)將AD轉(zhuǎn)換電路32的基準(zhǔn)電壓范圍、和DA轉(zhuǎn)換電路33的基準(zhǔn)電壓范圍之比設(shè)定為1∶2來(lái)實(shí)現(xiàn)。第二放大電路35，將減法電路34的輸出放大為2倍。再者，減法電路34及第二放大電路35，也可為一體化的減法放大電路36。從而，能夠簡(jiǎn)化電路。
在此階段中，變化為第一開(kāi)關(guān)SW3斷開(kāi)、第二開(kāi)關(guān)SW4接通的狀態(tài)。第二放大電路35的輸出模擬信號(hào)，通過(guò)第二開(kāi)關(guān)SW4，反饋到第一放大電路31及AD轉(zhuǎn)換電路32中。AD轉(zhuǎn)換電路32，將通過(guò)第二開(kāi)關(guān)SW4輸入的模擬信號(hào)，除去1個(gè)冗余位轉(zhuǎn)換為2位，取出高位起5、6位(D5～D4)，并輸出到圖中未表示的編碼器及DA轉(zhuǎn)換電路33中。DA轉(zhuǎn)換電路33、第一放大電路31、減法電路34及第二放大電路35的動(dòng)作，與第一次轉(zhuǎn)換時(shí)的動(dòng)作相同。AD轉(zhuǎn)換電路32為了進(jìn)行第二次以后的2位轉(zhuǎn)換，第一放大電路31及第二放大電路35，共計(jì)放大為實(shí)質(zhì)4(2的2次方)倍。以下，重復(fù)上述處理，AD轉(zhuǎn)換電路32，取出高位起7、8位(D3～D2)及高位起9、10位(D1～D0)。這樣，獲得10位的數(shù)字值。
第一放大電路31及第二放大電路35的詳細(xì)結(jié)構(gòu)，與第一實(shí)施方式的說(shuō)明相同。接下來(lái)，對(duì)第一放大電路31及第二放大電路35的配置樣式進(jìn)行說(shuō)明。如圖23所示的AD轉(zhuǎn)換器，第一放大電路31及第二放大電路35的要求精度，一般是依照模擬信號(hào)傳遞路徑的順序。即，第一放大電路31→第二放大電路35的順序。之所以第一放大電路31使用比第二放大電路35寬的電壓范圍，是因?yàn)槠湟缶雀摺?br> 圖24為表示第二實(shí)施方式中的2個(gè)放大電路的第一配置樣式的示意圖。如圖24所示，當(dāng)用集成電路構(gòu)成AD轉(zhuǎn)換電路時(shí)，相對(duì)電源輸入端子1，依次配置第一放大電路31→第二放大電路35。由于第一放大電路31，需要比第二放大電路35高的精度，因此配置于較第二放大電路35距電源輸入端子1更近的位置。從而，第一放大電路31的電源布線(xiàn)電阻成分R比第二放大電路35要小。即，可以獲得壓降比第二放大電路35小的電源電壓。這樣，能夠提高AD轉(zhuǎn)換器整體的精度及速度。
圖25表示第二實(shí)施方式中的2個(gè)放大電路的第二配置樣式的示意圖。時(shí)鐘生成電路2及數(shù)字電路3，為噪聲源。時(shí)鐘生成電路2，向基板注入比數(shù)字電路3更大的噪聲成分。如圖25所示，由于第一放大電路31要求的精度比第二放大電路35高，因此將其配置為距電源輸入端子1近、距時(shí)鐘生成電路2遠(yuǎn)的位置。第二放大電路35，配置于距時(shí)鐘生成電路2近、距電源輸入端子1遠(yuǎn)的位置。通過(guò)基板傳遞的噪聲成分，通過(guò)由基板的電阻成分、和寄生電容或線(xiàn)間電容等電容成分形成的低通濾波器效果，隨著遠(yuǎn)離噪聲源，也逐漸減少。另外，電源電壓隨著遠(yuǎn)離電源輸入端子1，逐漸降低。因此，如此配置的第一放大電路31、能比第二放大電路35更好地避免受到噪聲成分的影響，且電源電壓的精度也比第二放大電路35高。從而，與將第一放大電路31及第二放大電路35、相對(duì)于電源輸入端子1及時(shí)鐘生成電路2大致等距離配置的樣式相比，AD轉(zhuǎn)換器的精度及速度更高。
另外如圖25所示，雖然第一放大電路31及第二放大電路35，配置于距數(shù)字電路3距離基本相等的位置，但若將第一放大電路31配置得距數(shù)字電路3比第二放大電路35更遠(yuǎn)，可以進(jìn)一步提高第一放大電路31的精度。
圖26表示第二實(shí)施方式中的2個(gè)放大電路的第三配置樣式的示意圖。如圖26所示，以距時(shí)鐘生成電路2由近到遠(yuǎn)順序配置第二放大電路35→第一放大電路31。由于第一放大電路31要求的精度比第二放大電路35高，因此將其配置得距時(shí)鐘生成電路2比第二放大電路35遠(yuǎn)。因此與第二放大電路35相比，第一放大電路31不易受到通過(guò)基板傳遞的噪聲成分的影響，從而能夠提高AD轉(zhuǎn)換器整體的精度及速度。
圖27表示第二實(shí)施方式中的2個(gè)放大電路的第四配置樣式的示意圖。如圖27所示，將要求精度比第二放大電路35高的第一放大電路31，配置于距電源輸入端子1近、距時(shí)鐘生成電路2遠(yuǎn)的位置。第二放大電路35，配置于距時(shí)鐘生成電路2近、距電源輸入端子1遠(yuǎn)的位置。通過(guò)基板傳遞的噪聲成分，通過(guò)由基板的電阻成分、和寄生電容或線(xiàn)間電容等電容成分形成的低通濾波器效果，隨著遠(yuǎn)離噪聲源，也逐漸減少。另外，電源電壓隨著遠(yuǎn)離電源輸入端子1，逐漸降低。因此，如此配置的第一放大電路31，能比第二放大電路35更好地避免噪聲成分的影響，并且電源電壓的精度比第二放大電路35更高。從而，與將第一放大電路31及第二放大電路35、相對(duì)于電源輸入端子1及時(shí)鐘生成電路2大致等距離配置的樣式相比，AD轉(zhuǎn)換器的精度及速度更高。
另外圖27中，雖然將第一放大電路31及第二放大電路35，配置于距數(shù)字電路3距離基本相等的位置，但若將第一放大電路31配置得距數(shù)字電路3比第二放大電路35更遠(yuǎn)，可以進(jìn)一步提高第一放大電路31得精度。
以上，根據(jù)實(shí)施方式對(duì)本發(fā)明進(jìn)行了說(shuō)明。這些實(shí)施方式只是示例，對(duì)其各個(gè)構(gòu)成要素和各處理過(guò)程進(jìn)行組合可以得到各種各樣的變形例。這種變形例也在本發(fā)明的范圍之內(nèi)，這點(diǎn)作為本領(lǐng)域的技術(shù)人員應(yīng)該可以理解。
各實(shí)施方式所述的AD轉(zhuǎn)換電路的轉(zhuǎn)換位數(shù)及其分配、放大電路的放大率參數(shù)也都只不過(guò)是示例，在變形例中也可以采用這些參數(shù)以外的值。另外，級(jí)段數(shù)，也不限于1段或2段，3段以上也可以。還有，這些級(jí)段中也可以有1段以上為循環(huán)型的結(jié)構(gòu)。
在第一實(shí)施方式中，可將第一放大電路11除去。對(duì)第二放大電路15或者第一減法放大電路16的輸入模擬信號(hào)Vin的采樣時(shí)刻進(jìn)行調(diào)整、將給構(gòu)成第一AD轉(zhuǎn)換電路的電壓比較元件輸入模擬信號(hào)Vin和輸入?yún)⒄针妷旱臅r(shí)刻對(duì)調(diào)，即使除去第一放大電路11也能保證AD轉(zhuǎn)換器整體的動(dòng)作。這樣，可以減小電路面積。此時(shí)，一般按照精度要求的順序，變成第二放大電路15→第三放大電路19→第四放大電路21。另外同樣地，也可將第三放大電路19除去。這時(shí)，一般按照精度要求的順序，變成第一放大電路11→第二放大電路15→第四放大電路21。
另外，在各實(shí)施例中為了提高各輸入信號(hào)的采樣時(shí)刻，以開(kāi)關(guān)電容運(yùn)算放大器構(gòu)成各放大電路作為示例進(jìn)行說(shuō)明。就這一點(diǎn)來(lái)說(shuō)，放大電路并不限定于此，也可以采用主要使用電阻的一般放大電路。
還有，在各實(shí)施例中，都以用CMOS工藝構(gòu)成的放大電路作為示例進(jìn)行說(shuō)明。就這一點(diǎn)來(lái)說(shuō)，也可以采用TTL(Transistor Transistor Logic晶體管晶體管邏輯)工藝構(gòu)成。
權(quán)利要求
1.一種模數(shù)轉(zhuǎn)換器，將輸入模擬信號(hào)分為多次轉(zhuǎn)換為多位數(shù)字信號(hào)，其特征在于，具有多個(gè)放大電路，將該多個(gè)放大電路之中、要求精度的放大電路靠近電源配置。
2.根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于，將所述輸入模擬信號(hào)最先輸入的放大電路，配置得比其他放大電路更靠近所述電源。
3.根據(jù)權(quán)利要求1所述的模數(shù)轉(zhuǎn)換器，其特征在于，按照所述輸入模擬信號(hào)傳遞的順序，由近至遠(yuǎn)設(shè)定所述多個(gè)放大電路距所述電源的距離。
4.根據(jù)權(quán)利要求1～3中任一項(xiàng)所述的模數(shù)轉(zhuǎn)換器，其特征在于，將所述多個(gè)放大電路之中、要求精度的放大電路配置得遠(yuǎn)離成為噪聲源的電路。
5.根據(jù)權(quán)利要求1～3中任一項(xiàng)所述的模數(shù)轉(zhuǎn)換器，其特征在于，將所述輸入模擬信號(hào)最先輸入的放大電路，配置得比其他放大電路更加遠(yuǎn)離成為噪聲源的電路。
6.根據(jù)權(quán)利要求1～3中任一項(xiàng)所述的模數(shù)轉(zhuǎn)換器，其特征在于，按照所述輸入模擬信號(hào)傳遞的順序，由遠(yuǎn)至近設(shè)定所述多個(gè)放大電路距所述成為噪聲源的電路的距離。
7.根據(jù)權(quán)利要求4所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述成為噪聲源的電路，是生成時(shí)鐘信號(hào)的時(shí)鐘生成電路、或進(jìn)行數(shù)字信號(hào)處理的數(shù)字電路。
8.根據(jù)權(quán)利要求1～3中任一項(xiàng)所述的模數(shù)轉(zhuǎn)換器，其特征在于，具有多個(gè)將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的數(shù)字值的級(jí)段，所述多個(gè)級(jí)段之中，有1個(gè)以上的級(jí)段包含所述多個(gè)放大電路之中的1個(gè)放大電路，所述1個(gè)放大電路，對(duì)所述輸入的模擬信號(hào)、和將自身級(jí)段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換為模擬值后得到的信號(hào)之差進(jìn)行放大，并反饋到自身級(jí)段的輸入中。
9.根據(jù)權(quán)利要求1～3中任一項(xiàng)所述的模數(shù)轉(zhuǎn)換器，其特征在于，具有多個(gè)將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的數(shù)字值的級(jí)段，所述多個(gè)級(jí)段之中，有1個(gè)以上的級(jí)段包含所述多個(gè)放大電路之中的2個(gè)放大電路，所述2個(gè)放大電路之中的第一放大電路，以給定的放大率對(duì)所述輸入的模擬信號(hào)進(jìn)行放大，所述2個(gè)放大電路之中的第二放大電路，對(duì)所述第一放大電路的輸出模擬信號(hào)、和以與所述給定的放大率實(shí)質(zhì)相同的放大率放大過(guò)的、將自身級(jí)段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換為模擬值后得到的信號(hào)、之差以給定的放大率進(jìn)行放大，并反饋到自身級(jí)段的輸入中。
10.根據(jù)權(quán)利要求1～3中任一項(xiàng)所述的模數(shù)轉(zhuǎn)換器，其特征在于，具備將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的模擬值的AD轉(zhuǎn)換電路、和將所述AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號(hào)的DA轉(zhuǎn)換電路，所述多個(gè)放大電路之中的第一放大電路，以給定的放大率對(duì)所述輸入的模擬信號(hào)進(jìn)行放大，所述多個(gè)放大電路之中的第二放大電路，對(duì)所述第一放大電路的輸出模擬信號(hào)、和以與所述給定的放大率實(shí)質(zhì)相同的放大率放大過(guò)的所述DA轉(zhuǎn)換電路的輸出模擬信號(hào)、之差以給定的放大率進(jìn)行放大，并反饋到所述AD轉(zhuǎn)換電路及所述第一放大電路中。
11.一種模數(shù)轉(zhuǎn)換器，將輸入模擬信號(hào)分為多次轉(zhuǎn)換為多位數(shù)字信號(hào)，其特征在于，具有多個(gè)放大電路，將所述多個(gè)放大電路之中、要求精度的放大電路配置得遠(yuǎn)離成為噪聲源的電路。
12.根據(jù)權(quán)利要求11所述的模數(shù)轉(zhuǎn)換器，其特征在于，將所述輸入模擬信號(hào)最先輸入的放大電路，配置得比其他放大電路更加遠(yuǎn)離成為噪聲源的電路。
13.根據(jù)權(quán)利要求11所述的模數(shù)轉(zhuǎn)換器，其特征在于，按照所述輸入模擬信號(hào)傳遞的順序，由遠(yuǎn)至近設(shè)定所述多個(gè)放大電路距所述成為噪聲源的電路的距離。
14.根據(jù)權(quán)利要求11所述的模數(shù)轉(zhuǎn)換器，其特征在于，所述成為噪聲源的電路，是生成時(shí)鐘信號(hào)的時(shí)鐘生成電路、或進(jìn)行數(shù)字信號(hào)處理的數(shù)字電路。
15.根據(jù)權(quán)利要求11～13中任一項(xiàng)所述的模數(shù)轉(zhuǎn)換器，其特征在于，具有多個(gè)將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的數(shù)字值的級(jí)段，所述多個(gè)級(jí)段之中，有1個(gè)以上的級(jí)段包含所述多個(gè)放大電路之中的1個(gè)放大電路，所述1個(gè)放大電路，對(duì)所述輸入的模擬信號(hào)、和將自身級(jí)段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換為模擬值后得到的信號(hào)之差進(jìn)行放大，并反饋到自身級(jí)段的輸入中。
16.根據(jù)權(quán)利要求11～13中任一項(xiàng)所述的模數(shù)轉(zhuǎn)換器，其特征在于，具有多個(gè)將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的數(shù)字值的級(jí)段，所述多個(gè)級(jí)段之中，有1個(gè)以上的級(jí)段包含所述多個(gè)放大電路之中的2個(gè)放大電路，所述2個(gè)放大電路之中的第一放大電路，以給定的放大率對(duì)所述輸入的模擬信號(hào)進(jìn)行放大，所述2個(gè)放大電路之中的第二放大電路，對(duì)所述第一放大電路的輸出模擬信號(hào)、和以與所述給定的放大率實(shí)質(zhì)相同的放大率放大過(guò)的、將自身級(jí)段的轉(zhuǎn)換數(shù)字值轉(zhuǎn)換為模擬值后得到的信號(hào)、之差以給定的放大率進(jìn)行放大，并反饋到自身級(jí)段的輸入中。
17.根據(jù)權(quán)利要求11～13中任一項(xiàng)所述的模數(shù)轉(zhuǎn)換器，其特征在于，具備將輸入的模擬信號(hào)轉(zhuǎn)換為給定位數(shù)的模擬值的AD轉(zhuǎn)換電路、和將所述AD轉(zhuǎn)換電路的輸出轉(zhuǎn)換為模擬信號(hào)的DA轉(zhuǎn)換電路，所述多個(gè)放大電路之中的第一放大電路，以給定的放大率對(duì)所述輸入的模擬信號(hào)進(jìn)行放大，所述多個(gè)放大電路之中的第二放大電路，對(duì)所述第一放大電路的輸出模擬信號(hào)、和以與所述給定的放大率實(shí)質(zhì)相同的放大率放大過(guò)的所述DA轉(zhuǎn)換電路的輸出模擬信號(hào)、之差以給定的放大率進(jìn)行放大，并反饋到所述AD轉(zhuǎn)換電路及所述第一放大電路中。
全文摘要
AD轉(zhuǎn)換器，具備第一放大電路(11)、第二放大電路(15)、第三放大電路(19)、及第四放大電路(21)等多個(gè)放大電路。多個(gè)放大電路之中，對(duì)精度要求越高的放大電路配置得距電源越近。另外，最先將輸入模擬信號(hào)輸入的放大電路，配置得比其他的放大電路更接近電源。即，將第一放大電路(11)配置得距電源最近。再有，最先將輸入模擬信號(hào)輸入的放大電路，配置得比其他的放大電路更接近電源。即距電源由近到遠(yuǎn)順序配置第一放大電路(11)→第二放大電路(15)→第三放大電路(19)→第四放大電路(21)。
文檔編號(hào)H03F1/00GK1665142SQ200510052940
公開(kāi)日2005年9月7日 申請(qǐng)日期2005年3月2日 優(yōu)先權(quán)日2004年3月2日
發(fā)明者谷邦之, 和田淳, 小林重人 申請(qǐng)人:三洋電機(jī)株式會(huì)社