專(zhuān)利名稱(chēng)：轉(zhuǎn)換電壓位準(zhǔn)電路以及方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種薄膜晶體管液晶顯示裝置(thin film transistorliquid display，TFT LCD)；尤指一種薄膜晶體管液晶顯示(TFT LCD)的柵極驅(qū)動(dòng)(gate driver)的兩端式電壓位準(zhǔn)移位器(shifter)。
背景技術(shù)：
主動(dòng)式矩陣液晶顯示(LCD)裝置通常包含有一個(gè)顯示面板(displaypanel)以及一個(gè)驅(qū)動(dòng)電路來(lái)驅(qū)動(dòng)顯示面板。此驅(qū)動(dòng)電路可再包括一個(gè)柵極驅(qū)動(dòng)(gate driver)，用來(lái)選擇一列柵極線(xiàn)(gate line)以及一個(gè)源極驅(qū)動(dòng)(source driver)，用來(lái)經(jīng)由源極線(xiàn)(source line)及被選定的柵極線(xiàn)，提供像素信號(hào)至顯示點(diǎn)。柵極驅(qū)動(dòng)通常運(yùn)作于一個(gè)混合電壓環(huán)境里，因此需要一個(gè)用來(lái)轉(zhuǎn)換電壓位準(zhǔn)的電路。
圖1A為一個(gè)現(xiàn)有的柵極驅(qū)動(dòng)10。對(duì)一個(gè)XGA/SXGA的顯示系統(tǒng)而言，柵極驅(qū)動(dòng)10可以包含有256個(gè)輸出通道(output channel)亦即OUT 1到OUT256。柵極驅(qū)動(dòng)10包括了一個(gè)輸入電平移位器(input level shifter)12、位移緩存器(shift registers)14、控制單元(control units)16、輸出電平移位器(output level shifter)18以及輸出緩沖器(output buffers)20。輸入電平移位器12將液晶顯示控制特定應(yīng)用集成電路(LCD controlapplication specific integrated circuit，LCD ASIC)的輸入信號(hào)的電壓電平予以轉(zhuǎn)換。此輸入信號(hào)包含控制信號(hào)，如左/右移控制信號(hào)LR、一個(gè)輸出致能信號(hào)OE及一個(gè)全區(qū)啟動(dòng)控制信號(hào)(global-on control signal)XON，一各時(shí)鐘脈沖信號(hào)SCLK以及資料信號(hào)，例如右資料輸入/輸出(right datainput/output)DIOR及左資料輸入/輸出(left data input/output)DIOL。位移緩存器14依據(jù)信號(hào)LR，于信號(hào)SCLK的上升緣，將信號(hào)DIOR或DIOL的啟動(dòng)脈沖(start impulse)移位?？刂茊挝?6則是將由位移緩存器14傳來(lái)的信號(hào)譯碼，且由信號(hào)OE及XON，控制柵驅(qū)動(dòng)10的運(yùn)作模式(operationmode)。位準(zhǔn)移位器18將由控制單位16傳來(lái)的信號(hào)電壓位準(zhǔn)予以轉(zhuǎn)換。此一已轉(zhuǎn)換過(guò)位準(zhǔn)的信號(hào)將由輸出緩沖器20以驅(qū)動(dòng)顯示面板。
圖1B為于柵驅(qū)動(dòng)10中所使用的不同電壓位準(zhǔn)示意圖。由液晶顯示控制特定應(yīng)用集成電路(LCD control ASIC)傳來(lái)的信號(hào)電壓準(zhǔn)位為VSS到VDD，比如說(shuō)分別是0伏特(V)與3.6伏特。為使這些輸入信號(hào)可適用于以高壓互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制程制造的p型(p type)基板(substrate)，此輸入信號(hào)的第一電壓位準(zhǔn)需要轉(zhuǎn)換，因?yàn)閜型基板通常連接至一個(gè)最大負(fù)值電壓。輸入位準(zhǔn)移位器12將此第一電壓位準(zhǔn)予以轉(zhuǎn)換至一第二電壓位準(zhǔn)，其范圍為VEE～VAA，例如分別是-10伏特與(-10+(3.6～5))伏特。此第二電壓位準(zhǔn)于輸入位準(zhǔn)移位器12、位移緩存器14及控制單元16中使用。輸出位準(zhǔn)移位器18將第二電壓位準(zhǔn)轉(zhuǎn)換至一第三電壓位準(zhǔn)，其范圍為VEE～VCOM，例如分別是-10伏特與25伏特。此第三電壓位準(zhǔn)于輸出位準(zhǔn)移位器18及輸出緩沖器20中使用。
圖2為一現(xiàn)有的輸入位準(zhǔn)移位器30的電路圖。輸入位準(zhǔn)移位器30包含一個(gè)高壓p通道互補(bǔ)金屬氧化物半導(dǎo)體(PMOS)晶體管32、一個(gè)高壓N通道互補(bǔ)金屬氧化物半導(dǎo)體(NMOS)晶體管34、一個(gè)電阻36、一個(gè)低壓NMOS晶體管38、一個(gè)低壓PMOS晶體管40以及一個(gè)低壓NMOS晶體管42。高壓及低壓MOS晶體管通常共存于一個(gè)處理具不同電壓位準(zhǔn)信號(hào)的混合電壓系統(tǒng)。高壓MOS晶體管與低壓MOS晶體管的不同處在于高壓MOS晶體管可以忍受一個(gè)較高的漏-源極或門(mén)-源極電壓。因此，高壓MOS晶體管的尺寸較低壓MOS晶體管大。
如圖2所示，高壓PMOS晶體管32的柵極(未標(biāo)號(hào))接收一個(gè)輸入信號(hào)VI，其電壓位準(zhǔn)為VSS到VDD，晶體管32的源極則是耦接至一個(gè)輸入電壓為VDD的電源供應(yīng)器。高壓NMOS晶體管34的柵極(未標(biāo)號(hào))輸入一偏壓電壓VR。低壓PMOS晶體管40的柵極(未標(biāo)號(hào))于端點(diǎn)(node)A耦接至高壓晶體管34的源極及電阻36的一端(未標(biāo)號(hào))，其源極則是耦接至一個(gè)輸入電壓為VAA的電源供應(yīng)器。低壓NMOS晶體管42的柵極(未標(biāo)號(hào))于端點(diǎn)B耦接至低壓NMOS晶體管38的柵極、漏極及電阻36的另一端(未標(biāo)號(hào))。低壓NMOS晶體管38及42的源極皆耦接至一個(gè)輸入電壓為VEE的電源供應(yīng)器。位于低壓PMOS晶體管40的漏極及NMOS晶體管42的漏極間的端點(diǎn)C則為輸入位準(zhǔn)移位器30的輸出端。
在輸入位準(zhǔn)移位器30的電路中，電阻36需為一較大電阻值電阻，才能于端點(diǎn)A及B間提供適當(dāng)?shù)碾妷褐?，以關(guān)閉低壓NMOS晶體管40及42。舉例來(lái)說(shuō)，若流經(jīng)電阻36的電流IR為20μ安培(A)，VAA及VA皆為-3.6伏特，VEE為-10伏特，則電阻36的電阻值R36幾近于320K歐姆(R36＝(-3.6V+10V)/20μA＝320K ohms)。此一大電阻值電阻將相當(dāng)不利于整個(gè)裝置的尺寸大小，因此需要一種裝置尺寸較小的轉(zhuǎn)換電壓位準(zhǔn)電路。

發(fā)明內(nèi)容
鑒于現(xiàn)有技術(shù)存在上述缺陷，本發(fā)明的一實(shí)施例提出一種轉(zhuǎn)換電壓位準(zhǔn)電路，包含有一第一電源供應(yīng)器、一第二電源供應(yīng)器、一第一高壓晶體管、一第二高壓晶體管以及一電流源。一第一電源供應(yīng)器，提供一第一電壓位準(zhǔn)。一第二電源供應(yīng)器，提供一第二電壓位準(zhǔn)。一第一高壓晶體管，位于該第一及該第二電源供應(yīng)器之間，該第一高壓晶體管的柵極接收一輸入信號(hào)，此輸入信號(hào)包含有一第一狀態(tài)及一第二狀態(tài)。一第二高壓晶體管，位于該第一高壓晶體管及該第二電源供應(yīng)器之間，該第二高壓晶體管的柵極被輸入一偏壓電壓。一電流源，位于該第二高壓晶體管及該第二電源供應(yīng)器之間，根據(jù)該輸入信號(hào)的該第一狀態(tài)提供一電流。位于該第二高壓晶體管及該電流源間的一端點(diǎn)，其電壓位準(zhǔn)會(huì)根據(jù)該輸入信號(hào)的該第一狀態(tài)被拉至一第三電壓位準(zhǔn)，且根據(jù)該輸入信號(hào)的該第二狀態(tài)被拉至該第二電壓位準(zhǔn)。
根據(jù)本發(fā)明的另一實(shí)施例，提供一轉(zhuǎn)換電壓位準(zhǔn)電路，包含有一輸入信號(hào)、一第一晶體管、一第二晶體管、一電流源以及一端點(diǎn)。一輸入信號(hào)，具有一第一電壓位準(zhǔn)及一第二電壓位準(zhǔn)。一第一晶體管，其柵極接收該輸入信號(hào)。一第二晶體管，包含一偏壓電壓輸入其柵極。一電流源，用以根據(jù)該輸入信號(hào)的該第一電壓位準(zhǔn)提供一電流。一端點(diǎn)，位于該第二晶體管及該電流源之間。其中，該第二晶體管將該端點(diǎn)的電壓鎖住在一第三電壓位準(zhǔn)及一第四電壓位準(zhǔn)之間，該端點(diǎn)的電壓值根據(jù)該輸入信號(hào)的該第一電壓位準(zhǔn)，幾近于該第三電壓位準(zhǔn)，且根據(jù)該輸入信號(hào)的該第二電壓位準(zhǔn)，幾近于該第四電壓位準(zhǔn)。
此外，根據(jù)本發(fā)明之一實(shí)施例，再提供一轉(zhuǎn)換電壓位準(zhǔn)電路的方法。提供一第一電源供應(yīng)器，以產(chǎn)生一第一電壓位準(zhǔn)。提供一第二電源供應(yīng)器，以產(chǎn)生一第二電壓位準(zhǔn)。于該第一及該第二電源供應(yīng)器之間提供一第一晶體管，包含有一柵極，提供一輸入信號(hào)于該第一晶體管的柵極，且該輸入信號(hào)包含有一第一狀態(tài)及一第二狀態(tài)。于該第一晶體管及該第二電源供應(yīng)器之間提供一第二晶體管，包含有一柵極，提供一偏壓電壓于該第二晶體管的柵極。于該第二晶體管及該第二電源供應(yīng)器之間具有一電流源，根據(jù)該輸入信號(hào)的該第一狀態(tài)提供一電流，將位于該第二晶體管及該電流源間的一端點(diǎn)的電壓，根據(jù)該輸入信號(hào)的該第一狀態(tài)，拉至一第三電壓位準(zhǔn)，以及根據(jù)該輸入信號(hào)的該第二狀態(tài)，將該端點(diǎn)的電壓拉至該第二電壓位準(zhǔn)。


圖1A為一個(gè)現(xiàn)有的柵極驅(qū)動(dòng)示意圖。
圖1B為于柵極驅(qū)動(dòng)中所使用的不同電壓位準(zhǔn)示意圖。
圖2為一現(xiàn)有輸入位準(zhǔn)移位器的電路圖。
圖3A為根據(jù)本發(fā)明之一實(shí)施例，輸入位準(zhǔn)移位器的電路圖。
圖3B為根據(jù)本發(fā)明的另一實(shí)施例，輸入位準(zhǔn)移位器的電路圖。
符號(hào)說(shuō)明10 柵極驅(qū)動(dòng) 12 輸入位準(zhǔn)移位器14位移緩存器16 控制單元 18 輸出位準(zhǔn)移位器20輸出緩沖器32 高壓PMOS晶體管34 高壓NMOS晶體管36電阻38 低壓NMOS晶體管40 低壓PMOS晶體管42 低壓NMOS晶體管52 第一晶體管54 第二晶體管56電流源58 第三晶體管60 第四晶體管72第五晶體管VDD第一電源供應(yīng)器VEE第二電源供應(yīng)器VAA第三電源供應(yīng)器具體實(shí)施方式
圖3A為根據(jù)本發(fā)明的一實(shí)施例，一輸入位準(zhǔn)移位器50的電路圖。輸入位準(zhǔn)移位器50包含有一第一晶體管52、一第二晶體管54以及一個(gè)電流源56。在根據(jù)本發(fā)明的一實(shí)施例中，第一晶體管54為一個(gè)高壓PMOS晶體管，而第二晶體管54則是一個(gè)高壓NMOS晶體管。第一晶體管52包含一個(gè)柵極52-2、一第一電極端52-4以及一個(gè)第二電極端52-6。柵極52-2接收一個(gè)輸入信號(hào)VIN，其中VIN包含有一第一狀態(tài)及一第二狀態(tài)。在一個(gè)實(shí)施例中，其第一時(shí)態(tài)的電壓位準(zhǔn)為VSS，例如0伏特，其第二時(shí)態(tài)的電壓位準(zhǔn)為VDD，例如3.6伏特。第一電極端52-4耦接至一第一電源供應(yīng)器，提供一電壓VDD。第二晶體管54包含一個(gè)柵極54-2、一第一電極端54-4以及一個(gè)第二電極端54-6。于柵極54-2輸入一偏壓電壓VR1。第一電極端54-4耦接至第一晶體管52的第二電極端52-6。第二電極端54-6則耦接至一電流源56。此電流源56耦接于第二晶體管54及一第二電源供應(yīng)器之間，此第二電源供應(yīng)器提供一電壓VEE，例如-10伏特。
輸入位準(zhǔn)移位器50可再包含一互補(bǔ)反向器(complementary inverter)(未標(biāo)號(hào))。此互補(bǔ)反向器包含有一第三晶體管58以及一第四晶體管60。在根據(jù)本發(fā)明之一實(shí)施例中，第三晶體管58為一個(gè)低壓PMOS晶體管，而第四晶體管60則是一個(gè)低壓NMOS晶體管。第三晶體管58包含一個(gè)柵極58-2、一第一電極端58-4以及一個(gè)第二電極端58-6。其柵極58-2耦接至一個(gè)位于第二晶體管54及電流源56之間的端點(diǎn)M。第一電極端58-4耦接至一第三電源供應(yīng)器，提供一電壓VAA，例如(-10+(3.6～5))伏特。第四晶體管60包含一個(gè)柵極60-2、一第一電極端60-4以及一個(gè)第二電極端60-6。柵極60-2耦接至端點(diǎn)M。第一電極端60-4耦接至第三晶體管58的第二電極端58-6。第二電極端60-6則耦接至第二電源供應(yīng)器，提供一電壓VEE。端點(diǎn)N位于第三晶體管58及第四晶體管60之間，做為輸入位準(zhǔn)移位器50的輸出端點(diǎn)。
根據(jù)輸入信號(hào)VIN的第一狀態(tài)或者是VSS，第一晶體管52導(dǎo)通，產(chǎn)生一電流I流經(jīng)第一晶體管52、第二晶體管54以及電流源56至第二電源供應(yīng)器VEE。I的電流值已由電流源56預(yù)先決定。偏壓電壓VR1輸入至第二晶體管54的柵極端54-2，其值大小可將端點(diǎn)M的電壓值VM鎖住于VEE～VAA之間，以避免第三晶體管58及第四晶體管60進(jìn)入崩潰區(qū)。在根據(jù)本發(fā)明之一實(shí)施例中，偏壓電壓VR1幾近于VAA加上VGS2，VGS則為該第二晶體管54的柵-源極電壓。由于第一晶體管52以及第二晶體管54皆導(dǎo)通，VM的電壓值會(huì)被拉至幾近于VAA。因此第三晶體管58關(guān)閉而第四晶體管60導(dǎo)通，位于端點(diǎn)N的輸出電壓VN則為幾近VEE。
根據(jù)輸入信號(hào)VIN的第二狀態(tài)或者是VDD，第一晶體管52關(guān)閉。由于沒(méi)有電流由第一晶體管52輸出，第二晶體管54以及電流源56亦關(guān)閉。因第一晶體管52及第二晶體管54皆關(guān)閉，故VM的電壓值會(huì)被拉至VEE，使得第三晶體管58導(dǎo)通而第四晶體管60關(guān)閉。輸出電壓值VN則為幾近VAA。因此，輸入信號(hào)VIN電壓位準(zhǔn)VSS到VDD，經(jīng)由此電路被轉(zhuǎn)換為VEE至VAA。
圖3B為根據(jù)本發(fā)明的另一實(shí)施例，一輸入位準(zhǔn)移位器70的電路圖。輸入位準(zhǔn)移位器70與圖3A中的輸入位準(zhǔn)移位器50極為相似，除了于輸入位準(zhǔn)移位器70中，一電流鏡(未標(biāo)號(hào))取代了輸入位準(zhǔn)移位器50中的電流源。此電流鏡包含了一第五晶體管72，其為一低壓NMOS晶體管。第五晶體管72可再包含一柵極端耦接至一參考電壓源VR2。偏壓電壓VR2的值為一預(yù)定大小，以確保第五晶體管72可根據(jù)輸入信號(hào)VIN的第一狀態(tài)，提供如下的電流I。
I＝(μCox/2)(W/L)(VGS-VT)2其中，I為第五晶體管72的漏極電流，μ為電子的移動(dòng)度，Cox為氧化層電容(oxide capacitance)，W/L則為第五晶體管72的通道寬度及長(zhǎng)度比值，VGS為第五晶體管72的柵-源極電壓，而VT則為第五晶體管72的臨界電壓。
根據(jù)輸入信號(hào)VIN的第一狀態(tài)，第一晶體管52、第二晶體管54以及第五晶體管72皆導(dǎo)通。VM的值幾近于VAA，因而第三晶體管關(guān)閉，第四晶體管60導(dǎo)通。輸出電壓VN其值則幾近于VAA。
本發(fā)明的一實(shí)施例亦提供一種轉(zhuǎn)換電壓位準(zhǔn)的方法。提供一第一電源供應(yīng)器，以產(chǎn)生一第一電壓位準(zhǔn)VDD。提供一第二電源供應(yīng)器，以產(chǎn)生一第二電壓位準(zhǔn)VEE。于該第一電源供應(yīng)器VDD及該第二電源供應(yīng)器VEE之間提供一第一晶體管52，包含有一柵極52-2。提供一輸入信號(hào)VIN于該第一晶體管52的柵極52-2，且該輸入信號(hào)VIN包含有一第一狀態(tài)VSS及一第二狀態(tài)VDD。于該第一晶體管52及該第二電源供應(yīng)器VEE之間提供一第二晶體管54，包含有一柵極54-2。提供一偏壓電壓VR1于該第二晶體管54的柵極54-2。于該第二晶體管54及該第二電源供應(yīng)器VEE之間提供一電流源56，以根據(jù)該輸入信號(hào)VIN的該第一狀態(tài)VSS提供一電流I。將位于該第二晶體管54及該電流源56間的一端點(diǎn)M的電壓VM，根據(jù)該輸入信號(hào)VIN的第一狀態(tài)，拉至一第三電壓位準(zhǔn)VAA。根據(jù)該輸入信號(hào)VIN的第二狀態(tài)，位于端點(diǎn)M的電壓VM則被拉至該第二電壓位準(zhǔn)VEE。
根據(jù)本發(fā)明的一實(shí)施例，電壓VM將被鎖住于第二電壓位準(zhǔn)VEE及第三電壓位準(zhǔn)VAA區(qū)間。
此方法可再包含一互補(bǔ)反向器。提供一第三晶體管58，其柵極58-2耦接至端點(diǎn)M。提供一第四晶體管60，其柵極60-2亦耦接至端點(diǎn)M。一端點(diǎn)N位于第三晶體管58及第四晶體管60之間，做為輸入位準(zhǔn)移位器50的輸出端點(diǎn)，其電壓值VN根據(jù)輸入信號(hào)VIN的第一狀態(tài)，而幾近于VEE，且根據(jù)輸入信號(hào)VIN的第二狀態(tài)，幾近于VAA。
權(quán)利要求
1.一種轉(zhuǎn)換電壓位準(zhǔn)電路，其特征在于，包含有一第一電源供應(yīng)器，提供一第一電壓位準(zhǔn)；一第二電源供應(yīng)器，提供一第二電壓位準(zhǔn)；一第一晶體管，位于該第一及該第二電源供應(yīng)器之間，該第一晶體管的柵極接收一輸入信號(hào)，其中該輸入信號(hào)包含有一第一狀態(tài)及一第二狀態(tài)；一第二晶體管，位于該第一晶體管及該第二電源供應(yīng)器之間，輸入一偏壓電壓于該第二晶體管的柵極；以及一電流源，位于該第二晶體管及該第二電源供應(yīng)器之間，根據(jù)該輸入信號(hào)的該第一狀態(tài)提供一電流；其中，位于該第二晶體管及該電流源間的一端點(diǎn)的電壓位準(zhǔn)會(huì)根據(jù)該輸入信號(hào)的該第一狀態(tài)被拉至一第三電壓位準(zhǔn)，且根據(jù)該輸入信號(hào)的該第二狀態(tài)被拉至該第二電壓位準(zhǔn)。
2.如權(quán)利要求1所述的電路，其特征在于，該第一及第二晶體管包含高壓晶體管。
3.如權(quán)利要求1所述的電路，其特征在于，該第一晶體管包含一電極耦接至該第一電源供應(yīng)器。
4.如權(quán)利要求1所述的電路，其特征在于，該第二晶體管包含一電極耦接至該電流源。
5.如權(quán)利要求1所述的電路，其特征在于，該偏壓電壓可將該端點(diǎn)間之電壓值鎖住在該第二及該第三電壓位準(zhǔn)之間。
6.如權(quán)利要求5所述的電路，其特征在于，該偏壓電壓幾近于該第三電壓位準(zhǔn)加上該第二高壓晶體管的柵源極間電壓。
7.如權(quán)利要求1所述的電路，其特征在于，進(jìn)一步包含一互補(bǔ)反向器，耦接于該第二電源供應(yīng)器及一第三電源供應(yīng)器之間，其中，該第三電源供應(yīng)器提供該第三電壓位準(zhǔn)。
8.如權(quán)利要求7所述的電路，其特征在于，該互補(bǔ)反向器，進(jìn)一步包含有一第三晶體管，其柵極耦接至該端點(diǎn)；以及一第四晶體管，與該第三低壓晶體管串聯(lián)，其柵極耦接至該端點(diǎn)。
9.如權(quán)利要求8所述的電路，其特征在于，該第三晶體管進(jìn)一步包含一電極耦接至該第三電源供應(yīng)器。
10.如權(quán)利要求8所述的電路，其特征在于，該第四低壓晶體管進(jìn)一步包含一電極耦接至該第二電源供應(yīng)器。
11.如權(quán)利要求8所述的電路，其特征在于，進(jìn)一步包含一輸出端點(diǎn)位于該第三及該第四晶體管之間，其中，該輸出端點(diǎn)的電壓位準(zhǔn)會(huì)根據(jù)該輸入信號(hào)的該第一狀態(tài)被拉至該第二電壓位準(zhǔn)，且根據(jù)該輸入信號(hào)的該第二狀態(tài)被拉至該第三電壓位準(zhǔn)。
12.一種轉(zhuǎn)換電壓位準(zhǔn)電路，其特征在于，包含有一輸入信號(hào)，包含有一第一電壓位準(zhǔn)及一第二電壓位準(zhǔn)；一第一晶體管，其柵極接收該輸入信號(hào)；一第二晶體管，包含一偏壓電壓輸入其柵極；一電流源，根據(jù)該輸入信號(hào)的該第一電壓位準(zhǔn)提供一電流；以及一端點(diǎn)，位于該第二晶體管及該電流源間；其中該端點(diǎn)的電壓值由該第二晶體管控制在一第三電壓位準(zhǔn)及一第四電壓位準(zhǔn)之間；以及其中，該端點(diǎn)的電壓會(huì)根據(jù)該輸入信號(hào)的第一電壓位準(zhǔn)，幾近于該第三電壓位準(zhǔn)，且根據(jù)該輸入信號(hào)的第二電壓位準(zhǔn)，幾近于該第四電壓位準(zhǔn)。
13.如權(quán)利要求12所述的電路，其特征在于，該第一晶體管、該第二晶體管及該電流源，位于一第一電源供應(yīng)器及一第二電源供應(yīng)器之間，該第一電源供應(yīng)器提供該第二電壓位準(zhǔn)，而該第二電源供應(yīng)器則提供該第四電壓位準(zhǔn)。
14.如權(quán)利要求12所述的電路，其特征在于，該偏壓電壓幾近于該第三電壓位準(zhǔn)加上該第二高壓晶體管的柵源極間電壓。
15.如權(quán)利要求12所述的電路，其特征在于，該電流源進(jìn)一步包含一電流鏡，以產(chǎn)生電流。
16.如權(quán)利要求12所述的電路，其特征在于，可再包含一互補(bǔ)反向器，位于該第二電源供應(yīng)器及一第三電源供應(yīng)器之間，其中，該第三電源供應(yīng)器提供該第三電壓位準(zhǔn)，而該第二電源供應(yīng)器提供該第四電壓位準(zhǔn)。
17.如權(quán)利要求16所述的電路，其特征在于，該互補(bǔ)反向器包含一第三晶體管及一第四晶體管，該第三晶體管的柵極耦接至該端點(diǎn)，且該第四晶體管的柵極亦耦接至該端點(diǎn)，
18.如權(quán)利要求17所述的電路，其特征在于，進(jìn)一步包含一輸出端點(diǎn)位于該第三及該第四晶體管之間，其中，該輸出端點(diǎn)的電壓位準(zhǔn)根據(jù)該輸入信號(hào)的該第一狀態(tài)，幾近于該第四電壓位準(zhǔn)，且根據(jù)該輸入信號(hào)的該第二狀態(tài)，幾近于該第三電壓位準(zhǔn)。
19.如權(quán)利要求12所述的電路，其特征在于，該第一及該第二晶體管包含高壓晶體管。
20.一種轉(zhuǎn)換電壓位準(zhǔn)的方法，其特征在于，包含有提供一第一電源供應(yīng)器，以產(chǎn)生一第一電壓位準(zhǔn)；提供一第二電源供應(yīng)器，以產(chǎn)生一第二電壓位準(zhǔn)；于該第一及該第二電源供應(yīng)器之間提供一第一晶體管，包含有一柵極；提供一輸入信號(hào)于該第一晶體管的柵極，且該輸入信號(hào)包含有一第一狀態(tài)及一第二狀態(tài)；于該第一晶體管及該第二電源供應(yīng)器之間提供一第二晶體管，包含有一柵極；提供一偏壓電壓于該第二晶體管的柵極；于該第二晶體管及該第二電源供應(yīng)器之間提供一電流源，以根據(jù)該輸入信號(hào)的該第一狀態(tài)提供一電流；將位于該第二晶體管及該電流源間的一端點(diǎn)的電壓，根據(jù)該輸入信號(hào)的該第一狀態(tài)，拉至一第三電壓位準(zhǔn)；以及根據(jù)該輸入信號(hào)的該第二狀態(tài)，將該端點(diǎn)的電壓拉至該第二電壓位準(zhǔn)。
21.如權(quán)利要求20所述的方法，其特征在于，進(jìn)一步包含將位于該第一晶體管及該第二晶體管間的一異端點(diǎn)的電壓，根據(jù)該輸入信號(hào)的該第一及該第二狀態(tài)，拉至不同電壓。
22.如權(quán)利要求20所述的方法，其特征在于，進(jìn)一步包含提供一第三晶體管的柵極耦接至該端點(diǎn)；以及提供一第四晶體管的柵極耦接至該端點(diǎn)。
23.如權(quán)利要求20所述的方法，其特征在于，該偏壓電壓將該端點(diǎn)的電壓值鎖住。
24.如權(quán)利要求20所述的方法，其特征在于，該偏壓電壓幾近于該第三電壓位準(zhǔn)加上該第二晶體管的柵源極間電壓。
25.如權(quán)利要求20所述的方法，其特征在于，進(jìn)一步包含提供一互補(bǔ)反向器。
全文摘要
本發(fā)明為一種轉(zhuǎn)換電壓位準(zhǔn)電路，包含第一電源供應(yīng)器、第二電源供應(yīng)器、第一晶體管、第二晶體管以及電流源；第一電源供應(yīng)器，提供第一電壓位準(zhǔn)；第二電源供應(yīng)器，提供第二電壓位準(zhǔn)；第一晶體管，位于該第一及該第二電源供應(yīng)器之間，該第一晶體管的柵極接收輸入信號(hào)，其中，該輸入信號(hào)包含有第一狀態(tài)及第二狀態(tài)。第二晶體管，位于該第一晶體管及該第二電源供應(yīng)器之間，該第二晶體管的柵極被輸入偏壓電壓。電流源，位于該第二晶體管及該第二電源供應(yīng)器之間，根據(jù)該輸入信號(hào)的該第一狀態(tài)提供電流。位于該第二晶體管及該電流源間的端點(diǎn)的電壓位準(zhǔn)會(huì)根據(jù)該輸入信號(hào)的該第一狀態(tài)被拉至第三電壓位準(zhǔn)，且根據(jù)該輸入信號(hào)的該第二狀態(tài)被拉至該第二電壓位準(zhǔn)。
文檔編號(hào)H03K19/0175GK1684135SQ20051000737
公開(kāi)日2005年10月19日 申請(qǐng)日期2005年2月4日 優(yōu)先權(quán)日2004年4月14日
發(fā)明者張坤山 申請(qǐng)人:華邦電子股份有限公司