專利名稱：觸發(fā)器、移位寄存器、及有源矩型顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及觸發(fā)器、將該觸發(fā)器多級(jí)連接而成的移位寄存器、及將該移位寄存器用于掃描信號(hào)線驅(qū)動(dòng)電路或數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路的有源矩陣型顯示裝置。
背景技術(shù)：
有源矩陣型顯示裝置中，為了驅(qū)動(dòng)配置成矩陣狀的各像素，需要掃描信號(hào)線驅(qū)動(dòng)電路及數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路。這些掃描信號(hào)線驅(qū)動(dòng)電路及數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，為了按規(guī)定次序驅(qū)動(dòng)?xùn)艠O布線及源極布線，使用移位寄存器。另外，上述移位寄存器可以通過(guò)將觸發(fā)器多級(jí)連接的構(gòu)成。
在這里對(duì)構(gòu)成上述移位寄存器的已有的觸發(fā)器的結(jié)構(gòu)說(shuō)明如下。還有，以下的說(shuō)明的是如圖17所示，有控制端GB、輸入端CK、復(fù)位端RB、及輸出端OUT的置位復(fù)位觸發(fā)器(以后稱“RS觸發(fā)器”)。
下面參照?qǐng)D18說(shuō)明上述RS觸發(fā)器的一構(gòu)成示例。
圖18示出的RS觸發(fā)器中，p型晶體管Mp1、n型晶體管Mn1(以后稱p型晶體管為Mp，n型晶體管為Mn)在電源VDD(高電位)和一VSS(低電位)間串聯(lián)連接。構(gòu)成反相器(inverter)電路101。所述反相器電路101的輸入側(cè)即Mp1及Mn1的柵極上接控制端GB。
另外，在電源VDD和輸入端CK之間串聯(lián)連接以Mn2和Mp2并聯(lián)連接的方式構(gòu)成的CMOS型的模擬開關(guān)ASW和Mp3。所述模擬開關(guān)其Mn2的柵極和反相器電路101的輸出(即Mp1的源極和Mn1的漏極連接的連接點(diǎn))連接，Mp2的柵極和控制端GB連接。另一方面，Mp3的柵極和復(fù)位端RB連接。
當(dāng)VDD提供給該ASW的Mn2的柵極時(shí)，Mn2的源極-漏極間導(dǎo)通，如被供給VSS，則源極-漏極之間變成非導(dǎo)通狀態(tài)。另外，當(dāng)VSS提供給Mp2的柵極時(shí)Mp2的源極-漏極之間變成導(dǎo)通狀態(tài)，當(dāng)連接于VDD時(shí)，變成非導(dǎo)通狀態(tài)。這樣，模擬開關(guān)ASW利用Mn2和Mp2的動(dòng)作，控制輸入信號(hào)CK的輸入。
再有，上述RS觸發(fā)器在電源VDD-VSS之間還具有用Mp4和Mn4構(gòu)成的反相器電102、及用Mp5和Mn5構(gòu)成的反相器電路103。反相器電路102和反相器電路103構(gòu)成其輸入側(cè)和輸出側(cè)互相連接組合成的閂鎖電路(反相器電路102的輸入和反相器電路103的輸出連接，而且反相器電路102的輸出和反相器電路103的輸入連接)。另外，Mn6配置在反相器電路102中Mn4和電源VSS之間，復(fù)位端RB連接于Mn6的柵極。
另外，Mp3和模擬開關(guān)ASW的連接點(diǎn)和反相器電路102的輸出(即連接Mp4的源極和Mn4的漏極的連接點(diǎn))互相連接(設(shè)Mp3及模擬開關(guān)ASW的連接點(diǎn)及反相器電路102的輸出電位為Node A的電位)。反相器電路103的輸出(即連接Mp5的源極和Mn5的漏極的連接點(diǎn))連接于輸出端OUT。
上述RS觸發(fā)器利用反相器電路101、Mp3及模擬開關(guān)ASW形成選通部，利用反相器電路102、103及Mn6形成閂鎖部。選通部為根據(jù)相對(duì)該輸入信號(hào)另行輸入的控制信號(hào)將外部輸入的輸入信號(hào)提供給后級(jí)閂鎖部的功能部。閂鎖部為閂鎖上述選通部提供給的輸入信號(hào)的功能部。
以下參照?qǐng)D19說(shuō)明圖18示出的上述RS觸發(fā)器的動(dòng)作。
首先如圖19示出的時(shí)序圖那樣，控制信號(hào)GB、時(shí)鐘信號(hào)CK、復(fù)位信號(hào)RB分別輸入到上述RS觸發(fā)器的控制端GB、輸入端CK、復(fù)位端RB。
在時(shí)間t1，當(dāng)控制信號(hào)GB下降到Low(VSS)時(shí)，反相器電路101的輸出為VDD，VDD提供給模擬開關(guān)ASW的Mn2的柵極。另外，VSS(控制信號(hào)GB)提供給模擬開關(guān)ASW的Mp2的柵極。
由此，模擬開關(guān)ASW導(dǎo)通，輸入信號(hào)CK連接于node A。這時(shí)，復(fù)位信號(hào)RB為High(VDD)，Mp3開路，因此node A與輸入信號(hào)CK等電位。
又，Mn6的柵極上也被提供High(VDD)的復(fù)位信號(hào)RB，所以Mn6為導(dǎo)通狀態(tài)，Mn4和MP4能作為反相器電路102動(dòng)作。另外，node A的電位成為反相器103的輸入，所以此時(shí)的反相器103的輸出、即RS觸發(fā)器的輸出信號(hào)OUT為L(zhǎng)ow(VSS)。設(shè)反相器電路102的輸入與反相器電路103的輸出的連接點(diǎn)的電位為Node B的電位，則Node B的電位也是Low。這時(shí)，所述輸出信號(hào)OUT的電位處于由反相器電路102、103閂鎖的狀態(tài)。
接著，在時(shí)間t2，時(shí)鐘信號(hào)CK變?yōu)長(zhǎng)ow(VSS)，故隨著這一變化nodeA的電位也變?yōu)長(zhǎng)ow(VSS)。再有，node B的電位及輸出信號(hào)OUT變?yōu)镠igh(VDD)。
然后，在時(shí)間t3，控制信號(hào)GB一旦變?yōu)镠igh(VDD)，模擬開關(guān)ASW處于非導(dǎo)通狀態(tài)，node A從時(shí)鐘信號(hào)CK脫離。但是，因復(fù)位信號(hào)RB依舊是High(VDD)，所以Mn6為導(dǎo)通狀態(tài)，由反相器電路102、103使閂鎖電路動(dòng)作。因此，node A的電位保持Low(VSS)不變，Node B的電位及輸出信號(hào)OUT保持High(VDD)不變。
然后，在時(shí)間t4，復(fù)位信號(hào)RB成Low(VSS)，Mp3導(dǎo)通，Mn6不導(dǎo)通。因此，Mn4和Mp4就作為反相器電路102不動(dòng)作，上述閂鎖狀態(tài)解除。另外，node A的電位由于Mp3導(dǎo)通而變成High(VDD)，這一電位提供給Mn5和Mp5構(gòu)成的反相器電路103的各個(gè)柵極，所以node B的電位及輸出信號(hào)OUT變成Low(VSS)。
最后，在時(shí)間t5以后，由于控制信號(hào)GB為High(VDD)，所以信號(hào)CK不能作用于node A。又因復(fù)位信號(hào)RB為High(VDD)，Mp3變成非導(dǎo)通狀態(tài)，Mn6為導(dǎo)通狀態(tài)，所以反相器電路102能夠動(dòng)作，node B的電位及輸出信號(hào)OUT由反相器電路102、103閂鎖，保持Low(VSS)的狀態(tài)。
下面參照?qǐng)D20說(shuō)明RS觸發(fā)器的其他構(gòu)成例。
圖20示出的RS觸發(fā)器是以輸入控制信號(hào)GB、時(shí)鐘信號(hào)CK及其反相信號(hào)CKB、復(fù)位信號(hào)RB為輸入，時(shí)鐘信號(hào)CK及其反相時(shí)鐘信號(hào)CKB比本電路的電源即電源VDD振幅小的情況下的構(gòu)成例子。
圖20示出的RS觸發(fā)器和圖18示出的RS觸發(fā)器一樣，由選通部和閂鎖部構(gòu)成。另外，閂鎖部與圖18示出的RS觸發(fā)器相同構(gòu)成，只有選通部的構(gòu)成不同。
圖20示出的RS觸發(fā)器的選通部中，Mp11、Mn11在電源VDD和輸入端CKB之間串聯(lián)連接，Mp12、Mn12在電源VDD和輸入端CK之間串聯(lián)連接。另外，Mn13配置在MN11的源極和Mn11的漏極之間的連接點(diǎn)與電源VSS之間。
MP11及Mn13的柵極連接于控制端GB。Mn11和Mn12的柵極接于Mp11的源極和Mn11的漏極間的連接點(diǎn)。Mp12的柵極接于復(fù)位端RB。再有，Mp12的源極和Mn12的漏極之間的連接點(diǎn)連接于Node A，Mp11的源極和Mn11的漏極之間的連接點(diǎn)為Node C。
圖20示出的構(gòu)成的RS觸發(fā)器中，作為一個(gè)例子，時(shí)鐘信號(hào)CK及反相時(shí)鐘信號(hào)CKB的振幅為3.3V，電路的電壓VDD為8V、VSS為0V。例如，GB端變成Low，本電路的n型晶體管的閾值電壓為3.5V時(shí)，當(dāng)信號(hào)CKB以Low(VSS)、信號(hào)CK以3.3V輸入時(shí)，Mp11為導(dǎo)通狀態(tài)，并且，因Mn11呈現(xiàn)象二極管那樣的動(dòng)作，所以node C的電位保持在接近Mn11的閾值電壓的3.5V左右的電位。
這時(shí)，Mn12的源極連接時(shí)鐘信號(hào)CK，Mn12的柵極連接node C，所以Mn12的柵極-源極間電位為0.2V左右，Mn12的閾值電壓和Mn11一樣為3.5左右時(shí)，則Mn12處于非導(dǎo)通狀態(tài)。
另一方面，反相時(shí)鐘信號(hào)CKB為3.3V、時(shí)鐘信號(hào)CK為0V時(shí)，node C上產(chǎn)生Mn11的閾值電壓3.5V+3.3V＝6.8V左右的電位。這時(shí)，因時(shí)鐘信號(hào)CK為0V，故如前所述，即使Mn12的閾值電壓為3.5V，也因Mn12的源極-柵極間的電壓約為6.8V，所以Mn12進(jìn)入導(dǎo)通狀態(tài)，node A為0V。
以下參照?qǐng)D21說(shuō)明圖20所示的上述RS觸發(fā)器的動(dòng)作。
如圖21示出的時(shí)序圖所示，控制信號(hào)GB、時(shí)鐘信號(hào)CK、反相時(shí)鐘信號(hào)CKB、復(fù)位信號(hào)RB分別輸入到上述RS觸發(fā)器的控制端GB、輸入端CK及CKB、以及復(fù)位端RB。
首先，在時(shí)間t1，由于控制信號(hào)GB為L(zhǎng)ow(VSS)，Mp11導(dǎo)通，同時(shí)，Mn13為非導(dǎo)通。這時(shí)，如前所述，反相時(shí)鐘信號(hào)CKB為0V，時(shí)鐘信號(hào)CK為3.3V，Mn11的閾值電壓為3.5V時(shí)，Mn12的柵極電位(即Node C的電位)約為3.5V源極電極為3.3V，故Mn12為非導(dǎo)通狀態(tài)。這時(shí)，因復(fù)位信號(hào)RB為High(VDD＝8V)，所以Mp12為非導(dǎo)通狀態(tài)，Mn6為導(dǎo)通狀態(tài)，Mp4和Mn4都作為反相器電路102起作用。另外，反相器電路102由利用Mn5和Mp5組成的反相器電路103和閂鎖電路構(gòu)成，故Node A狀態(tài)不變繼續(xù)保持Low。
然后在時(shí)間t2，反相時(shí)鐘信號(hào)CKB為3.3V，時(shí)鐘信號(hào)CK為0V時(shí)，nodeC在Mn11的閾值電壓3.5V上還加上3.3V變成6.8V左右，該電位加在Mn12的柵極上。這時(shí)，Mn12的源極為0V，故Mn12導(dǎo)通，使node A為L(zhǎng)ow。這時(shí)，由于復(fù)位信號(hào)RB還是High(Vdd＝8V)，所以Mp12為非導(dǎo)通狀態(tài)，Mn6為導(dǎo)通狀態(tài)，Mp4和Mn4作為反相器電路102起作用。接著，當(dāng)Node A一旦變成Low，由反相器電路102、103組成的閂鎖電路改變狀態(tài)，輸出信號(hào)OUT轉(zhuǎn)為High(VDD＝8V)。
然后，一到時(shí)間t3，控制信號(hào)GB為High(VDD＝8V)，為使Mp11為非導(dǎo)通，Mn13導(dǎo)通，將Low(Vss＝0V)加在Mn11和Mn12的柵極上，時(shí)鐘信號(hào)CK、反相時(shí)鐘信號(hào)CKB脫開，所以，控制信號(hào)GB為High(VDD＝8V)時(shí)，若要時(shí)鐘信號(hào)CK、反相時(shí)鐘信號(hào)CKB保持某種狀態(tài)，則對(duì)本電路無(wú)影響。這時(shí)，node A利用Mn12的非導(dǎo)通，從時(shí)鐘信號(hào)CK上脫開，但通過(guò)由反相器電路102及103構(gòu)成的閂鎖電路保持為L(zhǎng)ow，最終，輸出信號(hào)OUT保持High(VDD＝8V)不變。
然后，一到時(shí)間t4，復(fù)位信號(hào)RB變?yōu)長(zhǎng)ow(VSS＝0V)，Mp12處于導(dǎo)通狀態(tài)。同時(shí)，因復(fù)位信號(hào)RB也提供給Mn6的柵極，故Mn6為非導(dǎo)通狀態(tài)，Mn4和Mp4構(gòu)成的電路不作為反相器電路102起作用。因而，由于node A變成High(VDD＝8V)，所以通過(guò)反相器電路103，輸出信號(hào)OUT轉(zhuǎn)成Low。
最后，一到時(shí)間t5，復(fù)位信號(hào)RB成為High，Mp12變成非導(dǎo)通狀態(tài)，Mn6變成導(dǎo)通狀態(tài)。這時(shí)，Mn4和Mp4組成的電路再度作為反相器電路102起作用，所以反相器電路102、103再次作為閂鎖電路起作用。因此node A保持High的狀態(tài)，結(jié)果輸出信號(hào)OUT保持Low不變。
圖22示出采用上述構(gòu)成的RS觸發(fā)器的移位寄存器的結(jié)構(gòu)例。還有，圖22也是采用圖18示出的RS觸發(fā)器的移位寄存器的結(jié)構(gòu)例。
上述移位寄存器串聯(lián)連接多個(gè)RS觸發(fā)器FF1、FF2、……，F(xiàn)Fa(a＝2n-1，n＝1、2、……)的輸入端CK上連接時(shí)鐘信號(hào)CK，F(xiàn)Fa(a＝2n，n＝1、2、……)的輸入端CK上連接反相時(shí)鐘信號(hào)CKB。
啟動(dòng)脈沖信號(hào)SPB輸入到最初一級(jí)RS觸發(fā)器FF1的GB端子，各級(jí)RS觸發(fā)器FFa的輸出OUT作為移位寄存器的輸出分別輸出Q1、Q2、Q3、……。又，各級(jí)RS觸發(fā)器FF1、……的輸出Q1、……分別通過(guò)反相器，作為GB2、……，連接下一級(jí)RS觸發(fā)器FF的GB端。
另外，在第二級(jí)以后的RS觸發(fā)器FF2、FF3、……中，其輸出Q2、Q3、……的反相信號(hào)輸入到下一級(jí)的GB端，同時(shí)還連接于前級(jí)RS觸發(fā)器的RB端，作為復(fù)位信號(hào)使用。例如，第二級(jí)RS觸發(fā)器FF2的輸出Q2的反相信號(hào)、即信號(hào)GB3接于第三級(jí)RS觸發(fā)器FF3的GB端和第一級(jí)RS觸發(fā)器FF1的RB端。
以下利用圖23的時(shí)序圖說(shuō)明上述移位寄存器的動(dòng)作。
首先，在時(shí)鐘t1，啟動(dòng)脈沖信號(hào)SPB輸入到FF1的GB端后，在時(shí)間t2，時(shí)鐘信號(hào)CK一旦變成Low，F(xiàn)F1的OUT信號(hào)，即信號(hào)Q1轉(zhuǎn)為High。另外，該信號(hào)Q1通過(guò)反相器作為信號(hào)GB2輸入到FF2的GB端，所以Low信號(hào)輸入FF2的GB端。
接著，在Low信號(hào)GB2輸入到FF2的GB端的狀態(tài)下，在時(shí)間t3，一旦反相時(shí)鐘信號(hào)CKB變成Low，F(xiàn)F2的OUT信號(hào)、即信號(hào)Q2就轉(zhuǎn)為High。另外，信號(hào)Q2的反相信號(hào)即信號(hào)GB3轉(zhuǎn)為L(zhǎng)ow。該信號(hào)GB3輸入到FF3的GB端，同時(shí)也輸入FF1的RB端，F(xiàn)F1復(fù)位后Q1轉(zhuǎn)向Low。
這樣，串聯(lián)連接的RS觸發(fā)器與信號(hào)CK、信號(hào)CKB同步，作為移位寄存器起作用。本移位寄存器即使是在前述信號(hào)CK、信號(hào)CKB具有比電路的電源電壓VDD低的振幅時(shí)也能同樣動(dòng)作。
還有，在日本公開專利公報(bào)即特開2001-356728(
公開日平成13年12月26日，對(duì)應(yīng)US登記公報(bào)US6,377.104B2)中，揭示了一種包括D型觸發(fā)器和選通電路的具有多級(jí)的靜態(tài)時(shí)鐘脈沖發(fā)生器。
在將上述那樣的移位寄存器用于有源矩陣裝置的掃描信號(hào)線驅(qū)動(dòng)電路或數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路時(shí)，在掃描信號(hào)線驅(qū)動(dòng)電路中為了按照規(guī)定的時(shí)序依次生成提供給各掃描布線的掃描信號(hào)采用該移位寄存器，在數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中為了生成將數(shù)據(jù)供給線提供的數(shù)據(jù)信號(hào)按規(guī)定的時(shí)序取入各源極布線用的取樣信號(hào)而采用所述移位寄存器。
上述圖19、圖21、圖23示出的時(shí)序圖中，未考慮信號(hào)延遲，各級(jí)的觸發(fā)器中，隨著控制信號(hào)CK的下降，輸出信號(hào)OUT(或輸出Q)幾乎同時(shí)上升，隨著復(fù)位信號(hào)RB的下降輸出信號(hào)OUT(或輸出Q)幾乎同時(shí)下降。但是，在實(shí)際的觸發(fā)器中，隨著控制信號(hào)CK的下降或復(fù)位信號(hào)RB的下降，輸出信號(hào)不會(huì)無(wú)延遲地上升或下降。
例如，將上述現(xiàn)有的移位寄存器用于數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路時(shí)，由于移位寄存器輸出的信號(hào)延遲會(huì)產(chǎn)生以下的問(wèn)題。也就是在上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中，移位寄存器生成的取樣信號(hào)必須與數(shù)據(jù)供給線供給的數(shù)據(jù)信號(hào)對(duì)時(shí)序生成。但是，在上述取樣信號(hào)中產(chǎn)生延遲，取樣信號(hào)和數(shù)據(jù)供給線供給的數(shù)據(jù)信號(hào)之間在時(shí)序上產(chǎn)生偏移時(shí)，就可能產(chǎn)生對(duì)各源極布線無(wú)法取入所需的數(shù)據(jù)的情況。
另外，即便在將上述現(xiàn)有的移位寄存器用于掃描信號(hào)線驅(qū)動(dòng)電路的情況下，也因移位寄存器生成的掃描信號(hào)要與對(duì)各源極布線供給的數(shù)據(jù)信號(hào)極性時(shí)序整合，所以在掃描信號(hào)線驅(qū)動(dòng)電路上也存在移位寄存器的信號(hào)延遲問(wèn)題。
這里，為解決上述問(wèn)題，可以采取推測(cè)移位寄存器上產(chǎn)生的信號(hào)延遲，調(diào)整各種輸入信號(hào)的時(shí)序的方法。但是，這種解決方法中，也存在著需要這種調(diào)整時(shí)序的手段因而需要增大電路規(guī)模的問(wèn)題。另外，為了留有對(duì)輸入信號(hào)時(shí)序進(jìn)行調(diào)整的余地，要使主時(shí)鐘頻率取得更高，這一點(diǎn)又會(huì)造成電路功耗增加的問(wèn)題。
另一方面，為了緩解上述信號(hào)延遲，提高移位寄存器的上升特性及下降特性即可，但這時(shí)有以下的問(wèn)題存在。
例如，現(xiàn)在考慮得到輸出信號(hào)Q2的情況，為了能無(wú)延遲地迅速得到該輸出信號(hào)Q2的下降，需要將復(fù)位信號(hào)RB(即信號(hào)GB4)迅速輸入到FF2的復(fù)位端子，同時(shí)也要提高FF2自身的下降特性。
這里，如果考慮輸出作為信號(hào)GB4的源的輸出信號(hào)Q3的FF3(FF3既可以為圖18的構(gòu)成，又可以為圖20的構(gòu)成)內(nèi)的動(dòng)作，為了迅速輸出輸出信號(hào)Q3(為了提高輸出信號(hào)Q3的上升特性)，只要提高M(jìn)p4的能力即可，在設(shè)計(jì)上將Mn4的W尺寸(溝道寬)做得比Mp4小，提高M(jìn)p4上電流流過(guò)的能力，加快輸出信號(hào)Q的上升即可。
另一方面，F(xiàn)F2的輸出信號(hào)Q2因?yàn)榉聪嗪蟪蔀樾盘?hào)GB3并成為前級(jí)的FF1的復(fù)位信號(hào)，故從無(wú)延遲地迅速得到輸出信號(hào)Q1的下降的角度來(lái)看，根據(jù)和上述說(shuō)明同樣的理由，要提高FF2的輸出信號(hào)Q2的上升特性(在設(shè)計(jì)上，將Mp4的W尺寸(溝道寬)做得比Mn4窄，以提高M(jìn)n4上的電流流過(guò)的能力)。但是這一點(diǎn)，從無(wú)延遲地迅速得到輸出信號(hào)Q2的下降的角度來(lái)看，恰好與提高FF2自身的下降特性的設(shè)計(jì)思想相背。
如上所述，在用現(xiàn)有的RS觸發(fā)器構(gòu)成移位寄存器的情況下，如為了注重對(duì)前級(jí)的復(fù)位而提高輸出信號(hào)OUT的上升特性，則現(xiàn)在在本級(jí)從后級(jí)接受復(fù)位信號(hào)后要下降時(shí)，又有輸出級(jí)的下降特性惡化的問(wèn)題存在。

發(fā)明內(nèi)容
本發(fā)明之目的在于，提出一種能使上升特性和下降特性兩種特性均得以提高的觸發(fā)器的方案，將該觸發(fā)器多級(jí)連接而成的移位寄存器、以及在將該移位寄存器用于掃描信號(hào)線驅(qū)動(dòng)電路或數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路的有源矩陣型顯示裝置中，減輕信號(hào)延遲。
本申請(qǐng)的觸發(fā)器為了達(dá)到上述目的，在包括將外部輸入的輸入信號(hào)根據(jù)與該輸入信號(hào)另行輸入的控制信號(hào)提供給后級(jí)的閂鎖部的選通部、以及具有閂鎖從上述選通部供給的輸入信號(hào)的閂鎖電路的閂鎖部的觸發(fā)器中，所述閂鎖部包括利用對(duì)該閂鎖部自外部輸入的復(fù)位信號(hào)解除上述閂鎖電路的閂鎖狀態(tài)的閂鎖解除手段、以及向外部輸出作為該觸發(fā)器的工作電源提供的High電位或Low電位中的任一電位的輸出控制手段。
采用上述構(gòu)成，觸發(fā)器輸出的上升或下降假設(shè)是在上述閂鎖電路隨閂鎖信號(hào)(即選通部供給的輸入信號(hào))的變化而產(chǎn)生的，而上升或下降中的另一特性能通過(guò)向外部輸出作為觸發(fā)器的工作電源提供的High電位或Low電位而產(chǎn)生。
例如，可以考慮以下的情形，即在上述閂鎖電路閂鎖的輸入信號(hào)下降時(shí)，隨此下降，觸發(fā)器的輸出信號(hào)也下降，利用復(fù)位信號(hào)解除上述閂鎖電路的閂鎖狀態(tài)，同時(shí)利用上述輸出控制手段，作為該觸發(fā)器工作電源提供的High電位作為輸出信號(hào)向外部輸出。
在這種情形下，為了使輸出信號(hào)的下降陡峭，上述閂鎖電路的設(shè)計(jì)優(yōu)先考慮下降特性即可，為了使輸出信號(hào)的上升變陡，只要提高所述輸出控制手段的驅(qū)動(dòng)能力即可。
即上述構(gòu)成的觸發(fā)器中，輸出信號(hào)的下降特性和上升特性分別取決于閂鎖電路及輸出控制手段，能完全獨(dú)立地調(diào)整，因而能獲得一種上升特性及下降特性俱佳的觸發(fā)器。
另外，本發(fā)明的移位寄存器系將上述任何一種觸發(fā)器多級(jí)連接而成。
根據(jù)上述構(gòu)成，在上述移位寄存器所用的觸發(fā)器中，能同時(shí)提高上升特性及下降特性，并能減輕該移位寄存器中信號(hào)的延遲。
另外，本發(fā)明的有源矩陣型顯示裝置將所述移位寄存器用于掃描信號(hào)線驅(qū)動(dòng)電路或數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中之任何一種電路或兩種電路都用。
采用上述構(gòu)成，在將所述移位寄存器用于數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路時(shí)，能減輕移位寄存器生成的取樣信號(hào)上的延遲，在取樣信號(hào)和數(shù)據(jù)供給線供給的數(shù)據(jù)信號(hào)之間不會(huì)產(chǎn)生時(shí)序偏移，所以各源極布線能穩(wěn)定取入所要的數(shù)據(jù)。另外，在將所述移位寄存器用于掃描信號(hào)線驅(qū)動(dòng)電路時(shí)，使移位寄存器生成的掃描信號(hào)和對(duì)各源極布線供給的數(shù)據(jù)信號(hào)時(shí)序整合變得容易，能穩(wěn)定地動(dòng)作。
上發(fā)明之其他的目的、特征及優(yōu)點(diǎn)根據(jù)以下所述將會(huì)充分理解。另外，本發(fā)明之優(yōu)點(diǎn)參照附圖及以后的說(shuō)明亦將進(jìn)一步明瞭。


圖1表示本發(fā)明的實(shí)施形態(tài)，是實(shí)施形態(tài)1的RS觸發(fā)器構(gòu)成的電路圖。
圖2是移位寄存器用于驅(qū)動(dòng)電路的圖像顯示裝置的概要構(gòu)成圖。
圖3是上述圖像顯示裝置中的像素的構(gòu)成圖。
圖4為表示圖1示出的觸發(fā)器輸入輸出信號(hào)波形的時(shí)序圖。
圖5為表示實(shí)施形態(tài)2的RS觸發(fā)器構(gòu)成的電路圖。
圖6為表示圖5示出的觸發(fā)器輸入輸出信號(hào)波形的時(shí)序圖。
圖7為表示實(shí)施形態(tài)3的RS觸發(fā)器構(gòu)成的電路圖。
圖8為表示圖7示出的觸發(fā)器輸入輸出信號(hào)波形的時(shí)序圖。
圖9為表示實(shí)施形態(tài)3的RS觸發(fā)器的其他構(gòu)成的電路圖。
圖10為表示實(shí)施形態(tài)4的RS觸發(fā)器構(gòu)成的電路圖。
圖11為表示實(shí)施形態(tài)4的RS觸發(fā)器的其他構(gòu)成的電路圖。
圖12為表示實(shí)施形態(tài)4的RS觸發(fā)器的其他構(gòu)成的電路圖。
圖13為表示圖11示出的觸發(fā)器輸入輸出波形的時(shí)序圖。
圖14為表示圖12示出的觸發(fā)器輸入輸出波形的時(shí)序圖。
圖15為表示實(shí)施形態(tài)5的RS觸發(fā)器構(gòu)成的電路圖。
圖16為表示圖15示出的觸發(fā)器輸入輸出信號(hào)波形的時(shí)序圖。
圖17表示復(fù)位-置位觸發(fā)器的基本結(jié)構(gòu)。
圖18為表示現(xiàn)有RS觸發(fā)器構(gòu)成示例的電路圖。
圖19為表示圖18示出的觸發(fā)器輸入輸出信號(hào)波形的時(shí)序圖。
圖20為表示已有的RS觸發(fā)器的其他構(gòu)成示例的電路圖。
圖21為表示圖20示出的觸發(fā)器輸入輸出信號(hào)波形的時(shí)序圖。
圖22為表示采用RS觸發(fā)器的移位寄存器的構(gòu)成示例的方框圖。
圖23為表示圖22示出的移位寄存器輸入輸出信號(hào)波形的時(shí)序圖。
圖24表示反相器輸入輸出特性。
圖25表示反相器的瞬態(tài)特性(輸出波形)。
圖26表示圖25示出的反相器輸出波形的上升波形。
圖27表示圖25示出的反相器輸出波形的下降波形。
具體實(shí)施例方式
現(xiàn)參照附圖對(duì)本發(fā)明一實(shí)施形態(tài)說(shuō)明如下。
首先，本發(fā)明的圖像顯示裝置構(gòu)成例示于圖2。圖2示出的圖像顯示裝置11包括顯示部12、掃描信號(hào)線驅(qū)動(dòng)電路13、數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14、以及控制電路15。
顯示部12具有n根互相平行的掃描信號(hào)線GL……(GL1、GL2、……GLn)、n根互相平行的數(shù)據(jù)信號(hào)線SL……(SL1、SL2、……SLn)、及配置成矩陣的像素(圖中為P1X)16。像素16形成于用相鄰的兩根掃描信號(hào)線GL·GL和相鄰的兩根數(shù)據(jù)信號(hào)線SL·SL圍成的區(qū)域中。為便于說(shuō)明，設(shè)掃描信號(hào)線GL及數(shù)據(jù)信號(hào)線SL的根數(shù)相同都為n根，當(dāng)然兩種信號(hào)線的數(shù)量可以不同。
掃描信號(hào)線驅(qū)動(dòng)電路13具有移位寄存器17，該移位寄存器17根據(jù)從控制電路15輸入的兩種時(shí)鐘信號(hào)GCK1·GCK2，及啟動(dòng)脈沖GSP，依次產(chǎn)生供給與各行像素16連接的掃描信號(hào)線GL1、GL2、……的掃描信號(hào)。關(guān)于移位寄存器17的電路構(gòu)成將在以后敘述。
數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14具有移位寄存器1及取樣部18。從控制電路15向移位寄存器1輸入互相相位各異的兩種時(shí)鐘信號(hào)SCK·SCKB、及啟動(dòng)脈沖SSP，另一方面，圖像信號(hào)DAT從控制電路15向取樣部18輸入。數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14根據(jù)移位寄存器1的各級(jí)輸出的信號(hào)S1～Sn，在取樣部18對(duì)圖像信號(hào)取樣，將所得的圖像數(shù)據(jù)向連接于各列像素16的數(shù)據(jù)信號(hào)線SL1、SL2、……輸出。
控制電路15為生成控制掃描信號(hào)線驅(qū)動(dòng)電路13及數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14的動(dòng)作用的各種控制信號(hào)的電路。如上所述，作為控制信號(hào)，準(zhǔn)備有時(shí)鐘信號(hào)GCK1、GCK2、SCK、SCKB、啟動(dòng)脈沖信號(hào)GSP·SSP及圖像信號(hào)DAT等。
還有，本圖像顯示裝置11的掃描信號(hào)線驅(qū)動(dòng)電路13、數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14及顯示部12的像素16中，分別設(shè)置開關(guān)元件。
在本圖像顯示裝置11為有源矩陣型液晶顯示裝置的情況下，上述像素16如圖3所示，由場(chǎng)效應(yīng)晶體管構(gòu)成的像素晶體管SW和包括液晶電容CL在內(nèi)的像素電容Cp(根據(jù)需要可附加輔助電容Cs)構(gòu)成。在這樣的像素16中，通過(guò)像素晶體管SW的漏極及源極，數(shù)據(jù)信號(hào)線SL與像素電容Cp的一端的電極連接，像素晶體管SW的柵極與掃描信號(hào)線GL連接，像素電容Cp另一端的電極在全部像素上與公用電極線(未圖示)連接。
這里，若用P1X(i、j)表示與第I根數(shù)據(jù)信號(hào)線SLi和第j根掃描信號(hào)線GLj連接的像素16，(i、j為在1≤i、j≤n的范圍內(nèi)任意的整數(shù))，在該P(yáng)1X(i、j)上，當(dāng)選擇掃描信號(hào)線GLj時(shí)，像素晶體管SW導(dǎo)通，作為加在數(shù)據(jù)信號(hào)線SLi上的圖像數(shù)據(jù)的電壓施加在像素電容Cp上。這樣，當(dāng)電壓加在像素電容Cp的液晶電容CL上時(shí)，液晶的透過(guò)率或反射率受到調(diào)制。因此，如選擇掃描信號(hào)線GLj，將與圖像數(shù)據(jù)對(duì)應(yīng)的信號(hào)電壓加在數(shù)據(jù)信號(hào)線SLi上，則能使該P(yáng)1X(i、i)的顯示狀態(tài)與圖像數(shù)據(jù)一致地變化。
圖像顯示裝置11中，掃描信號(hào)線驅(qū)動(dòng)電路13選擇掃描信號(hào)線GL，加在與被選中的掃描信號(hào)線GL和數(shù)據(jù)信號(hào)線SL的組合對(duì)應(yīng)的像素16上的圖像數(shù)據(jù)，利用數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14向各數(shù)據(jù)信號(hào)線SL輸出。通過(guò)這樣，將各圖像數(shù)據(jù)分別寫入與該掃描信號(hào)線GL連接的像素16。再有，掃描信號(hào)線驅(qū)動(dòng)電路13依次選擇掃描信號(hào)線GL，數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14向數(shù)據(jù)信號(hào)線SL輸出圖像數(shù)據(jù)。其結(jié)果是，將各圖像數(shù)據(jù)寫入顯示部12的全部像素16中。顯示部12顯示與圖像信號(hào)DAT對(duì)應(yīng)的圖像。
從上述控制電路15至數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14之間，給各像素16的圖像數(shù)據(jù)作為圖像信號(hào)DAT以分時(shí)方式傳送，數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14用以作為定時(shí)信號(hào)的，在規(guī)定的周期占空比在50％以下(本實(shí)施形態(tài)中，Low期間比High期間短)的時(shí)鐘信號(hào)SCK、及與該時(shí)鐘信號(hào)SCK相位相差180°的時(shí)鐘信號(hào)SCKB、以及啟動(dòng)脈沖SSP為依據(jù)的定時(shí)，從圖像信號(hào)DAT抽出各圖像數(shù)據(jù)。
具體地說(shuō)，數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14的移位寄存器1與時(shí)鐘信號(hào)SCK·SCKB同步，通過(guò)輸入啟動(dòng)脈沖SSP，依次一邊使與時(shí)鐘信號(hào)的一半周期相當(dāng)?shù)拿}沖移位以便輸出，以此生成每一個(gè)時(shí)鐘信號(hào)定時(shí)不同的輸出信號(hào)S1～Sn。另外，數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14的取樣部18按照各輸出信號(hào)S1～Sn的定時(shí)，從圖像信號(hào)DAT中抽出圖像數(shù)據(jù)。
另一方面，掃描信號(hào)線驅(qū)動(dòng)電路13的移位寄存器17與時(shí)鐘信號(hào)GCK1·GCK2同步，通過(guò)輸入啟動(dòng)脈沖GSP，依次邊使輸出與時(shí)鐘信號(hào)的一半周期相當(dāng)?shù)拿}沖移位一邊輸出，通過(guò)這樣將每一個(gè)時(shí)鐘信號(hào)定時(shí)不同的掃描信號(hào)向各掃描信號(hào)線GL1～GLn輸出。
上述數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路14的移位寄存器1及掃描信號(hào)線驅(qū)動(dòng)電路13的移位寄存器17的大致構(gòu)成都可以采用與圖22示出的構(gòu)成相同。但是，本實(shí)施形態(tài)的移位寄存器1或17中，由于所用的RS觸發(fā)器的構(gòu)成與現(xiàn)有的不同，所以在以后的實(shí)施形態(tài)1至5中詳細(xì)說(shuō)明本發(fā)明的觸發(fā)器的具體例子。
實(shí)施形態(tài)1下面參照?qǐng)D1說(shuō)明本實(shí)施形態(tài)1的RS觸發(fā)器的構(gòu)成例。
圖1示出的RS觸發(fā)器大致由選通部21和閂鎖部22構(gòu)成。
選通部21將p型晶體管Mp1和n型晶體管Mn1(以后稱p型晶體管為Mp，n型晶體管為Mn)在電源VDD(High電位)-VSS(Low電位)間串聯(lián)連接，構(gòu)成反相器電路23。上述反相器電路23的輸入側(cè)，即Mp1及Mn1的柵極接控制端GB。
又在輸入端CK和Node A之間連接著Mn2和Mp2以并聯(lián)連接方式構(gòu)成的CMOS型模擬開關(guān)ASW1。上述模擬開關(guān)ASW1其Mn2的柵極接反相器電路23的輸出(即連接Mp1的源極和Mn1的漏極的連接點(diǎn))，其Mp2的柵極接控制端GB。
當(dāng)VDD提供給該ASW1的Mn2的柵極時(shí)，Mn2的源極-漏極間導(dǎo)通，一旦被提供VSS，源極-漏極間變成非導(dǎo)通狀態(tài)。另一方面，一旦向Mp2的柵極提供VSS，Mp2的源極-漏極間變成導(dǎo)通狀態(tài)，一旦連接于VDD就變?yōu)榉菍?dǎo)通狀態(tài)。這樣，模擬開關(guān)ASW1利用Mn2和Mp2的動(dòng)作，控制輸入信號(hào)CK的輸入。另外，上述Node A成為選通部21的輸出。
閂鎖部22具備在電源VDD-VSS間由Mp3和Mn3構(gòu)成的反相器電路24、及由Mp4和Mn4構(gòu)成的反相器電路25。反相器電路24的輸入和反相器電路25的輸出互相連接。上述選通部21的輸出、即Node A與反相器電路24的輸入連接。另外，設(shè)反相器電路24的輸出為Node B，反相器電路25的輸出為Node C。
另外，在反相器電路24的輸出和本RS觸發(fā)器的輸出端子OUT之間連接Mn5與Mp5并聯(lián)連接構(gòu)成的CMOS型模擬開關(guān)ASW2(閂鎖解除手段)。上述模擬開關(guān)ASW2，Mn5的柵極通過(guò)反相器26與控制端R連接，Mp5的柵極與控制端R連接。
另外，上述模擬開關(guān)ASW2與輸出端OUT之間的連接點(diǎn)，與反相器電路25的輸出連接。因此，在上述模擬開關(guān)ASW2導(dǎo)通期間反相器電路24的輸出接于反相器電路25的輸入，反相器電路24及25構(gòu)成其輸入側(cè)和輸出側(cè)互相連接組合的閂鎖電路。
又在電源VSS和輸出端OUT之間配置其柵極與控制端R連接的Mn6(輸出控制手段)。
以下參照?qǐng)D4說(shuō)明圖1示出的RS觸發(fā)器的動(dòng)作。
如圖4示出的時(shí)序圖所示，控制信號(hào)GB、時(shí)鐘信號(hào)CK、復(fù)位信號(hào)R分別輸入到上述RS觸發(fā)器的控制端GB、輸入端CK、及復(fù)位端R。
首先，在時(shí)間t1，當(dāng)控制信號(hào)GB下降到Low(VSS)時(shí)，反相器電路23的輸出為VDD，VDD被提供給模擬開關(guān)ASW1的Mn2的柵極。另外，VSS(控制信號(hào)GB)被提供給模擬開關(guān)ASW的Mp2的柵極。由此，模擬開關(guān)ASW1閉合，時(shí)鐘信號(hào)CK被提供給Node A。
然后，在時(shí)間t2，當(dāng)時(shí)鐘信號(hào)CK轉(zhuǎn)為L(zhǎng)ow時(shí)，Node A的電位變成Low，輸入由Mn3和Mp3構(gòu)成的反相器電路24的柵極，反相器電路24的輸出、即Node B為High。這時(shí)，由于復(fù)位信號(hào)R為L(zhǎng)ow不變，所以Low被加在由Mp5和Mn5構(gòu)成的模擬開關(guān)ASW2的Mp5的柵極上，利用反相器電路26使復(fù)位信號(hào)R反相，High加在Mn5上。因而，模擬開關(guān)ASW2變?yōu)殚]合狀態(tài)，Node B的信號(hào)通過(guò)模擬開關(guān)ASW2原封不動(dòng)地成為該RS觸發(fā)器的輸出OUT。
再有，node B的信號(hào)分別加在Mn4和Mp4構(gòu)成的反相器電路25的各柵極上，反相電路25的輸出、即node C變成Low。借助于此，由反相器電路24和反相器電路25組成的閂鎖電路處于起閂鎖作用的狀態(tài)。
然后，在時(shí)間t3，當(dāng)控制信號(hào)GB為High，模擬開關(guān)ASW1斷開，停止向Node A供給時(shí)鐘信號(hào)CK。這時(shí)，由于復(fù)位信號(hào)為L(zhǎng)ow狀態(tài)，所以模擬開關(guān)ASW2依舊閉合，由反相器電路24及25組成的閂鎖電路輸出OUT保持為High。
然后，在時(shí)間t4，當(dāng)復(fù)位信號(hào)R為High時(shí)，模擬開關(guān)ASW2斷開，同時(shí)Mn6導(dǎo)通。從而，輸出端OUT和Node B脫開，同時(shí)通過(guò)Mn6與電源VSS連接，故輸出OUT變成Low。又由于模擬開關(guān)ASW2斷開，切斷反相器電路24的輸出和反相器電路25之間的連接，解除反相器電路24及25造成的閂鎖狀態(tài)。這時(shí)因?yàn)橄蚍聪嗥麟娐?5的輸入提供Low，所以Node C為High。反相器電路24的輸出node B為L(zhǎng)ow。
接著，在時(shí)間t5以后，復(fù)位信號(hào)R變成Low。此時(shí)，Mn6變成非導(dǎo)通，輸出端OUT和電源VSS脫開，通過(guò)使模擬開關(guān)ASW2閉合，反相器電路24及25恢復(fù)閂鎖狀態(tài)，輸出的OUT保持Low不變。
在本實(shí)施形態(tài)1的上述構(gòu)成的RS觸發(fā)器中，考慮輸出OUT的上升特性，將Low的控制信號(hào)GB輸入到該RS觸發(fā)器，時(shí)鐘信號(hào)CK-下降，node A就變成Low。這時(shí)，為了使輸出OUT迅速上升，將Mp3的溝道寬度做得比Mn3大從而提高M(jìn)p3的驅(qū)動(dòng)能力，能使上升特性提高。
圖24示出改變構(gòu)成反相器的Pch晶體管(Mp)和Nch晶體管(Mn)的能力(電流量)時(shí)的輸入輸出特性，圖25示出瞬態(tài)特性(輸出波形)。圖24及圖25中，分別表示以下的參數(shù)，即(1)Mp的能力大于Mn的能力(P＞N)(2)Mp的能力和Mn的能力幾乎相等(P＝N)(3)Mn的能力大于Mp的能力(P＜N＝圖26及圖27分別為表示圖25示出的反相器輸出波形中的上升波形和下降波形的曲線圖。根據(jù)上述的曲線圖可知；(P＞N)時(shí)，上升特性好，但下降特性差，(P＝N)時(shí)，上升特性和下降特性幾乎相同(標(biāo)準(zhǔn)的反相器)，(P＜N)時(shí)，下降特性好，但上升特性差。
如上所述，在同一反相器中，試圖同時(shí)兼得良好的上升及下降特性是件困難的事。本實(shí)施形態(tài)的RS觸發(fā)器中，Mn3和Mp3構(gòu)成的反相器電路24將只對(duì)輸出OUT的上升特性產(chǎn)生影響的Mp3的溝道寬度做得比Mn3的寬，從而提高M(jìn)p3的驅(qū)動(dòng)能力，提高上升特性，可以作為另一種反相器具備。
接著分析輸出OUT的下降特性，下降只要提高利用復(fù)位信號(hào)R使輸出OUT轉(zhuǎn)為L(zhǎng)ow的Mn6的驅(qū)動(dòng)能力即可，通過(guò)增大該Mn6的溝道寬度便可實(shí)現(xiàn)。
另外，雖然由于復(fù)位信號(hào)R上升，Mn6開始導(dǎo)通，但這時(shí)由于模擬開關(guān)ASW2的作用，輸出OUT從Mn6以外的電路完全脫開，因此在電氣上輸出OUT只受到Mn6的作用，所以下降特性只取決于Mn6的驅(qū)動(dòng)能力。
所以，上述構(gòu)成的RS觸發(fā)器中，輸出OUT的下降特性和上升特性能完全獨(dú)立地進(jìn)行調(diào)整，所以與現(xiàn)有的結(jié)構(gòu)相比，能大幅度地削減構(gòu)成移位寄存器時(shí)輸出信號(hào)Q的延遲時(shí)間。
實(shí)施形態(tài)2下面參照?qǐng)D5說(shuō)明本實(shí)施形態(tài)2的RS觸發(fā)器的構(gòu)成例。
圖5示出的RS觸發(fā)器大致由選通部21及閂鎖部27構(gòu)成。選通部21的構(gòu)成及動(dòng)作由于與上述實(shí)施形態(tài)1的圖1示出的RS觸發(fā)器相同，故在此不再詳述。
閂鎖部27的構(gòu)成與圖1示出的閂鎖部22類似，不同之處為用模擬開關(guān)ASW3代替模擬開關(guān)ASW2。在閂鎖部27中，對(duì)于和閂鎖部22相同的構(gòu)成，標(biāo)注和圖1相同的構(gòu)件編號(hào)，不再詳述上述模擬開關(guān)ASW3作為Mn7及Mp7以并聯(lián)連接方式構(gòu)成的CMOS型模擬開關(guān)而連接在反相器電路24的輸出和本RS觸發(fā)器輸出端OUT之間。另外，上述模擬開關(guān)ASW3其Mn7的柵極連接電源VDD，Mp7的柵極連接控制端R。
以下參照?qǐng)D6說(shuō)明圖5示出的上述RS觸發(fā)器的動(dòng)作。
現(xiàn)在，如圖6示出的時(shí)序圖所示，控制信號(hào)GB、時(shí)鐘信號(hào)CK、復(fù)位信號(hào)R分別輸入到上述RS觸發(fā)器的控制端GB、輸入端CK、復(fù)位端R。
首先，在時(shí)間t1，當(dāng)控制信號(hào)GB下降至Low(VSS)時(shí)，反相器電路23的輸出為VDD，VDD被提供給模擬開關(guān)ASW1的Mn2的柵極。另一方面，VSS(控制信號(hào)GB)被提供給模擬開關(guān)ASW2的Mp2的柵極。以此使模擬開關(guān)ASW1閉合，時(shí)鐘信號(hào)CK提供給Node A。
然后，在時(shí)間t2，當(dāng)時(shí)鐘信號(hào)CK轉(zhuǎn)為L(zhǎng)ow時(shí)，Node A的電位變?yōu)長(zhǎng)ow，輸入由Mn3和Mp3構(gòu)成的反相器電路24的柵極，反相器電路24的輸出、即Node B變成Hgih。這時(shí)，由于復(fù)位信號(hào)R仍為L(zhǎng)ow，在Mp7和Mn7構(gòu)成的模擬開關(guān)ASW3的Mp7的柵極上施加Low，在Mn7上施加High(電源VDD)。因而，模擬開關(guān)ASW3為閉合狀態(tài)，node B的信號(hào)通過(guò)模擬開關(guān)ASW3保持原樣為該RS觸發(fā)器的輸出OUT。
再有，node B的信號(hào)分別加在由Mn4和Mp4構(gòu)成的反相器電路25的各柵極上，反相器電路25的輸出、即node C變成Low。因此，變成由反相器電路24和反相器電路25構(gòu)成的閂鎖電路起作用的狀態(tài)。
然后，在時(shí)間t3，當(dāng)控制信號(hào)GB變成High時(shí)，模擬開關(guān)ASW1斷開，停止向Node A供給時(shí)鐘信號(hào)CK。這時(shí)，復(fù)位信號(hào)R為L(zhǎng)ow的狀態(tài)，因此模擬開關(guān)ASW3依舊閉合，利用反相器電路24和25組成的閂鎖電路，使輸出OUT保持在High。
上述t1至t3的動(dòng)作和圖1示出的RS觸發(fā)器的動(dòng)作相同。
然后，在時(shí)間t4’，當(dāng)復(fù)位信號(hào)為high時(shí)，在模擬開關(guān)ASW3中，Mp7為非導(dǎo)通，另外，在Mn7中復(fù)位信號(hào)R剛變成High時(shí)柵極及源極的輸入都為High，所以Mn7也變?yōu)榉菍?dǎo)通，模擬開關(guān)ASW3斷開，輸出端OUT和Node B脫開。另外，通過(guò)模擬開關(guān)ASW3斷開，以此切斷反相器電路24的輸出和反相器電路25的輸入的連接，解除反相器電路24及反相器電路25形成的閂鎖狀態(tài)。
另一方面，由于復(fù)位信號(hào)R變?yōu)閔igh，Mn6導(dǎo)通，輸出OUT通過(guò)Mn6與電源VSS連接，因此變成Low。又，一旦Mn6導(dǎo)通，反相器電路25的輸入變?yōu)長(zhǎng)ow，因此，隨之Node C變?yōu)镠igh，Node B變?yōu)長(zhǎng)ow。一旦Node B為L(zhǎng)ow，在模擬開關(guān)ASW3的Mn7中，柵極輸入變成High，源極輸入變成Low，因此Mn7導(dǎo)通，輸出端OUT與Node B(在此時(shí)為L(zhǎng)ow)連接，這時(shí)刻輸出端OUT由于Mn6的作用而變成了Low。
然后，在時(shí)間t5之后，復(fù)位信號(hào)R變成Low。這時(shí)，Mn6變成非導(dǎo)通，輸出端子OUT和電源VSS脫開，由于模擬開關(guān)ASW3閉合，反相器電路24及25形成的閂鎖狀態(tài)恢復(fù)，輸出OUT保持Low不變。
下面對(duì)本實(shí)施形態(tài)2的上述RS觸發(fā)器中輸出OUT的上升特性進(jìn)行分析，Low的控制信號(hào)GB被輸入到該RS觸發(fā)器，一旦時(shí)鐘信號(hào)CK下降，node A變成Low。此時(shí)，為了使輸出OUT迅速上升，通過(guò)將Mp3的溝道寬度做得比Mn3寬，從而提高M(jìn)p3的驅(qū)動(dòng)能力，使其高于Mn3，能夠提高上升特性。
下面考慮輸出OUT的下降特性，下降只要提高利用復(fù)位信號(hào)R使輸出OUT轉(zhuǎn)為L(zhǎng)ow的Mn6的驅(qū)動(dòng)能力即可，可以通過(guò)加大該Mn6的溝道寬度來(lái)實(shí)現(xiàn)。
又，由于復(fù)位信號(hào)R的上升，Mn6開始導(dǎo)通，但在復(fù)位信號(hào)R剛上升，利用模擬開關(guān)ASW3的作用，能夠使輸出OUT從Mn6以外的電路完全脫開，所以在電氣上輸出OUT只受到Mn6的作用，因此下降特性只取決于Mn6的驅(qū)動(dòng)能力。
因而，在上述構(gòu)成的RS觸發(fā)器中，輸出OUT的下降特性和上升特性能完全獨(dú)立地調(diào)整，所以與現(xiàn)有的構(gòu)成相比，能大幅度減小構(gòu)成移位寄存器時(shí)輸出信號(hào)Q的延遲時(shí)間。
又，在上述圖6示出構(gòu)成的RS觸發(fā)器中，與圖1示出的構(gòu)成的RS觸發(fā)器相比，不需要使ASW2動(dòng)作用的反相器26，具有能減少元件數(shù)量的優(yōu)點(diǎn)。
實(shí)施形態(tài)3下面參照

本發(fā)明實(shí)施形態(tài)3的RS觸發(fā)器的構(gòu)成例。
圖7示出的RS觸發(fā)器大致可以用選通部28和閂鎖部22構(gòu)成。閂鎖部22的構(gòu)成與動(dòng)作，與上述實(shí)施形態(tài)1的圖1示出的RS觸發(fā)器相同，所以不再在此詳述。
另外，選通部28為將控制信號(hào)GB、時(shí)鐘信號(hào)CK及其反相信號(hào)CKB作為輸入，時(shí)鐘信號(hào)CK及反相時(shí)鐘信號(hào)CKB其振幅比本電路的電源、即電源VDD小的時(shí)候的構(gòu)成例。
選通部28中，Mp8、Mn8串聯(lián)連接于電源VDD和輸入端CKB之間，Mn9連接于輸入端CK和Node A(選通部28的輸出)之間。另外，Mn10配置在Mp8的源極和Mn8的漏極之間的連接點(diǎn)(記為Node D)與電源VSS之間。Mp8及Mn10的柵極都與控制端GB連接。Mn8的柵極連接于Node D。
以下參照?qǐng)D8說(shuō)明圖7示出的上述RS觸發(fā)器的動(dòng)作。
現(xiàn)在，如圖8示出的時(shí)序圖所示，控制信號(hào)GB、時(shí)鐘信號(hào)CK、反相時(shí)鐘信號(hào)CKB、復(fù)位信號(hào)R分別輸入到上述RS觸發(fā)器的控制端GB、輸入端CK及CKB、以及復(fù)位端子R。這里，作為一個(gè)例子，設(shè)時(shí)鐘信號(hào)CK及反相時(shí)鐘信號(hào)CKB的振幅為3.3V，電路的電壓VDD為12V，VSS為0V。再設(shè)Mn8及Mn9的閾值為3V。
首先，在時(shí)間t1，由于控制信號(hào)GB為L(zhǎng)ow(VSS)，Mp8導(dǎo)通，同時(shí)Mn10為非導(dǎo)通。這時(shí)，如前所述，反相時(shí)鐘信號(hào)CKB為0V，時(shí)鐘信號(hào)CK為3.3V，Mn8的閾值電壓為3V時(shí)，由于Node D的電位為接近Mn8的閾值電壓的約3V。Node D的電位也是Mn9的柵極電位，所以在Mn9中柵極電位約為3V，源極電位為3.3V。因此，Mn9中柵極-源極間電壓約為0.3V，所以成非導(dǎo)通狀態(tài)，Node A保持此前的狀態(tài)不變，繼續(xù)保持High。另外，閂鎖部22中，利用實(shí)施形態(tài)1中說(shuō)明的動(dòng)作，將Node A的電位保持在High，其輸出OUT為L(zhǎng)ow。
然后，在時(shí)間t2，如反相時(shí)鐘信號(hào)CKB為3.3V，時(shí)鐘信號(hào)CK為0V，則node D為在Mn8的閾值電壓3V上再加3.3V的約6.3V，該電位加在Mp9的柵極上。此時(shí)，Mn9的源極為0V，所以Mn9導(dǎo)通，使Node A為L(zhǎng)ow。
然后，一到時(shí)間t3，控制信號(hào)GB變成High(VDD＝12V)，使Mp8為非導(dǎo)通，Mn10導(dǎo)通，因此Mn8和Mn9的柵極上外加Low(VSS＝0V)，時(shí)鐘信號(hào)CK、反相時(shí)鐘信號(hào)CKB脫開。所以在控制信號(hào)GB為High(VDD＝12V)時(shí)，如想要時(shí)鐘信號(hào)CK、反相時(shí)鐘信號(hào)CKB保持某種狀態(tài)的話，則不影響本電路。這時(shí)，Node A利用Mn9的非導(dǎo)通從時(shí)鐘信號(hào)CK上脫開，但利用閂鎖部22保持在Low，閂鎖部22的輸出OUT也一直為High。
接著，在時(shí)間t4以后，由于Mn9為非導(dǎo)通，選通部28的輸出對(duì)閂鎖部22的動(dòng)作無(wú)影響，與實(shí)施形態(tài)1中說(shuō)明的動(dòng)作一樣地動(dòng)作。
還有，上述圖7示出的結(jié)構(gòu)的RS觸發(fā)器雖然采用由選通部28和圖1示出的閂鎖部22組合的結(jié)構(gòu)，但也可以如圖9所示采用由選通部28和圖5示出的閂鎖部27組合的構(gòu)成。圖9示出的RS觸發(fā)器中的各種輸入信號(hào)和輸出信號(hào)之間的關(guān)系也和圖7示出的RS觸發(fā)器一樣。
實(shí)施形態(tài)4
下面參照?qǐng)D10說(shuō)明本實(shí)施形態(tài)4的RS觸發(fā)器的構(gòu)成例。
圖10中示出的RS觸發(fā)器大致由選通部21和閂鎖部29構(gòu)成。選通部21的構(gòu)成及動(dòng)作與上述實(shí)施形態(tài)1中圖1示出的RS觸發(fā)器相同，所以不再在此詳述。
閂鎖部29的構(gòu)成和實(shí)施形態(tài)1的閂鎖部22大致類似，但是利用時(shí)鐘控制式反相器電路24’代替反相器電路24，并且省略模擬開關(guān)ASW2這一點(diǎn)不同于閂鎖部22。
時(shí)鐘控制式反相器電路24’的構(gòu)成是，在構(gòu)成反相器電路24的Mp3及Mn3的兩側(cè)，再配置Mp11及Mn11。即Mp11配置在Mp3和電源VDD之間，Mn11配置在Mn3和電源VSS之間。另外，復(fù)位信號(hào)R直接輸入到Mp11柵極，又利用反相器30將復(fù)位信號(hào)R反相后輸入到Mn11的柵極。
圖10示出的RS觸發(fā)器中，復(fù)位信號(hào)R為High時(shí)，Mp11及Mn11為非導(dǎo)通，是將Mp3和Mn3從電源VDD和VSS脫開的浮置狀態(tài)。這是和圖1的閂鎖部22中ASW2變?yōu)榉菍?dǎo)通時(shí)相同的狀態(tài)。復(fù)位信號(hào)R為L(zhǎng)ow時(shí)，Mp11及Mn11導(dǎo)通，Mp3及Mn3接于電源VDD及VSS。這是和圖1的閂鎖部22中的ASW2導(dǎo)通時(shí)相同的狀態(tài)。
這樣，本實(shí)施形態(tài)4的RS觸發(fā)器可以進(jìn)行和圖1示出的RS觸發(fā)器同樣的動(dòng)作。另外，省略模擬開關(guān)ASW2，通過(guò)使用時(shí)鐘控制式反相器電路24’可以謀求在RS觸發(fā)器的電路構(gòu)成上削減電路面積。
另外，還可以舉出圖11、12所示的構(gòu)成作為本實(shí)施形態(tài)4的RS觸發(fā)器的變形例。這是用時(shí)鐘控制式反相器電路25’(圖11的構(gòu)成)或25”(圖12的構(gòu)成)代替圖1示出的構(gòu)成中的反相器電路25的結(jié)構(gòu)。
時(shí)鐘控制式反相器電路(NOR電路)25’中，Mp12接于輸出端子OUT和Mp4之間，Mn12和Mn4并聯(lián)連接在電源VSS和輸出端子OUT之間。復(fù)位信號(hào)R輸入到Mp12及Mn12的柵極。
另外，時(shí)鐘控制式反相器電路(NAND電路)25”中，Mp13和Mp4并聯(lián)連接在電源VDD和輸出端子OUT之間，Mn13接在電源VSS和Mn4之間。復(fù)位信號(hào)RB輸入到Mp13及Mn13的柵極。
圖11及圖12示出的RS觸發(fā)器的具體動(dòng)作省略不敘，輸入輸出信號(hào)波形如圖13及圖14所示。
實(shí)施形態(tài)5
上述實(shí)施形態(tài)1至3的RS觸發(fā)器都是在反相器(即反相器電路24)，為了提高輸出的上升特性、下降特性，通過(guò)n型晶體管Mn6連接輸出端OUT和低電位VSS構(gòu)成。
但是，與此相反，也可采用另外的構(gòu)成，即在反相器上為了提高輸出的下降特性和上升特性，通過(guò)晶體管連接輸出端OUT和高電位VDD。這樣的RS觸發(fā)器的構(gòu)成例子示于圖15。
圖15所示的RS觸發(fā)器大致由選通部21(也可用圖7示出的選通部28)和閂鎖部31構(gòu)成。選通部21的構(gòu)成及動(dòng)作和上述實(shí)施形態(tài)1的圖1示出的RS觸發(fā)器相同，故在此不再說(shuō)明。
閂鎖部31的構(gòu)成與實(shí)施形態(tài)1的閂鎖部22類似，但省略Mn6，取而代之的是在電源VDD和輸出端OUT之間配置其柵極通過(guò)反相器26與控制端R連接的Mp14。
圖15示出的RS觸發(fā)器，其具體動(dòng)作省略不敘，輸入輸出波形如圖16所示。上述RS觸發(fā)器中，在輸出OUT下降時(shí)，ASW2導(dǎo)通，在反相器電路24中，如預(yù)先采用下降特性優(yōu)先考慮的設(shè)計(jì)，則能使該RS觸發(fā)器的下降特性提高。另外，在輸出OUT上升時(shí)，ASW2變成非導(dǎo)通，如提高M(jìn)p14的驅(qū)動(dòng)能力，則能使該RS觸發(fā)器的上升特性提高。
本發(fā)明的觸發(fā)器如以上所述，具備將從外部輸入的輸入信號(hào)根據(jù)與該輸入信號(hào)不同另行輸入的控制信號(hào)提供給后級(jí)的閂鎖部的選通部、以及其有閂鎖從上述選通部供給的輸入信號(hào)的閂鎖電路的閂鎖部，上述閂鎖部包括利用從該閂鎖部外部輸入的復(fù)位信號(hào)解除上述閂鎖電路的閂鎖狀態(tài)的閂鎖解除手段、以及作為該觸發(fā)器的工作電源向外部輸出所供給的高電位或低電位的輸出控制手段。
采用上述構(gòu)成，觸發(fā)器輸出的上升及下降中的一個(gè)能隨著上述閂鎖電路閂鎖的信號(hào)(即選通部供給的輸入信號(hào))的變化而產(chǎn)生，而另一個(gè)則能通過(guò)向外部輸出作為觸發(fā)器工作電源供給的High電位或Low電位而產(chǎn)生。
例如考慮以下的情況，即上述閂鎖電路閂鎖的輸入信號(hào)下降時(shí)，隨此觸發(fā)器輸出信號(hào)下降，利用復(fù)位信號(hào)解除上述閂鎖電路的閂鎖狀態(tài)，同時(shí)還利用上述輸出控制手段作為該觸發(fā)器的工作電源提供的High電位以輸出信號(hào)形式向外部輸出的情況。
在上述的情況下，為了使輸出信號(hào)的下降變得陡峭，只要優(yōu)先考慮下降特性設(shè)計(jì)上述閂鎖電路即可，為了使輸出信號(hào)的上升陡峭，只要提高上述輸出控制手段的驅(qū)動(dòng)能力即可。
即在上述構(gòu)成的觸發(fā)器中，輸出信號(hào)的下降特性和上升特性分別依存于閂鎖電路及輸出控制手段，能完全獨(dú)立地調(diào)整，故能得到上升特性及下降特性俱佳的觸發(fā)器。
另外，本發(fā)明的觸發(fā)器中，上述閂鎖電路由兩個(gè)反相器電路其輸入側(cè)和輸出側(cè)互相連接組成，上述閂鎖解除手段配置在其輸出側(cè)連接觸發(fā)器輸出端的反相器電路輸出側(cè)和該觸發(fā)器輸出端之間，是利用上述復(fù)位信號(hào)ON/OFF切換的模擬開關(guān)，上述輸出控制手段配置在作為該觸發(fā)器工作電源供給的High或Low電位的輸入端和該觸發(fā)器輸出端之間，是利用上述復(fù)位信號(hào)進(jìn)行ON/OFF切換的開關(guān)元件。
采用上述構(gòu)成，構(gòu)成上述閂鎖電路的兩個(gè)反相器電路中，可以利用其輸出與觸發(fā)器輸出端連接的一側(cè)的反相器電路使輸出信號(hào)的下降特性和上升特性中的一個(gè)特性得以提高，利用上述開關(guān)元件使另一個(gè)特性也得以提高。
另外，本發(fā)明的觸發(fā)器中，上述模擬開關(guān)為將P型晶體管和n型晶體管的源極和漏極之間互相連接的CMOS型模擬開關(guān)，根據(jù)上述復(fù)位信號(hào)直接使上述P型晶體管及n型晶體管兩者實(shí)現(xiàn)ON/OFF切換。
采用上述成，構(gòu)成上述模擬開關(guān)的P型晶體管及n型晶體管兩者的動(dòng)作可利用上述復(fù)位信號(hào)直接切換，所以該模擬開關(guān)能確實(shí)可靠地動(dòng)作。
另外，本發(fā)明的觸發(fā)器中，上述模擬開關(guān)為p型晶體管和n型晶體管的源極及漏極之間互相連接的CMOS型模擬開關(guān)，根據(jù)上述復(fù)位信號(hào)，上述p型晶體管及n型晶體管中的一個(gè)晶體管直接實(shí)現(xiàn)ON/OFF切換，另一個(gè)晶體管利用外加一定的柵極電位，柵極一漏極間電位的變動(dòng)實(shí)現(xiàn)ON/OFF切換。
采用上述構(gòu)成，可利用上述復(fù)位信號(hào)只使構(gòu)成上述模擬開關(guān)的p型晶體管及n型晶體管中一個(gè)晶體管的動(dòng)作直接切換，因此與利用復(fù)位信號(hào)直接切換兩晶體管的動(dòng)作的構(gòu)成相比，能減少反相器元件。
另外，本發(fā)明的觸發(fā)器中，上述閂鎖電路為對(duì)兩個(gè)反相器使其輸入側(cè)和輸出側(cè)互相連接的結(jié)構(gòu)，通過(guò)在其輸出側(cè)與觸發(fā)器輸出端連接的反相器電路上使用時(shí)鐘控制式反相器，從而構(gòu)成上述閂鎖電路兼用作閂鎖解除手段的結(jié)構(gòu)。
采用上述構(gòu)成，將構(gòu)成上述閂鎖電路的兩個(gè)反相器電路中，其一個(gè)反相器電路采用時(shí)鐘控制式反相器，從而構(gòu)成能使上述閂鎖電路兼用作閂鎖解除手段的結(jié)構(gòu)，以求減少電路面積。
另外，本發(fā)明的移位寄存器由以上所述的任一種觸發(fā)器多級(jí)連接而成。
采用上述構(gòu)成，在上述移位寄存器中使用的觸發(fā)器中，能使上升特性和下降特性均得以提高，在該移位寄存器中，信號(hào)延遲也能減輕。
另外，本發(fā)明的有源矩陣型顯示裝置將以上所述的移位寄存器用于掃描信號(hào)線驅(qū)動(dòng)電路及數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中任何一種或兩種。
采用上述構(gòu)成，在將上述移位寄存器用于數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路時(shí)，能減輕移位寄存器生成的取樣信號(hào)的延遲，由于取樣信號(hào)與數(shù)據(jù)供給線供給的數(shù)據(jù)信號(hào)線之間不產(chǎn)生時(shí)序偏差，所以對(duì)于各源極配線能夠穩(wěn)定取入所需的數(shù)據(jù)。另外，上述移位寄存器用于掃描掃描信號(hào)線驅(qū)動(dòng)電路時(shí)，能使移位寄存器生成的掃描信號(hào)與供給各源極布線的數(shù)據(jù)信號(hào)的時(shí)序整合變得容易，能穩(wěn)定地工作。
本發(fā)明詳細(xì)說(shuō)明中所述的具體實(shí)施形態(tài)及實(shí)施例，歸根結(jié)底是為了幫助對(duì)本發(fā)明技術(shù)內(nèi)容的理解，不應(yīng)僅狹義地理解為限于上述具體例，在本發(fā)明精神和后述的權(quán)利要求范圍內(nèi)，可以作各種變更實(shí)施。
權(quán)利要求
1.一種觸發(fā)器，包括選通部分，適配成接收輸入信號(hào)以及適配成根據(jù)控制信號(hào)傳送輸入信號(hào)；以及鎖存部分，包括鎖存電路，適配成接收和鎖存從選通部分提供的輸入信號(hào)，鎖存取消部分，適配成當(dāng)把復(fù)位信號(hào)施加于鎖存部分時(shí)取消鎖存電路的鎖存狀態(tài)，以及輸出控制部分，適配成輸出高電位或低電位。
2.如權(quán)利要求1所述的觸發(fā)器，其特征在于，所述鎖存電路包括兩個(gè)反相器電路，所述兩個(gè)反相器電路相應(yīng)的輸入端與相應(yīng)的輸出端相互之間相連接，其中鎖存取消部分包括開關(guān)，所述開關(guān)根據(jù)復(fù)位信號(hào)切換到“通”和“斷”，并且所述開關(guān)設(shè)置在所述觸發(fā)器的一個(gè)輸出端子和輸出端連接到觸發(fā)器的輸出端子的所述兩個(gè)反相器電路中之一的輸出端之間，以及其中輸出控制部分包括根據(jù)復(fù)位信號(hào)切換到“通”和“斷”的開關(guān)元件，所述開關(guān)元件設(shè)置在所述觸發(fā)器的輸出端子和作為供操作觸發(fā)器用的電源而提供的高電位或低電位的輸入端子之間。
3.如權(quán)利要求2所述的觸發(fā)器，其特征在于，所述開關(guān)是傳輸門，所述傳輸門包括通過(guò)各自的源極和漏極相互連接的p型晶體管和n型晶體管，其中根據(jù)復(fù)位信號(hào)直接切換p型晶體管和n型晶體管的導(dǎo)通或截止。
4.如權(quán)利要求2所述的觸發(fā)器，其特征在于，所述開關(guān)是傳輸門，所述傳輸門包括通過(guò)各自的源極和漏極相互連接的p型晶體管和n型晶體管，其中切換p型晶體管和n型晶體管的導(dǎo)通或截止，以致根據(jù)復(fù)位信號(hào)直接切換p型晶體管和n型晶體管中之一，并且根據(jù)相對(duì)于所提供的恒定柵極電位發(fā)生的柵極—源極電位波動(dòng)來(lái)切換p型晶體管和n型晶體管中的另一個(gè)。
5.如權(quán)利要求1所述的觸發(fā)器，其特征在于，所述鎖存電路包括相應(yīng)的輸入端連接到相應(yīng)的輸出端的兩個(gè)反相器電路，其中對(duì)于其輸出連接到觸發(fā)器的輸出端子的所述兩個(gè)反相器電路中之一使用一個(gè)用時(shí)鐘觸發(fā)的反相器，為的是使鎖存電路還起鎖存取消部分的作用。
6.如權(quán)利要求3所述的觸發(fā)器，其特征在于，所述傳輸門是CMOS模擬開關(guān)。
7.如權(quán)利要求4所述的觸發(fā)器，其特征在于，所述傳輸門是CMOS模擬開關(guān)。
8.一種移位寄存器，包括在多個(gè)級(jí)中相互連接的觸發(fā)器，觸發(fā)器的每一個(gè)包括選通部分，適配成接收輸入信號(hào)以及適配成根據(jù)控制信號(hào)傳送輸入信號(hào)；以及鎖存部分，包括鎖存電路，適配成接收和鎖存從選通部分提供的輸入信號(hào)，鎖存取消部分，適配成當(dāng)把復(fù)位信號(hào)施加于鎖存部分時(shí)取消鎖存電路的鎖存狀態(tài)，以及輸出控制部分，適配成輸出高電位或低電位。
9.一種有源矩陣顯示裝置，包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，其中至少一個(gè)電路包括移位寄存器，所述移位寄存器包括在多級(jí)中相互連接的觸發(fā)器，觸發(fā)器的每一個(gè)包括選通部分，適配成接收輸入信號(hào)以及適配成根據(jù)控制信號(hào)傳送輸入信號(hào)；以及鎖存部分，包括鎖存電路，適配成接收和鎖存從選通部分提供的輸入信號(hào)，鎖存取消部分，適配成當(dāng)把復(fù)位信號(hào)施加于鎖存部分時(shí)取消鎖存電路的鎖存狀態(tài)，以及輸出控制部分，適配成輸出高電位或低電位。
10.一種觸發(fā)器，包括選通裝置，用于接收輸入信號(hào)以及用于根據(jù)控制信號(hào)傳送輸入信號(hào)；以及鎖存部分，包括鎖存電路裝置，用于接收和鎖存從選通部分提供的輸入信號(hào)，鎖存取消裝置，用于當(dāng)把復(fù)位信號(hào)施加于鎖存部分時(shí)取消鎖存電路裝置的鎖存狀態(tài)，以及輸出控制裝置，用于輸出高電位或低電位。
11.如權(quán)利要求10所述的觸發(fā)器，其特征在于，所述鎖存電路裝置包括兩個(gè)反相器電路，所述兩個(gè)反相器電路相應(yīng)的輸入端與相應(yīng)的輸出端相互之間相連接，其中鎖存取消裝置包括開關(guān)，所述開關(guān)根據(jù)復(fù)位信號(hào)而切換到“通”和“斷”，并且所述開關(guān)設(shè)置在所述觸發(fā)器的一個(gè)輸出端子和輸出端連接到觸發(fā)器的輸出端子的所述兩個(gè)反相器電路中之一的輸出端之間，以及其中輸出控制裝置包括根據(jù)復(fù)位信號(hào)切換到“通”和“斷”的開關(guān)元件，所述開關(guān)元件設(shè)置在所述觸發(fā)器的輸出端子和作為供操作觸發(fā)器用的電源而提供的高電位或低電位的輸入端子之間。
12.如權(quán)利要求11所述的觸發(fā)器，其特征在于，所述開關(guān)是傳輸開關(guān)，所述傳輸開關(guān)包括通過(guò)各自的源極和漏極相互連接的p型晶體管和n型晶體管，其中根據(jù)復(fù)位信號(hào)直接切換p型晶體管和n型晶體管的導(dǎo)通或截止。
13.如權(quán)利要求11所述的觸發(fā)器，其特征在于，所述開關(guān)是傳輸開關(guān)，所述傳輸開關(guān)包括通過(guò)各自的源極和漏極相互連接的p型晶體管和n型晶體管，其中切換p型晶體管和n型晶體管的導(dǎo)通或截止，以致根據(jù)復(fù)位信號(hào)直接切換p型晶體管和n型晶體管中之一，并且根據(jù)相對(duì)于所提供的恒定柵極電位發(fā)生的柵極—源極電位波動(dòng)來(lái)切換p型晶體管和n型晶體管中的另一個(gè)。
14.如權(quán)利要求12所述的觸發(fā)器，其特征在于，所述傳輸門是CMOS模擬開關(guān)。
15.如權(quán)利要求13所述的觸發(fā)器，其特征在于，所述傳輸門是CMOS模擬開關(guān)。
16.如權(quán)利要求10所述的觸發(fā)器，其特征在于，所述鎖存電路裝置包括相應(yīng)的輸入端連接到相應(yīng)的輸出端的兩個(gè)反相器電路，其中對(duì)于其輸出連接到所述觸發(fā)器的輸出端子的所述兩個(gè)反相器電路中之一使用一個(gè)用時(shí)鐘觸發(fā)的反相器，為的是使鎖存電路還起鎖存取消裝置的作用。
17.一種移位寄存器，包括在多個(gè)級(jí)中相互連接的觸發(fā)器，觸發(fā)器的每一個(gè)包括選通裝置，用于接收輸入信號(hào)以及用于根據(jù)控制信號(hào)傳送輸入信號(hào)；以及鎖存部分，包括鎖存電路裝置，用于接收和鎖存從選通部分提供的輸入信號(hào)，鎖存取消裝置，用于當(dāng)把復(fù)位信號(hào)施加于鎖存部分時(shí)取消鎖存電路裝置的鎖存狀態(tài)，以及輸出控制裝置，用于輸出高電位或低電位。
18.一種有源矩陣顯示裝置，包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，其中至少一個(gè)電路包括移位寄存器，所述移位寄存器包括在多級(jí)中相互連接的觸發(fā)器，觸發(fā)器的每一個(gè)包括選通裝置，適配成接收輸入信號(hào)以及用于根據(jù)控制信號(hào)傳送輸入信號(hào)；以及鎖存部分，包括鎖存電路裝置，用于接收和鎖存從選通部分提供的輸入信號(hào)，鎖存取消裝置，用于當(dāng)把復(fù)位信號(hào)施加于鎖存部分時(shí)取消鎖存電路裝置的鎖存狀態(tài)，以及輸出控制裝置，用于輸出高電位或低電位。
19.一種觸發(fā)器，包括多個(gè)反相器，適配成鎖存接收到的輸入信號(hào)；開關(guān)，設(shè)置在反相器中之一和輸出端子之間，其中把所述開關(guān)適配成根據(jù)輸入復(fù)位信號(hào)而切換；以及開關(guān)元件，設(shè)置在輸出端子和用于接收作為觸發(fā)器的電源的低電位的輸入端之間，其中把所述開關(guān)元件適配成根據(jù)復(fù)位信號(hào)而切換。
20.一種移位寄存器，其特征在于，所述移位寄存器包括在多個(gè)級(jí)中相互連接的、如權(quán)利要求19所要求的多個(gè)觸發(fā)器。
21.一種有源矩陣顯示裝置，其特征在于，所述顯示裝置包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中的至少一個(gè)包括如權(quán)利要求20所要求的移位寄存器。
22.一種觸發(fā)器，包括用于鎖存接收到的輸入信號(hào)的裝置；第一開關(guān)裝置，設(shè)置在至少一部分用于鎖存的裝置和輸出端子之間，用于根據(jù)輸入復(fù)位信號(hào)在兩個(gè)狀態(tài)之間切換；以及第二開關(guān)裝置，設(shè)置在輸出端子和用于接收作為觸發(fā)器的電源的低電位的輸入端之間，用于根據(jù)復(fù)位信號(hào)在兩個(gè)狀態(tài)之間切換。
23.一種移位寄存器，其特征在于，所述移位寄存器包括在多個(gè)級(jí)中相互連接的、如權(quán)利要求22所要求的觸發(fā)器的多個(gè)移位寄存器。
24.一種有源矩陣顯示裝置，其特征在于，所述顯示裝置包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中的至少一個(gè)包括如權(quán)利要求23所要求的移位寄存器。
25.一種觸發(fā)器，包括鎖存電路，適配成接收和鎖存從選通部分提供的輸入信號(hào)，所述鎖存電路包括相應(yīng)的輸入端與相應(yīng)的輸出端相互之間相連接的至少兩個(gè)反相器電路；以及鎖存取消部分，適配成當(dāng)把復(fù)位信號(hào)施加于鎖存部分時(shí)取消鎖存電路的鎖存狀態(tài)，所述鎖存取消電路包括根據(jù)復(fù)位信號(hào)切換到“通”和“斷”的開關(guān)，所述開關(guān)設(shè)置在所述觸發(fā)器的輸出端子和其輸出連接到觸發(fā)器的輸出端子的所述反相器電路中之一的輸出端之間。
26.如權(quán)利要求25所述的觸發(fā)器，進(jìn)一步包括選通部分，適配成接收輸入信號(hào)，并且適配成根據(jù)獨(dú)立提供的控制信號(hào)把輸入信號(hào)傳送到鎖存電路。
27.一種移位寄存器，其特征在于，所述移位寄存器包括在多個(gè)級(jí)中相互連接的、如權(quán)利要求25所要求的多個(gè)觸發(fā)器。
28.一種移位寄存器，其特征在于，所述移位寄存器包括在多個(gè)級(jí)中相互連接的、如權(quán)利要求26所要求的多個(gè)觸發(fā)器。
29.一種有源矩陣顯示裝置，其特征在于，所述顯示裝置包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中的至少一個(gè)包括如權(quán)利要求27所要求的移位寄存器。
30.一種有源矩陣顯示裝置，其特征在于，所述顯示裝置包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中的至少一個(gè)包括如權(quán)利要求28所要求的移位寄存器。
31.一種觸發(fā)器，包括包括鎖存取消部分的鎖存電路，把所述鎖存取消部分適配成當(dāng)施加復(fù)位信號(hào)時(shí)取消鎖存電路的鎖存狀態(tài)；以及輸出控制部分，適配成輸出供操作觸發(fā)器用的高電位或低電位電源，其中輸出控制部分包括開關(guān)元件，所述開關(guān)元件根據(jù)復(fù)位信號(hào)切換到“通”和“斷”以及把所述開關(guān)元件設(shè)置在所述觸發(fā)器的輸出端子和作為供操作觸發(fā)器用的電源提供的高電位或低電位的輸入端子之間。
32.如權(quán)利要求31所述的觸發(fā)器，進(jìn)一步包括選通部分，適配成接收輸入信號(hào)，并且適配成根據(jù)控制信號(hào)把輸入信號(hào)傳送到鎖存電路。
33.一種移位寄存器，其特征在于，所述移位寄存器包括在多個(gè)級(jí)中相互連接的、如權(quán)利要求31所要求的多個(gè)觸發(fā)器。
34.一種移位寄存器，其特征在于，所述移位寄存器包括在多個(gè)級(jí)中相互連接的、如權(quán)利要求32所要求的多個(gè)觸發(fā)器。
35.一種有源矩陣顯示裝置，其特征在于，所述顯示裝置包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中的至少一個(gè)包括如權(quán)利要求33所要求的移位寄存器。
36.一種有源矩陣顯示裝置，其特征在于，所述顯示裝置包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中的至少一個(gè)包括如權(quán)利要求34所要求的移位寄存器。
37.一種觸發(fā)器，包括選通裝置，用于接收輸入信號(hào)以及用于根據(jù)控制信號(hào)傳送輸入信號(hào)；以及鎖存電路，包括用于增強(qiáng)從鎖存電路輸出的控制信號(hào)的上升沿和下降沿特性中的至少一個(gè)的裝置。
38.如權(quán)利要求37所述的觸發(fā)器，進(jìn)一步包括用于減小鎖存電路中的延遲的裝置。
39.如權(quán)利要求37所述的觸發(fā)器，進(jìn)一步包括鎖存取消裝置，用于當(dāng)把復(fù)位信號(hào)施加于鎖存電路時(shí)取消鎖存電路的鎖存狀態(tài)；以及輸出控制裝置，用于輸出供操作觸發(fā)器用的高電位或低電位的電源。
40.如權(quán)利要求37所述的觸發(fā)器，其特征在于，用于增強(qiáng)的裝置包括相應(yīng)的輸入端與相應(yīng)的輸出端相互之間相連接的至少兩個(gè)反相器電路。
41.如權(quán)利要求38所述的觸發(fā)器，其特征在于，用于減小延遲的裝置包括開關(guān)元件，所述開關(guān)元件根據(jù)復(fù)位信號(hào)切換到“通”和“斷”，并且所述開關(guān)元件設(shè)置在所述觸發(fā)器的輸出端子和作為供操作觸發(fā)器用的電源而提供的高電位或低電位的輸入端子之間。
42.如權(quán)利要求38所述的觸發(fā)器，進(jìn)一步包括鎖存取消裝置，用于當(dāng)把復(fù)位信號(hào)施加于鎖存電路時(shí)取消鎖存電路的鎖存狀態(tài)；以及輸出控制裝置，用于輸出供操作觸發(fā)器用的高電位或低電位的電源。
43.如權(quán)利要求42所述的觸發(fā)器，其特征在于，用于增強(qiáng)的裝置包括相應(yīng)的輸入端與相應(yīng)的輸出端相互之間相連接的至少兩個(gè)反相器電路。
44.如權(quán)利要求42所述的觸發(fā)器，其特征在于，用于減小延遲的裝置包括開關(guān)元件，所述開關(guān)元件根據(jù)復(fù)位信號(hào)切換到“通”和“斷”，并且所述開關(guān)元件設(shè)置在所述觸發(fā)器的輸出端子和作為供操作觸發(fā)器用的電源而提供的高電位或低電位的輸入端子之間。
45.一種移位寄存器，其特征在于，所述移位寄存器包括在多個(gè)級(jí)中相互連接的、如權(quán)利要求37所要求的多個(gè)觸發(fā)器。
46.一種有源矩陣顯示裝置，其特征在于，所述顯示裝置包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中的至少一個(gè)包括如權(quán)利要求45所要求的移位寄存器。
47.一種移位寄存器，其特征在于，所述移位寄存器包括在多個(gè)級(jí)中相互連接的、如權(quán)利要求38所要求的多個(gè)觸發(fā)器。
48.一種有源矩陣顯示裝置，其特征在于，所述顯示裝置包括掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路，掃描信號(hào)線驅(qū)動(dòng)電路和數(shù)據(jù)信號(hào)線驅(qū)動(dòng)電路中的至少一個(gè)包括如權(quán)利要求47所要求的移位寄存器。
全文摘要
閂鎖部由反相器和反相器構(gòu)成，并具有將從選通部輸入的信號(hào)加以閂鎖的閂鎖電路，根據(jù)復(fù)位信號(hào)的High/Low進(jìn)行ON/OFF切換的模擬開關(guān)配置在該閂鎖電路的反相器和輸出端子OUT之間。另外，觸發(fā)器的工作電源中Low電位的輸入和輸出端子之間配置根據(jù)復(fù)位信號(hào)的High/Low進(jìn)行ON/OFF切換的開關(guān)元件。
文檔編號(hào)H03K23/00GK1648972SQ200510006870
公開日2005年8月3日 申請(qǐng)日期2005年1月28日 優(yōu)先權(quán)日2004年1月28日
發(fā)明者鷲尾一, 村上祐一郎, M·J·布朗洛 申請(qǐng)人:夏普株式會(huì)社