專利名稱：提高低頻電源抑制比的輔助電路、電壓調(diào)節(jié)器和電路裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及微電子集成電路領(lǐng)域，尤其涉及一種提高多級(jí)放大器電路中低頻電源抑制比(PSRR)的電路。
背景技術(shù)：
常規(guī)的電壓調(diào)節(jié)器(LDO)100如圖1所示，它由誤差放大器102，PMOS電壓調(diào)整管103，分壓電阻104，105和外圍負(fù)載電路106所組成，其中誤差放大器102的負(fù)端輸入連接基準(zhǔn)電壓Vref，其輸出連接PMOS電壓調(diào)整管103的柵極。PMOS電壓調(diào)整管103的源極接電源，漏極作為L(zhǎng)DO100的輸出。分壓電阻104和105串接在PMOS電壓調(diào)整管103的漏極和地之間，其串接點(diǎn)作為反饋連接于誤差放大器102的正端輸入。外圍負(fù)載電路106連接在LDO100的輸出端和地之間，通常由電阻和電容并聯(lián)組成。
圖2是圖1常規(guī)LDO100的一種實(shí)現(xiàn)電路200。其中誤差放大器102由兩級(jí)運(yùn)算放大器組成，第一級(jí)為差分輸入單端輸出運(yùn)算放大器，NMOS管M1和M2組成差分輸入管，NMOS管M1的柵極作為誤差放大器102的負(fù)端輸入接基準(zhǔn)電壓Vref，NMOS管M2的柵極作為誤差放大器102的正端輸入。PMOS管M3和M4組成運(yùn)算放大器的有源負(fù)載，它們的源極接電源。PMOS管M3的柵極與漏極相接與PMOS管M4的柵極相連，并一起連到NMOS管M1的漏極。PMOS管M4的漏極與NMOS管M2的漏極相連作為第一級(jí)運(yùn)算放大器的輸出。NMOS管M5和M7為運(yùn)算放大器提供偏置電流，它們的柵極連接外部的偏置電壓Nbias，源極接地。NMOS管M5的漏極與NMOS管M1和M2的源極連在一起。
第二級(jí)運(yùn)算放大器為共源運(yùn)算放大器，由PMOS管M6和NMOS管M7組成。PMOS管M6的柵極接第一級(jí)運(yùn)算放大器的輸出，源極接電源，漏極與NMOS管M7的漏極連接作為第二級(jí)運(yùn)算放大器的輸出。
PMOS管M8作為PMOS電壓調(diào)整管103，它的柵極接第二級(jí)運(yùn)算放大器的輸出，源極接電源，漏極接整個(gè)實(shí)現(xiàn)電路200的輸出端Vout。電阻R1和R2分別作為分壓電阻104和105構(gòu)成反饋電路，它們的串接點(diǎn)作為反饋端接NMOS管M2的柵極，R2的另一端接地，R1的另一端接電路輸出端Vout。電容Cout和電阻Rload并聯(lián)作為負(fù)載，一端接地，另一端接電路輸出端Vout。
圖3示出了圖2實(shí)現(xiàn)電路200的低頻小信號(hào)分析模型300。在分析模型300中，Vi(i＝1，2…)表示節(jié)點(diǎn)電壓，Ii(i＝1，2…)表示通過(guò)支路的電流，Ri(i＝1，2…)表示電阻，rdsi(i＝1，2…)表示MOS管Mi漏極到源極的電阻，gdsi(i＝1，2…)表示MOS管Mi漏極到源極的電導(dǎo)，gmi(i＝1，2…)表示MOS管Mi的跨導(dǎo)，SCi(i＝I，II，out)表示電容的導(dǎo)納(阻抗的倒數(shù))，Vdd表示電源，Vb、Vc、Ve分別表示節(jié)點(diǎn)B，C，E點(diǎn)的電位。
對(duì)圖3進(jìn)行分析如下對(duì)于節(jié)點(diǎn)B滿足以下等式I3+gds4·(Vdd-Vb)＝gds2·Vb+gm2·V1+SCI·Vb①因此I3=Vddrds1+1/gm3≈gds1·Vdd]]>V1=Ve=R2R1+R2·Vout=β·Vout]]>(設(shè)β=R2R1+R2]]>)其中CI為誤差放大器第一級(jí)輸出對(duì)地的寄生電容，式①可以化簡(jiǎn)成(gds1+gds4)·Vdd＝(gds2+gds4)·Vb+gm2·β·Vout+SCI·Vb假設(shè)gds1＝gds2，AV1=gm2gds2+gds4+SCI,]]>AV10=AV1|f=0=gm2gds2+gds4]]>(f＝0表示頻率為0)，p1=gds2+gds4CI,]]>則Vdd=(1+Sp1)Vb+AV10·β·Vout]]>②對(duì)于節(jié)點(diǎn)C滿足以下等式gm6·(Vdd-Vb)+gds6·(Vdd-Vc)＝gds7·Vc+SCII·Vc其中CII為誤差放大器第二級(jí)輸出對(duì)地的寄生電容，假設(shè)gm6＞＞gds6，
AV2=gm6gds6+gds7+SCII,]]>AV20=AV2|f=0=gm26gds6+gds7,]]>則Vdd=Vb+1AV2·Vc]]>③對(duì)于節(jié)點(diǎn)Dgm8·(Vdd-Vc)+gds8·(Vdd-Vout)=VoutR1+R2+VoutRload+SCout·Vout]]>假設(shè)gm8＞＞gds8，Rout＝rds8||(R1+R2)||Rload，其中符號(hào)||表示并聯(lián)，AV3=gm8·(Rout||1SCout),]]>則Vdd=Vc+VoutAV3]]>④由式②③④得到低頻電源抑制比為PSRR=VddVout=1AV2·AV3+AV10·β+1AV2·AV3·Sp11AV2+1AV2·Sp1-Sp1]]>PSRR0＝PSRR|f＝0≈AV10·AV20·β ⑤因此，該電路的低頻PSRR由誤差放大器的開(kāi)環(huán)增益決定，為了提高PSRR，就必須提高誤差放大器的開(kāi)環(huán)增益，而這將嚴(yán)重影響環(huán)路的穩(wěn)定性。
實(shí)用新型內(nèi)容本實(shí)用新型提供了一種提高多級(jí)放大器電路尤其是電壓調(diào)節(jié)器的低頻電源抑制比的電路結(jié)構(gòu)。
根據(jù)本實(shí)用新型的一個(gè)方面，提供一種用于提高具有多個(gè)放大器級(jí)的電路裝置中低頻電源抑制比的輔助電路，其中所述多個(gè)放大器級(jí)中第一級(jí)是雙端輸入放大器，每一級(jí)的輸出連接下一級(jí)的輸入，并且最后一級(jí)的輸出作為第一級(jí)的反饋輸入，所述輔助電路包括第一PMOS管，其源極連接于電源，柵極連接于一隨電源變化的偏置電壓；第一NMOS管，其源極接地，柵極和漏極連接于所述第一PMOS管的漏極；第二NMOS管，其源極接地，柵極連接于所述第一PMOS管的漏極，漏極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，其中，所述第二NMOS管的漏極所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)的輸出的電壓極性相同。
根據(jù)本實(shí)用新型的另一方面，提供一種電壓調(diào)節(jié)器，包括具有多個(gè)放大器級(jí)的誤差放大器，其中所述誤差放大器的負(fù)端輸入接收基準(zhǔn)電壓，并且所述多個(gè)放大器級(jí)中每一級(jí)輸出連接于下一級(jí)輸入，最后一級(jí)輸出作為所述誤差放大器的輸出；PMOS電壓調(diào)整管，其源極連接于電源，柵極連接于所述誤差放大器的輸出；相互串接的第一電阻和第二電阻，連接于所述PMOS電壓調(diào)整管的漏極和地之間，其中所述第一電阻和第二電阻的串接點(diǎn)連接于所述誤差放大器的正端輸入，所述電壓調(diào)節(jié)器還包括如上所述的輔助電路，其中所述輔助電路中第二NMOS管的漏極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，并且所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)輸出的電壓極性相同。
根據(jù)本實(shí)用新型的另一方面，提供一種電路裝置，包括多個(gè)放大器級(jí)，每一級(jí)輸出連接于下一級(jí)輸入，其中第一級(jí)是雙端輸入放大器并且所述雙端輸入放大器的正端輸入連接基準(zhǔn)電壓；以及反饋電路，連接于最后一級(jí)輸出和所述雙端輸入放大器的負(fù)端輸入之間，所述電路裝置還包括如上所述的輔助電路，其中所述輔助電路中第二NMOS管的漏極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，并且所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)輸出的電壓極性相同。
根據(jù)本實(shí)用新型的另一方面，提供一種用于提高具有多個(gè)放大器級(jí)的電路裝置中低頻電源抑制比的輔助電路，其中所述多個(gè)放大器級(jí)中第一級(jí)是雙端輸入放大器，每一級(jí)的輸出連接下一級(jí)的輸入，并且最后一級(jí)的輸出作為第一級(jí)的反饋輸入，所述輔助電路包括PNP管，其發(fā)射極連接于電源，基極連接于一隨電源變化的偏置電壓；第一NPN管，其發(fā)射極接地，基極和集電極連接于所述PNP管的集電極；第二NPN管，其發(fā)射極接地，基極連接于所述PNP管的集電極，集電極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，其中，所述第二NPN管的集電極所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)的輸出的電壓極性相同。
根據(jù)本實(shí)用新型的另一方面，提供一種電路裝置，包括多個(gè)放大器級(jí)，每一級(jí)輸出連接于下一級(jí)輸入，其中第一級(jí)是雙端輸入放大器并且所述雙端輸入放大器的正端輸入連接基準(zhǔn)電壓；以及反饋電路，連接于最后一級(jí)輸出和所述雙端輸入放大器的負(fù)端輸入之間，所述電路裝置還包括如上所述的輔助電路，其中所述輔助電路中第二NPN管的集電極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，并且所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)輸出的電壓極性相同。
本實(shí)用新型對(duì)常規(guī)的LDO電路結(jié)構(gòu)增加了提高PSRR的輔助電路，在基本上不增加芯片面積和增大電源電流的條件下，有效得提高PSRR。同時(shí)該輔助電路還可用于其他類似的多級(jí)放大器電路，使得電路中的PSRR得到有效提高。


圖1示出了常規(guī)電壓調(diào)節(jié)器的電路。
圖2示出了圖1電壓調(diào)節(jié)器的具體實(shí)現(xiàn)電路。
圖3示出了圖2具體實(shí)現(xiàn)電路的低頻小信號(hào)分析模型。
圖4根據(jù)本實(shí)用新型一實(shí)施例示出了具有輔助電路的電壓調(diào)節(jié)器的具體實(shí)現(xiàn)電路。
圖5示出了圖4具體實(shí)現(xiàn)電路的低頻小信號(hào)分析模型。
圖6根據(jù)本實(shí)用新型一實(shí)施例示出了具有輔助電路的電路裝置。
圖7根據(jù)本實(shí)用新型另一實(shí)施例示出了具有輔助電路的電路裝置。
圖8根據(jù)本實(shí)用新型又一實(shí)施例示出了具有輔助電路的電路裝置。
具體實(shí)施方式
圖4根據(jù)本實(shí)用新型一實(shí)施例示出了具有輔助電路的電壓調(diào)節(jié)器的具體實(shí)現(xiàn)電路400。在圖4中，LDO部分與圖3中的常規(guī)LDO部分的電路相同。而本實(shí)用新型在常規(guī)LDO電路中增加提高PSRR的輔助電路。如圖4所示，該輔助電路包括PMOS管M10，其源極連接于電源，柵極連接于一隨電源變化的偏置電壓Pbias；NMOS管M11，其源極接地，柵極和漏極連接于PMOS管M10的漏極；以及NMOS管M12，其源極接地，柵極連接于PMOS管M10的漏極，漏極連接于誤差放大器102第一級(jí)的輸出，即PMOS管M4的漏極與NMOS管M2的漏極的連接點(diǎn)上。
圖5示出了圖4實(shí)現(xiàn)電路400的低頻小信號(hào)分析模型500。在分析模型500中，Vi(i＝1，2…)表示節(jié)點(diǎn)電壓，Ii(i＝1，2…)表示通過(guò)支路的電流，Ri(i＝1，2…)表示電阻，rdsi(i＝1，2…)表示MOS管Mi漏極到源極的電阻，gdsi(i＝1，2…)表示MOS管Mi漏極到源極的電導(dǎo)，gmi(i＝1，2…)表示MOS管Mi的跨導(dǎo)，SCi(i＝I，II，out)表示電容的導(dǎo)納(阻抗的倒數(shù))，Vdd表示電源，Vb、Vc、Ve分別表示節(jié)點(diǎn)B，C，E點(diǎn)的電位，(W/L)i(i＝1，2…)表示MOS管Mi的溝道寬長(zhǎng)比。
對(duì)圖5進(jìn)行分析如下對(duì)于節(jié)點(diǎn)BI3+gds4·(Vdd-Vb)＝gds2·Vb+gm2·V1+SCI·Vb+gm12·V2+gds12·Vb⑥I3=Vddrds1+1/gm3≈gds1·Vdd]]>V1=Ve=R2R1+R2·Vout=β·Vout]]>(設(shè)β=R2R1+R2]]>)V2=1gm11+SCcrds10+1gm11+SCc·Vdd=ξ·Vdd]]>(設(shè)ξ=1gm11+SCcrds10+1gm11+SCc]]>)CI為誤差放大器第一級(jí)輸出對(duì)地的寄生電容，式⑥可以化簡(jiǎn)成(gds1+gds4-gm12·ξ)·Vdd＝(gds2+gds4+gds12)·Vb+gm2·β·Vout+SCI·Vb⑦如前述對(duì)于圖3的分析模型的分析可知對(duì)于節(jié)點(diǎn)CVdd=Vb+1AV2·Vc]]>⑧
對(duì)于節(jié)點(diǎn)DVdd=Vc+VoutAV3]]>⑨由式⑦⑧⑨，假設(shè)AV1=gm2gds2+gds4+gds12+SCI,]]>AV10=AV1|f=0=gm2gds2+gds4+gds12,]]>p1=gds2+gds4+gds12CI]]>則PSRR=VddVout=1AV2·AV3+AV10·β+1AV2·AV3·Sp11AV2+1AV2·Sp1-Sp1-gm12·ξ+gds12gds2+gds4+gds12]]>PSRR0=PSRR|f=0≈AV10·AV20·β1-AV20gm12·ξ0+gds12gds2+gds4+gds12]]>假設(shè)(WL)12=n·(WL)11]]>則gm12＝n·gm11因此PSRR0=PSRR|f=0≈AV10·AV20·β1-AV20n·gds10+gds12gds2+gds4+gds12]]>⑩比較式⑤和⑩，我們可以看到，如果0<AV20n·gds10+gds12gds2+gds4+gds12<2,]]>式⑩＞式⑤，也就是說(shuō)PSRR得到了提高。如果1<AV20n·gds10+gds12gds2+gds4+gds12<2,]]>Vout將隨著Vdd增加而減小。
如果AV20n·gds10+gds12gds2+gds4+gds12≈1,]]>PSRR將得到很大程度的提高。
對(duì)于圖3，當(dāng)電源Vdd升高，輸出電壓Vout也隨之有所升高。而對(duì)于圖4中提高PSRR的輔助電路的作用，當(dāng)電源Vdd升高時(shí)，F(xiàn)點(diǎn)電位隨之升高，B點(diǎn)電位下降，C點(diǎn)電位升高，輸出電壓Vout下降，抵消了原電路使輸出電壓Vout上升的趨勢(shì)，從而有效的提高了PSRR。對(duì)于常規(guī)的LDO，PSRR比較容易做到在1KHz時(shí)50到60dB，再提高就比較困難。當(dāng)加入PSRR輔助電路后，就比較容易做到70dB以上，而且是在增加很小的芯片面積和功耗的情況下就能達(dá)到。
雖然本實(shí)施例僅僅示出電壓調(diào)節(jié)器中誤差放大器由兩級(jí)運(yùn)算放大器組成，而且輔助電路中NMOS管M12的漏極連接于第一級(jí)運(yùn)算放大器的輸出，但是本領(lǐng)域的技術(shù)人員明白誤差放大器可以由更多級(jí)的放大器組成。在有更多級(jí)放大器組成誤差放大器的情況下，本領(lǐng)域的技術(shù)人員還會(huì)理解輔助電路中NMOS管M12的漏極可連接于除最后一級(jí)放大器以外的任一放大器的輸出，只要滿足所連接的放大器輸出的電壓極性與最后一級(jí)輸出的電壓極性相同就可以實(shí)現(xiàn)本實(shí)用新型提高PSRR的目的。
本實(shí)用新型的輔助電路不僅可以用于電壓調(diào)節(jié)器，還可用于其他具有多級(jí)放大器電路的電路裝置。以下通過(guò)具體實(shí)施例描述來(lái)描述這樣的電路裝置。
圖6根據(jù)本實(shí)用新型一實(shí)施例示出了具有輔助電路的電路裝置600。它由雙端輸入的第一級(jí)放大器601，具有反相的第二級(jí)放大器602，具有反相的第三級(jí)放大器603，反饋電路604和提高PSRR的輔助電路605組成。雙端輸入的正端接基準(zhǔn)電壓Vref，電路輸出Vout通過(guò)反饋電路604連接第一級(jí)放大器601的負(fù)端輸入。而輔助電路605的結(jié)構(gòu)與圖4中輔助電路的結(jié)構(gòu)相同，其中NMOS管M12的漏極接到第一級(jí)放大器601的輸出。本實(shí)施例中具有兩個(gè)反相放大器，因此最后一級(jí)輸出，即電路輸出Vout的電壓極性與輔助電路所連接輸出的電壓極性是相同的。由于在電路裝置中增加了輔助電路，因此該電路裝置的PSRR會(huì)得到提高。
圖7根據(jù)本實(shí)用新型另一實(shí)施例示出了具有輔助電路的電路裝置700。它由雙端輸入的第一級(jí)放大器701，具有同相的第二級(jí)放大器702，反饋電路703和提高PSRR的輔助電路704組成。雙端輸入的正端接基準(zhǔn)電壓Vref，電路輸出Vout通過(guò)反饋電路703連接第一級(jí)放大器701的負(fù)端輸入。而輔助電路704的結(jié)構(gòu)與圖4中輔助電路的結(jié)構(gòu)相同，其中NMOS管M12的漏極接到第一級(jí)放大器701的輸出。本實(shí)施例將圖6實(shí)施例中兩個(gè)反相放大器替換為一個(gè)同相放大器，所得到的效果是相同的。
圖8根據(jù)本實(shí)用新型另一實(shí)施例示出了具有輔助電路的電路裝置800，其中該電路是采用雙極型工藝實(shí)現(xiàn)的。它由雙端輸入的第一級(jí)放大器801，具有同相的第二級(jí)放大器802，反饋電路803和提高PSRR的輔助電路804組成。雙端輸入的正端接基準(zhǔn)電壓Vref，電路輸出Vout通過(guò)反饋電路803連接第一級(jí)放大器801的負(fù)端輸入。在該實(shí)施例中，分別用PNP管和NPN管替換圖6-7的輔助電路中的PMOS管和NMOS管，其中輔助電路804包括PNP管805，其發(fā)射極連接于電源，基極連接于一隨電源變化的偏置電壓Bias；NPN管806，其發(fā)射極接地，基極和集電極連接于PNP管805的集電極；NPN管807，其發(fā)射極接地，基極連接于PNP管805的集電極，集電極接到第一級(jí)放大器801的輸出。用PNP管和NPN管替換PMOS管和NMOS管后，該輔助電路的功能同樣可以實(shí)現(xiàn)。
應(yīng)理解，在閱讀了本實(shí)用新型的上述講授內(nèi)容之后，本領(lǐng)域技術(shù)人員可以對(duì)本實(shí)用新型作各種改動(dòng)或修改，例如，圖6-8中可以包括不同數(shù)量放大器級(jí)，而輔助電路在滿足所連接的放大器輸出的電壓極性與最后一級(jí)輸出的電壓極性相同的情況下也可以連接不同放大器級(jí)的輸出。這些等價(jià)形式同樣落于本申請(qǐng)所附權(quán)利要求書所限定的范圍內(nèi)。
權(quán)利要求1.一種用于提高低頻電源抑制比的輔助電路，其中所述低頻電源抑制比是具有多個(gè)放大器級(jí)的電路裝置中的低頻電源抑制比，所述多個(gè)放大器級(jí)中第一級(jí)是雙端輸入放大器，每一級(jí)的輸出連接下一級(jí)的輸入，并且最后一級(jí)的輸出作為第一級(jí)的反饋輸入，其特征在于，所述輔助電路包括第一PMOS管，其源極連接于電源，柵極連接于一隨電源變化的偏置電壓；第一NMOS管，其源極接地，柵極和漏極連接于所述第一PMOS管的漏極；第二NMOS管，其源極接地，柵極連接于所述第一PMOS管的漏極，漏極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，其中，所述第二NMOS管的漏極所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)的輸出的電壓極性相同。
2.一種電壓調(diào)節(jié)器，包括具有多個(gè)放大器級(jí)的誤差放大器，其中所述誤差放大器的負(fù)端輸入接收基準(zhǔn)電壓，并且所述多個(gè)放大器級(jí)中每一級(jí)輸出連接于下一級(jí)輸入，最后一級(jí)輸出作為所述誤差放大器的輸出；PMOS電壓調(diào)整管，其源極連接于電源，柵極連接于所述誤差放大器的輸出；相互串接的第一電阻和第二電阻，連接于所述PMOS電壓調(diào)整管的漏極和地之間，其中所述第一電阻和第二電阻的串接點(diǎn)連接于所述誤差放大器的正端輸入，其特征在于所述電壓調(diào)節(jié)器還包括如權(quán)利要求1所述的輔助電路，其中所述輔助電路中第二NMOS管的漏極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，并且所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)輸出的電壓極性相同。
3.如權(quán)利要求2所述的電壓調(diào)節(jié)器，其特征在于還包括外圍負(fù)載電路，連接于所述PMOS電壓調(diào)整管的漏極和地之間。
4.如權(quán)利要求2或3所述的電壓調(diào)節(jié)器，其特征在于所述誤差放大器包括兩個(gè)運(yùn)算放大器級(jí)，其中第一級(jí)是差分輸入單端輸出運(yùn)算放大器，第二級(jí)是共源運(yùn)算放大器，并且所述輔助電路中第二NMOS管的漏極連接于所述差分輸入單端輸出運(yùn)算放大器的輸出端。
5.如權(quán)利要求4所述的電壓調(diào)節(jié)器，其特征在于所述差分輸入單端輸出運(yùn)算放大器包括第三NMOS管，其柵極作為所述誤差放大器的負(fù)端輸入；第四NMOS管，其柵極作為所述誤差放大器的正端輸入；第二PMOS管，其源極接電源，柵極和漏極連接于所述第三NMOS管的漏極；第三PMOS管，其源極接電源，柵極連接于所述第三NMOS管的漏極，漏極與所述第四NMOS管的漏極相連接作為所述差分輸入單端輸出運(yùn)算放大器的輸出端；以及第五NMOS管，其源極接地，柵極連接于一偏置電壓，漏極連接于所述第三和第四NMOS管的源極。
6.如權(quán)利要求5所述的電壓調(diào)節(jié)器，其特征在于所述共源運(yùn)算放大器包括第四PMOS管，其源極接電源，柵極作為所述共源運(yùn)算放大器的輸入端；第六NMOS管，其源極接地，柵極連接于一偏置電壓，漏極與所述第四PMOS管的漏極相連接作為所述誤差放大器的輸出端。
7.如權(quán)利要求3所述的電壓調(diào)節(jié)器，其特征在于所述外圍負(fù)載電路包括相互并聯(lián)在所述PMOS電壓調(diào)整管的漏極和地之間的一電容和一電阻。
8.一種電路裝置，包括多個(gè)放大器級(jí)，每一級(jí)輸出連接于下一級(jí)輸入，其中第一級(jí)是雙端輸入放大器并且所述雙端輸入放大器的正端輸入連接基準(zhǔn)電壓；以及反饋電路，連接于最后一級(jí)輸出和所述雙端輸入放大器的負(fù)端輸入之間，其特征在于所述電路裝置還包括如權(quán)利要求1所述的輔助電路，其中所述輔助電路中第二NMOS管的漏極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，并且所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)輸出的電壓極性相同。
9.如權(quán)利要求8所述的電路裝置，其特征在于所述多個(gè)放大器級(jí)包括三個(gè)放大器級(jí)，其中第二級(jí)和第三級(jí)都是反相放大器，并且所述輔助電路中第二NMOS管的漏極連接于雙端輸入放大器的輸出端。
10.如權(quán)利要求8所述的電路裝置，其特征在于所述多個(gè)放大器級(jí)包括兩個(gè)放大器級(jí)，其中第二級(jí)是同相放大器，并且所述輔助電路中第二NMOS管的漏極連接于雙端輸入放大器的輸出端。
11.一種用于提高低頻電源抑制比的輔助電路，其中所述低頻電源抑制比是具有多個(gè)放大器級(jí)的電路裝置中的低頻電源抑制比，所述多個(gè)放大器級(jí)中第一級(jí)是雙端輸入放大器，每一級(jí)的輸出連接下一級(jí)的輸入，并且最后一級(jí)的輸出作為第一級(jí)的反饋輸入，其特征在于，所述輔助電路包括PNP管，其發(fā)射極連接于電源，基極連接于一隨電源變化的偏置電壓；第一NPN管，其發(fā)射極接地，基極和集電極連接于所述PNP管的集電極；第二NPN管，其發(fā)射極接地，基極連接于所述PNP管的集電極，集電極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，其中，所述第二NPN管的集電極所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)的輸出的電壓極性相同。
12.一種電路裝置，包括多個(gè)放大器級(jí)，每一級(jí)輸出連接于下一級(jí)輸入，其中第一級(jí)是雙端輸入放大器并且所述雙端輸入放大器的正端輸入連接基準(zhǔn)電壓；以及反饋電路，連接于最后一級(jí)輸出和所述雙端輸入放大器的負(fù)端輸入之間，其特征在于所述電路裝置還包括如權(quán)利要求11所述的輔助電路，其中所述輔助電路中第二NPN管的集電極連接于所述多個(gè)放大器級(jí)中除最后一級(jí)以外的任一放大器級(jí)的輸出，并且所連接的放大器級(jí)輸出的電壓極性與所述最后一級(jí)輸出的電壓極性相同。
13.如權(quán)利要求12所述的電路裝置，其特征在于所述多個(gè)放大器級(jí)包括兩個(gè)放大器級(jí)，其中第二級(jí)是同相放大器，并且所述輔助電路中第二NPN管的漏極連接于所述雙端輸入放大器的輸出端。
專利摘要一種提高具有多個(gè)放大器級(jí)的電路裝置中低頻電源抑制比的輔助電路，其多個(gè)放大器級(jí)中第一級(jí)是雙端輸入放大器，每一級(jí)的輸出連接下一級(jí)的輸入，最后一級(jí)的輸出作為第一級(jí)的反饋輸入，輔助電路包括第一PMOS管，源極連接于電源，柵極連接于偏置電壓；第一NMOS管，源極接地，柵極和漏極連接于第一PMOS管的漏極；第二NMOS管，源極接地，柵極連接于第一PMOS管的漏極，漏極連接于除最后一級(jí)以外的任一放大器級(jí)的輸出，其中，第二NMOS管的漏極所連接的放大器級(jí)輸出的電壓極性與最后一級(jí)輸出的電壓極性相同。本實(shí)用新型的輔助電路，在基本上不增加芯片面積和增大電源電流的條件下，有效得提高PSRR。本實(shí)用新型還揭示了具有該輔助電路的電壓調(diào)節(jié)器和電路裝置。
文檔編號(hào)H03F1/00GK2849790SQ20042011665
公開(kāi)日2006年12月20日 申請(qǐng)日期2004年12月20日 優(yōu)先權(quán)日2004年12月20日
發(fā)明者丁齊兵, 管慧, 施浩 申請(qǐng)人:Bcd半導(dǎo)體制造有限公司