專(zhuān)利名稱(chēng)：延遲鎖定回路及其時(shí)鐘產(chǎn)生方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種延遲鎖定回路(delay locked loop，LLP)，尤其涉及一種用于補(bǔ)償介于內(nèi)部時(shí)鐘信號(hào)與外部時(shí)鐘信號(hào)之間的偏差(skew)以及用于校正占空錯(cuò)誤(duty error)的裝置及方法。
背景技術(shù)：
一般說(shuō)來(lái)，延遲鎖定回路應(yīng)用于同步半導(dǎo)體存儲(chǔ)器件以將內(nèi)部時(shí)鐘信號(hào)與外部時(shí)鐘信號(hào)同步，在該同步半導(dǎo)體存儲(chǔ)器件中，諸如讀取操作以及寫(xiě)入操作等數(shù)據(jù)存取操作以同步于該外部時(shí)鐘信號(hào)的上升沿和下降沿的方式而被執(zhí)行。
由于當(dāng)該外部時(shí)鐘信號(hào)被輸入至該同步半導(dǎo)體存儲(chǔ)器件時(shí)會(huì)有一時(shí)間延遲，該延遲鎖定回路便被用于通過(guò)補(bǔ)償介于該內(nèi)部時(shí)鐘信號(hào)與該外部時(shí)鐘信號(hào)之間的時(shí)間延遲來(lái)將該內(nèi)部時(shí)鐘信號(hào)與外部時(shí)鐘信號(hào)同步。
然而，在雙數(shù)據(jù)速率(double data rate，DDR)的同步半導(dǎo)體存儲(chǔ)器件中，該數(shù)據(jù)存取操作被執(zhí)行于該內(nèi)部時(shí)鐘信號(hào)的一上升沿和一下降沿上，因此，該內(nèi)部時(shí)鐘信號(hào)需要具有50％的占空比(duty ratio)。
用于補(bǔ)償介于該內(nèi)部時(shí)鐘信號(hào)與該外部時(shí)鐘信號(hào)之間的時(shí)鐘偏差以及用于校正占空比的該延遲鎖定回路的各種技術(shù)在市面上已相當(dāng)風(fēng)行了。
舉例來(lái)說(shuō)，在Jong-Tae Kwak所著的”Low Cost High PerformanceRegister-Controlled Digital DLL for 1Gbps x32 DDR SDRAM”，SOVC(超大規(guī)模集成電路論文集)(2003年6月9日)一文中，即揭露一種延遲鎖定回路，其使用兩條延遲線通過(guò)延遲該外部時(shí)鐘信號(hào)而校正該時(shí)鐘偏差及該占空比。
在此作為參考引用的屬于同一申請(qǐng)人的共同待批的2002年12月30日提交的“DIGITAL DLL APPARATUS FOR CORRECTING DUTY CYCLE ANDMETHOD THEREOF”的美國(guó)專(zhuān)利申請(qǐng)第10/331412號(hào)中，揭露一種傳統(tǒng)的延遲鎖定回路，圖1所示為其框圖。
如圖所示，該傳統(tǒng)的延遲鎖定回路包括一緩沖器110、一延遲線單元120、一占空錯(cuò)誤控制器130，第一延遲模塊單元140、第一直接相位檢測(cè)器150、第二延遲模塊單元160以及第二直接相位檢測(cè)器170。
緩沖器110接收一外部時(shí)鐘信號(hào)ext_clk，并產(chǎn)生第一內(nèi)部時(shí)鐘信號(hào)，該第一內(nèi)部時(shí)鐘信號(hào)會(huì)激活(activate)于該第一內(nèi)部時(shí)鐘信號(hào)的沿，該第一內(nèi)部時(shí)鐘信號(hào)被輸入至延遲線單元120。
延遲線單元120接收該第一內(nèi)部時(shí)鐘信號(hào)，并自第一及第二直接相位檢測(cè)器150和170接收第一和第二檢測(cè)信號(hào)，延遲線單元120基于該第一及該第二檢測(cè)信號(hào)而延遲該第一內(nèi)部時(shí)鐘信號(hào)，并輸出第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1和第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2至占空錯(cuò)誤控制器130。
詳細(xì)地來(lái)說(shuō)，延遲線單元120包括第一控制器121、第一延遲線122、第二控制器123以及第二延遲線124。
為了控制該第一檢測(cè)信號(hào)的一延遲量，第一控制器121輸出第一控制信號(hào)至第一延遲線122。
第一延遲線122接收該第一控制信號(hào)及該第一內(nèi)部時(shí)鐘信號(hào)，該第一內(nèi)部時(shí)鐘信號(hào)根據(jù)延遲線122的該第一控制信號(hào)而被延遲。就是說(shuō)，第一延遲線122根據(jù)該第一控制信號(hào)通過(guò)延遲該第一內(nèi)部時(shí)中信號(hào)而產(chǎn)生第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1，第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1被輸出至占空錯(cuò)誤控制器130。
為了控制該第二檢測(cè)信號(hào)的一延遲量，第二控制器123輸出第二控制信號(hào)至第二延遲線124。
第二延遲線124接收該第二控制信號(hào)及該第一內(nèi)部時(shí)鐘信號(hào)，第二延遲線124基于該第二控制信號(hào)而延遲該第一內(nèi)部時(shí)鐘信號(hào)，接著，被延遲的該第一內(nèi)部時(shí)鐘信號(hào)被反相且被輸出成為第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2，第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2被輸出至占空錯(cuò)誤控制器130。
占空錯(cuò)誤控制器130接收第一及第二內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2，占空錯(cuò)誤控制器130通過(guò)轉(zhuǎn)移第一占空控制時(shí)鐘信號(hào)int_clk及第二占空控制時(shí)鐘信號(hào)intclk2’的下降沿至第一及第二占空控制時(shí)鐘信號(hào)int_clk及intclk2’的下降沿至該第一及第二占空控制時(shí)鐘信號(hào)int_clk及intclk2’的中部而產(chǎn)生第一占空控制時(shí)鐘信號(hào)int_clk及第二占空控制時(shí)鐘信號(hào)intclk2’。其中，如上所述，通過(guò)轉(zhuǎn)移其下降沿使得第一及第二占空控制時(shí)鐘信號(hào)int_clk及intclk2’被占空校正之后，它們便具有50％的占空比。第一及第二占空控制時(shí)鐘信號(hào)int_clk及intclk2’分別被輸出至第一及第二延遲模塊單元140及160。
占空錯(cuò)誤控制器130包括第一相位檢測(cè)器131、一混合器控制器132、第一相位混合器133以及第二相位混合器134。
第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2被反相并被輸出至第一相位檢測(cè)器131。第一相位檢測(cè)器131比較第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2的下降沿以確定其下降沿中的一個(gè)引導(dǎo)另一個(gè)，并且接著產(chǎn)生基于該比較結(jié)果的一相位檢測(cè)信號(hào)該相位檢測(cè)信號(hào)被輸出至混合器控制器132。
混合器控制器132接收該相位檢測(cè)信號(hào)以確定該相位檢測(cè)信號(hào)的加重值(weight)k，其包括第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2的兩下降沿之間的差。加重值k接著被輸出至第一及第二相位混合器133和134。加重值k包括多個(gè)加重值信號(hào)。
第一相位混合器133接收加重值k、第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2。第一相位混合器133將1減去加重值k而計(jì)算得到一差值，通過(guò)將該差值應(yīng)用于第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1以及將加重值k應(yīng)用于第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2，第一相位混合器133產(chǎn)生第一占空控制時(shí)鐘信號(hào)int_clk。第一占空控制時(shí)鐘信號(hào)int_clk被輸出至第一延遲模塊單元140。
第二相位混合器134接收加重值k、并將1減去加重值k而計(jì)算得到一差值。第二相位混合器134通過(guò)將加重值k應(yīng)用于第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1以及將該差值應(yīng)用于第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2而產(chǎn)生第二占空控制時(shí)鐘信號(hào)intclk2’。第二相位混合器134輸出第二占空控制時(shí)鐘信號(hào)intclk2’至第二延遲模塊單元160。
其中，如前所述，第一及第二占空控制時(shí)鐘信號(hào)int_clk及intclk2’通過(guò)轉(zhuǎn)移其下降沿至其下降沿的中部而產(chǎn)生；而該轉(zhuǎn)移的方向及量則由加重值k及該差值所確定。
第一延遲模塊單元140接收第一占空控制時(shí)鐘信號(hào)int_clk并估算一延遲量，同時(shí)外部時(shí)鐘信號(hào)ext_clk通過(guò)該種傳統(tǒng)的延遲鎖定回路并被輸出成為第一及第二占空控制時(shí)鐘信號(hào)int_clk及intclk2’。第一延遲模塊單元140基于該估算延遲量產(chǎn)生第一補(bǔ)償時(shí)鐘信號(hào)iclk1，并輸出第一補(bǔ)償時(shí)鐘信號(hào)iclk1至第一直接相位檢測(cè)器150。
第一直接相位檢測(cè)器150接收外部時(shí)鐘信號(hào)ext_clk并通過(guò)比較外部時(shí)鐘信號(hào)ext_clk和第一補(bǔ)償時(shí)鐘信號(hào)iclk1而產(chǎn)生該第一檢測(cè)信號(hào)。第一直接相位檢測(cè)器150輸出該第一檢測(cè)信號(hào)至延遲線單元120。
第二延遲模塊單元160接收第二占空控制時(shí)鐘信號(hào)intclk2’并估算一延遲量，同時(shí)第二占空控制時(shí)鐘信號(hào)intclk2’行進(jìn)至一數(shù)據(jù)輸入/輸出接腳(DQ pin)，第二延遲模塊單元160基于該估算延遲量產(chǎn)生第二補(bǔ)償時(shí)鐘信號(hào)iclk2，并輸出第二補(bǔ)償時(shí)鐘信號(hào)iclk2至第二直接相位檢測(cè)器170。
第二直接相位檢測(cè)器170接收外部時(shí)鐘信號(hào)ext_clk并通過(guò)比較外部時(shí)鐘信號(hào)ext_clk和第二補(bǔ)償時(shí)鐘信號(hào)iclk2而產(chǎn)生該第二檢測(cè)信號(hào)。第二直接相位檢測(cè)器170輸出該第二檢測(cè)信號(hào)至延遲線單元120。
圖2所示為圖1的傳統(tǒng)延遲鎖定回路的運(yùn)作時(shí)序圖。
該傳統(tǒng)的延遲鎖定回路的運(yùn)作將通過(guò)參考圖1及圖2詳述如下。
首先，如果外部時(shí)鐘信號(hào)ext_clk被輸入至緩沖器110，緩沖器110便輸出該第一內(nèi)部時(shí)鐘信號(hào)，延遲單元120通過(guò)延遲該內(nèi)部時(shí)鐘信號(hào)而產(chǎn)生第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2。如圖2所示，第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1的一上升沿與第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的一上升沿同步，但第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1的一下降沿與第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的一下降沿不同步，從而產(chǎn)生占空錯(cuò)誤。
第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2被輸入至第一相位檢測(cè)器131，且第一相位檢測(cè)器131檢測(cè)第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2之間的相位差?；旌掀骺刂破?32接收該相位差并產(chǎn)生基于該相位差的加重值k，以轉(zhuǎn)移第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的該下降沿。就是說(shuō)，加重值k被控制以轉(zhuǎn)移第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的二下降沿至intclk1及intclk2的二下降沿的中部。
請(qǐng)參閱圖2，第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2相較于第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1需要更多的加重值以補(bǔ)償?shù)谝患暗诙舆t內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2的二下降沿的相位差。在圖2所示的第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1的高時(shí)鐘脈波寬度比第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的高時(shí)鐘脈波寬度寬的情況下，第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2所需的加重值大于0.5。
加重值k的值啟始時(shí)設(shè)定為0，當(dāng)?shù)谝谎a(bǔ)償時(shí)鐘信號(hào)iclk1和第二補(bǔ)償時(shí)鐘信號(hào)iclk2的上升沿與外部時(shí)鐘信號(hào)ext_clk的上升沿同步時(shí)，加重值k的值會(huì)開(kāi)始一點(diǎn)一點(diǎn)地漸漸增加。每當(dāng)加重值k增加時(shí)，從第一相位混合器133輸出的第一占空控制時(shí)鐘信號(hào)int_clk的下降沿被一點(diǎn)一點(diǎn)地轉(zhuǎn)移至第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2的二下降沿的中部，并且從第二相位混合器134輸出的第二占空控制時(shí)鐘信號(hào)intclk2’的一下降沿便被一點(diǎn)一點(diǎn)地轉(zhuǎn)移至intclk1及intclk2的二下降沿的中部，通過(guò)上述運(yùn)作，第一及第二占空控制時(shí)鐘信號(hào)int_clk及intclk2’都具有50％的占空比。
如上所述，在圖2所示第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1的高時(shí)鐘脈波寬度比第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的高時(shí)鐘脈波寬度寬的情況下，為了轉(zhuǎn)移位于第一及第二相位混合器133及134的第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2的該下降沿，第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2必須需要超過(guò)0.5的加重值。如果第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的下降沿落后于第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1的上升沿，第一相位混合器133的加重值k便可設(shè)定成0.6，而第二相位混合器134的加重值k可設(shè)定成0.4。
在上述例子中，如果應(yīng)用于第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的加重值為0.6，則應(yīng)用于第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1的加重值為0.4(＝1-0.6)，同樣地，在第二相位混合器134中，如果應(yīng)用于第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1的加重值為0.4，則應(yīng)用于第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的加重值為0.6(＝1-0.4)。在上述例子中，由于第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2的上升沿為具有相同的相位，因此第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2的上升沿?zé)o法被補(bǔ)償。然而，如果第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2的上升沿不同，那么它們便可獲得補(bǔ)償以同步該二下降沿。
圖3所示為第一及第二延遲線122及124的輸出端的電路圖。
如圖所示，兩個(gè)及三個(gè)串聯(lián)連接的反相器分別耦合于第一及第二延遲線122及124的輸出端。
如前所述，當(dāng)?shù)谝患暗诙舆t內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2由第一及第二延遲線122及124所產(chǎn)生時(shí)，具有相反的相位；即，如果第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1的占空比為60％，則第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的占空比為40％。
然而，因?yàn)檫B接于第一及第二延遲線122及124的輸出端的反相器的某些變化，例如制造工藝、電壓及溫度，第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2便有可能具有相反占空，因此，該種傳統(tǒng)的延遲鎖定回路即因?yàn)樯鲜鰡?wèn)題而降低了性能。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種將內(nèi)部時(shí)鐘信號(hào)同步于外部時(shí)鐘信號(hào)以及校正該內(nèi)部時(shí)鐘信號(hào)的占空比的延遲鎖定回路及其方法。
根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體器件，包括第一時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的一非反相(non-inverting)端接收外部時(shí)鐘信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的一反相端接收外部時(shí)鐘限制(bar)信號(hào)，由此輸出第一時(shí)鐘輸入信號(hào)；第二時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的該非反相端接收該外部時(shí)鐘限制信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的該反相端接收該外部時(shí)鐘信號(hào)，由此輸出第二時(shí)鐘輸入信號(hào)；以及延遲鎖定回路，用于接收該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)，由此產(chǎn)生一占空校正時(shí)鐘信號(hào)。
根據(jù)本發(fā)明的另一方面，提供一種延遲鎖定回路裝置，包括第一時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的一非反相端接收外部時(shí)鐘信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的一反相端接收外部時(shí)鐘限制信號(hào)，由此輸出第一時(shí)鐘輸入信號(hào)；第二時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的該非反相端接收該外部時(shí)鐘限制信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的該反相端接收該外部時(shí)鐘信號(hào)，由此輸出第二時(shí)鐘輸入信號(hào)；延遲線單元，其接收該第一時(shí)鐘輸入信號(hào)及該第二時(shí)鐘輸入信號(hào)，通過(guò)基于第一比較信號(hào)和第二比較信號(hào)延遲該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)，以產(chǎn)生第一延遲時(shí)鐘信號(hào)和第二延遲時(shí)鐘信號(hào)；占空校正單元，其接收該第一延遲時(shí)鐘信號(hào)及該第二延遲時(shí)鐘信號(hào)，通過(guò)將該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的下降沿移至該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的該下降沿的中部，以產(chǎn)生第一占空校正時(shí)鐘信號(hào)和第二占空校正時(shí)鐘信號(hào)；第一延遲模塊單元，用于估算該第一占空校正信號(hào)通過(guò)一數(shù)據(jù)輸入/輸出接腳時(shí)所產(chǎn)生的一延遲量，并通過(guò)基于估算的該延遲量補(bǔ)償該第一占空校正信號(hào)而輸出第一補(bǔ)償時(shí)鐘信號(hào)；第一直接相位檢測(cè)器，用于通過(guò)比較該第一時(shí)鐘輸入信號(hào)和該第一補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生該第一比較信號(hào)；第二延遲模塊單元，用于估算該第二占空校正信號(hào)通過(guò)該數(shù)據(jù)輸入/輸出接腳時(shí)所產(chǎn)生的一延遲量，并通過(guò)基于估算的該延遲量補(bǔ)償該第二占空校正信號(hào)而輸出第二補(bǔ)償時(shí)鐘信號(hào)；以及第二直接相位檢測(cè)器，通過(guò)比較該第一時(shí)鐘輸入信號(hào)和該第二補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生該第二比較信號(hào)。
根據(jù)本發(fā)明的再一方面，提供一種產(chǎn)生占空校正時(shí)鐘信號(hào)的方法，包括下列步驟通過(guò)緩沖通過(guò)一非反相端所輸入的一外部時(shí)鐘信號(hào)以及緩沖通過(guò)一反相端所輸入的一外部時(shí)鐘限制信號(hào)，而產(chǎn)生第一時(shí)鐘輸入信號(hào)；通過(guò)緩沖通過(guò)該非反相端所輸入的該外部時(shí)鐘限制信號(hào)以及緩沖通過(guò)該反相端所輸入的該外部時(shí)鐘信號(hào)，而產(chǎn)生第二時(shí)鐘輸入信號(hào)；以及通過(guò)同步該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)的上升沿以及將其下降沿移至其下降沿的中部，而產(chǎn)生該占空校正時(shí)鐘信號(hào)。
根據(jù)本發(fā)明的再一方面，提供一種產(chǎn)生占空校正時(shí)鐘信號(hào)的方法，包括下列步驟通過(guò)緩沖通過(guò)一非反相端所輸入的一外部時(shí)鐘信號(hào)以及緩沖通過(guò)一反相端所輸入的一外部時(shí)鐘限制信號(hào)，而產(chǎn)生第一時(shí)鐘輸入信號(hào)；通過(guò)緩沖通過(guò)該非反相端所輸入的該外部時(shí)鐘限制信號(hào)以及緩沖通過(guò)該反相端所輸入的該外部時(shí)鐘信號(hào)，而產(chǎn)生第二時(shí)鐘輸入信號(hào)；通過(guò)緩沖該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)而產(chǎn)生第一延遲時(shí)鐘信號(hào)和第二延遲時(shí)鐘信號(hào)；通過(guò)將該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的下降沿移至該下降沿的中部，而產(chǎn)生第一占空校正時(shí)鐘信號(hào)和第二占空校正時(shí)鐘信號(hào)；通過(guò)補(bǔ)償該第一占空校正時(shí)鐘信號(hào)的一延遲量而產(chǎn)生第一補(bǔ)償時(shí)鐘信號(hào)，該第一占空校正時(shí)鐘信號(hào)產(chǎn)生于當(dāng)該第一占空校正時(shí)鐘信號(hào)通過(guò)一數(shù)據(jù)輸入/輸出接腳時(shí)；通過(guò)比較該第一時(shí)鐘輸入信號(hào)和該第一補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生第一比較信號(hào)；通過(guò)補(bǔ)償該第二占空校正時(shí)鐘信號(hào)的一延遲量而產(chǎn)生第二補(bǔ)償時(shí)鐘信號(hào)，該第二占空校正時(shí)鐘信號(hào)產(chǎn)生于當(dāng)該第二占空校正時(shí)鐘信號(hào)通過(guò)該數(shù)據(jù)輸入/輸出接腳時(shí)；以及通過(guò)比較該第二時(shí)鐘輸入信號(hào)和該第二補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生第二比較信號(hào)。
根據(jù)本發(fā)明的再一方面，提供一種半導(dǎo)體存儲(chǔ)器件，包括第一時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的一非反相端接收外部時(shí)鐘信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的一反相端接收外部時(shí)鐘限制信號(hào)，由此輸出第一時(shí)鐘輸入信號(hào)；第二時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的該非反相端接收該外部時(shí)鐘限制信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的該反相端接收該外部時(shí)鐘信號(hào)，由此輸出第二時(shí)鐘輸入信號(hào)；以及延遲鎖定回路，其接收該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)，以校正該外部時(shí)鐘信號(hào)的占空。
根據(jù)本發(fā)明的再一方面，提供一種產(chǎn)生占空校正時(shí)鐘信號(hào)的方法，包括下列步驟通過(guò)緩沖通過(guò)一非反相端所輸入的一外部時(shí)鐘信號(hào)以及緩沖通過(guò)一反相端所輸入的一外部時(shí)鐘限制信號(hào)，而產(chǎn)生第一時(shí)鐘輸入信號(hào)；通過(guò)緩沖通過(guò)該非反相端所輸入的該外部時(shí)鐘限制信號(hào)以及緩沖通過(guò)該反相端所輸入的該外部時(shí)鐘信號(hào)，而產(chǎn)生第二時(shí)鐘輸入信號(hào)；以及通過(guò)使用該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)以校正該外部時(shí)鐘信號(hào)的占空。


通過(guò)下述優(yōu)選實(shí)施例結(jié)合附圖的描述，本發(fā)明的上述及其它目的與特征將會(huì)變得更加明顯，其中圖1所示為傳統(tǒng)的延遲鎖定回路的框圖；圖2所示為圖1的傳統(tǒng)的延遲鎖定回路的運(yùn)作時(shí)序圖；圖3所示為圖1的第一及第二延遲線的輸出端的電路圖；圖4所示為本發(fā)明一較佳實(shí)施例的延遲鎖定回路的框圖；圖5所示為本發(fā)明另一較佳實(shí)施例的延遲鎖定回路的框圖；以及圖6表示圖4及圖5的延遲鎖定回路的運(yùn)作時(shí)序圖。
具體實(shí)施例方式
以下將結(jié)合附圖詳細(xì)說(shuō)明本發(fā)明的延遲鎖定回路。
圖4所示為本發(fā)明一較佳實(shí)施例的延遲鎖定回路的框圖。
如圖所示，延遲鎖定回路包括第一時(shí)鐘緩沖器410、第二時(shí)鐘緩沖器420、一延遲線單元430、一占空錯(cuò)誤控制器440、第一延遲模塊單元450、第二延遲模塊單元470、第一直接相位檢測(cè)器460以及第二直接相位檢測(cè)器480。
延遲線單元430包括第一控制器431、第一延遲線432、第二控制器433以及第二延遲線434；占空錯(cuò)誤控制器440包括第一相位混合器443、第二相位混合器444、一混合器控制器442以及第一相位檢測(cè)器441。
延遲線單元430、占空錯(cuò)誤控制器440、第一延遲模塊單元450、第二延遲模塊單元470、第一直接相位檢測(cè)器460以及第二直接相位檢測(cè)器480的運(yùn)作及結(jié)構(gòu)皆與傳統(tǒng)的延遲鎖定回路所具有的完全相同。
然而，本發(fā)明的延遲鎖定回路包括用于接收一外部時(shí)鐘信號(hào)的二個(gè)時(shí)鐘緩沖器，并且第二延遲線434的一輸出端不包括一反相器。
第一及第二時(shí)鐘緩沖器410及420都接收一外部時(shí)鐘信號(hào)CLK及其反相信號(hào)，即一外部時(shí)鐘限制信號(hào)CLKB，并通過(guò)緩沖被接收的該信號(hào)以產(chǎn)生第一時(shí)鐘輸入信號(hào)和第二時(shí)鐘輸入信號(hào)。其中，第一及第二時(shí)鐘緩沖器410及420是相同的。
第一時(shí)鐘緩沖器410通過(guò)其非反相端(+)及其反相端(-)分別接收外部時(shí)鐘信號(hào)CLK及外部時(shí)鐘限制信號(hào)CLKB，以輸出該第一時(shí)鐘輸入信號(hào)。另一方面，第二時(shí)鐘緩沖器420通過(guò)其反相端(-)及其非反相端(+)分別接收外部時(shí)鐘信號(hào)CLK及外部時(shí)鐘限制信號(hào)CLKB。因此，該第一時(shí)鐘輸入信號(hào)的一占空與該第二時(shí)鐘輸入信號(hào)的一占空反相，例如，如果該第一時(shí)鐘輸入信號(hào)的該占空為60％，那么該第二時(shí)鐘輸入信號(hào)的該占空為40％。
同時(shí)，外部時(shí)鐘信號(hào)CLK及外部時(shí)鐘限制信號(hào)CLKB為一芯片組所產(chǎn)生的微分時(shí)鐘信號(hào)，并被輸入至一半導(dǎo)體存儲(chǔ)器件中。由于外部時(shí)鐘信號(hào)CLK及外部時(shí)鐘限制信號(hào)CLKB都為微分時(shí)鐘信號(hào)，二者的相位便永遠(yuǎn)相反。
因此，由第一及第二延遲線432及434所產(chǎn)生的第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2的上升沿被同步，并且不管制造工藝、電壓或溫度如何變化，第一延遲內(nèi)部時(shí)鐘信號(hào)intclk1的一占空永遠(yuǎn)反相一第二延遲內(nèi)部時(shí)鐘信號(hào)intclk2的一占空。
因此，具有50％的占空的第一及第二占空校正時(shí)鐘信號(hào)int_clk及intclk2’便可由占空錯(cuò)誤控制器440所產(chǎn)生。
圖5所示為本發(fā)明另一較佳實(shí)施例的延遲鎖定回路的框圖。
如圖所示，圖5的延遲鎖定回路的結(jié)構(gòu)與圖4的延遲鎖定回路的結(jié)構(gòu)相同。
然而，和圖4的延遲鎖定回路不同的是，第一時(shí)鐘緩沖器510通過(guò)其非反相端接收外部時(shí)鐘限制信號(hào)CLKB，并通過(guò)其反相端接收外部時(shí)鐘信號(hào)CLK。毫無(wú)疑問(wèn)地，圖5的延遲鎖定回路的運(yùn)作和圖4的延遲鎖定回路的運(yùn)作相同。
圖6所示為圖4及圖5的延遲鎖定回路的運(yùn)作時(shí)序圖。
如圖所示，如果具有反相占空的外部時(shí)鐘限制信號(hào)CLKB和外部時(shí)鐘信號(hào)CLK被輸入，具有反相占空的第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2便會(huì)產(chǎn)生。因此，通過(guò)使用第一及第二延遲內(nèi)部時(shí)鐘信號(hào)intclk1及intclk2，外部時(shí)鐘信號(hào)CLK的一占空便會(huì)被校正成具有50％的占空。
根據(jù)本發(fā)明再一實(shí)施例，圖4的第一時(shí)鐘緩沖器410的一輸出信號(hào)可以取代外部時(shí)鐘信號(hào)CLK而被輸入至第一及第二直接相位檢測(cè)器460及480。
同樣地，根據(jù)本發(fā)明再一實(shí)施例，圖5的第二時(shí)鐘緩沖器520的一輸出信號(hào)可以被輸入至第一及第二直接相位檢測(cè)器560及580。
此外，圖4及圖5中的該第一及該第二時(shí)鐘緩沖器可從圖4及圖5所示的延遲鎖定回路中移除。
如上所述，根據(jù)本發(fā)明，具有反相占空的兩個(gè)時(shí)鐘信號(hào)可被產(chǎn)生用以校正一時(shí)鐘信號(hào)的占空，不管制造工藝、電壓或溫度如何變化。另外，本發(fā)明的延遲鎖定回路所包括的兩條延遲線具有不將反相器與其輸出端耦合的相同結(jié)構(gòu)；并且因此，可以更為精確地產(chǎn)生校正時(shí)鐘信號(hào)。因此，使用本發(fā)明的延遲鎖定回路可以增強(qiáng)延遲鎖定回路的性能。
本發(fā)明包含了于2003年10月30日對(duì)韓國(guó)專(zhuān)利局所提出的韓國(guó)申請(qǐng)第2003-76265號(hào)的主要內(nèi)容，其全部?jī)?nèi)容在這里加以參考引用。
雖然結(jié)合較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但顯而易見(jiàn)的是，本領(lǐng)域的技術(shù)人員可以在不脫離下述權(quán)利要求所定義的本發(fā)明精神和范圍的情況下，做出各種變化和修改。
權(quán)利要求
1.一種用于校正時(shí)鐘信號(hào)的占空度的裝置，包括第一時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的一非反相端接收外部時(shí)鐘信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的一反相端接收外部時(shí)鐘限制信號(hào)，由此輸出第一時(shí)鐘輸入信號(hào)；第二時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的該非反相端接收該外部時(shí)鐘限制信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的該反相端接收該外部時(shí)鐘信號(hào)，由此輸出第二時(shí)鐘輸入信號(hào)；以及延遲鎖定回路，用于接收該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)，由此產(chǎn)生一占空校正時(shí)鐘信號(hào)。
2.如權(quán)利要求1所述的裝置，其特征在于該占空校正時(shí)鐘信號(hào)通過(guò)同步該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)的上升沿以及將其下降沿移至其下降沿的中部而被占空校正和被同步于該外部時(shí)鐘信號(hào)。
3.如權(quán)利要求2所述的裝置，其特征在于該延遲鎖定回路包括兩個(gè)延遲線，用于分別延遲該第一及該第二時(shí)鐘輸入信號(hào)，以產(chǎn)生該占空校正時(shí)鐘信號(hào)。
4.如權(quán)利要求2所述的裝置，其特征在于該延遲鎖定回路包括延遲線單元，其接收該第一時(shí)鐘輸入信號(hào)及該第二時(shí)鐘輸入信號(hào)，通過(guò)基于第一比較信號(hào)和第二比較信號(hào)延遲該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)而產(chǎn)生第一延遲時(shí)鐘信號(hào)和第二延遲時(shí)鐘信號(hào)；占空校正單元，其接收該第一延遲時(shí)鐘信號(hào)及該第二延遲時(shí)鐘信號(hào)，通過(guò)將該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的下降沿移至該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的該下降沿的中部而產(chǎn)生第一占空校正時(shí)鐘信號(hào)和第二占空校正時(shí)鐘信號(hào)；第一延遲模塊單元，用于估算該第一占空校正信號(hào)通過(guò)一數(shù)據(jù)輸入/輸出接腳時(shí)所產(chǎn)生的一延遲量，并基于該估算的延遲量通過(guò)補(bǔ)償該第一占空校正信號(hào)而輸出第一補(bǔ)償時(shí)鐘信號(hào)；第一直接相位檢測(cè)器，通過(guò)比較該外部時(shí)鐘信號(hào)和該第一補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生該第一比較信號(hào)；第二延遲模塊單元，用于估算該第二占空校正信號(hào)通過(guò)該數(shù)據(jù)輸入/輸出接腳時(shí)所產(chǎn)生的一延遲量，并基于該估算的延遲量通過(guò)補(bǔ)償該第二占空校正信號(hào)而輸出第二補(bǔ)償時(shí)鐘信號(hào)；以及第二直接相位檢測(cè)器，通過(guò)比較該外部時(shí)鐘信號(hào)和該第二補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生該第二比較信號(hào)。
5.如權(quán)利要求4所述的裝置，其特征在于該延遲線單元包括第一控制單元，用于產(chǎn)生第一控制信號(hào)，以基于該第一直接相位檢測(cè)器所輸出的該第一比較信號(hào)控制一延遲量；第一延遲線，通過(guò)基于該第一控制信號(hào)延遲該第一時(shí)鐘輸入信號(hào)而產(chǎn)生該第一延遲時(shí)鐘信號(hào)；第二控制單元，用于產(chǎn)生第二控制信號(hào)，以基于該第二直接相位檢測(cè)器所輸出的該第二比較信號(hào)控制一延遲量；以及第二延遲線，通過(guò)基于該第二控制信號(hào)延遲該第二時(shí)鐘輸入信號(hào)而產(chǎn)生該第二延遲時(shí)鐘信號(hào)。
6.如權(quán)利要求4所述的裝置，其特征在于該占空校正單元包括第一相位檢測(cè)器，用于接收該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的反相信號(hào)，以輸出一相位檢測(cè)信號(hào)，該相位檢測(cè)信號(hào)的邏輯電平顯示該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)中哪一個(gè)具有一引導(dǎo)下降沿；混合器控制器，用于基于該相位檢測(cè)信號(hào)產(chǎn)生一加重值；第一相位混合器，其將1減去該加重值所得到的值應(yīng)用于該第一延遲時(shí)鐘信號(hào)，并將該加重值應(yīng)用于該第二延遲時(shí)鐘信號(hào)，以產(chǎn)生該第一占空校正時(shí)鐘信號(hào)；以及第二相位混合器，其將該加重值應(yīng)用于該第一延遲時(shí)鐘信號(hào)，并將1減去該加重值所得到的值應(yīng)用于該第二延遲時(shí)鐘信號(hào)，以產(chǎn)生該第二占空校正時(shí)鐘信號(hào)。
7.一種用于校正一時(shí)鐘信號(hào)的占空的延遲鎖定回路，包括第一時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的一非反相端接收外部時(shí)鐘信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的一反相端接收外部時(shí)鐘限制信號(hào)，由此輸出第一時(shí)鐘輸入信號(hào)；第二時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的該非反相端接收該外部時(shí)鐘限制信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的該反相端接收該外部時(shí)鐘信號(hào)，由此輸出第二時(shí)鐘輸入信號(hào)；延遲線單元，其接收該第一時(shí)鐘輸入信號(hào)及該第二時(shí)鐘輸入信號(hào)，通過(guò)基于第一比較信號(hào)和第二比較信號(hào)延遲該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)，以產(chǎn)生第一延遲時(shí)鐘信號(hào)和第二延遲時(shí)鐘信號(hào)；占空校正單元，其接收該第一延遲時(shí)鐘信號(hào)及該第二延遲時(shí)鐘信號(hào)，通過(guò)將該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的下降沿移至該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的該下降沿的中部，以產(chǎn)生第一占空校正時(shí)鐘信號(hào)和第二占空校正時(shí)鐘信號(hào)；第一延遲模塊單元，用于估算該第一占空校正信號(hào)通過(guò)一數(shù)據(jù)輸入/輸出接腳時(shí)所產(chǎn)生的一延遲量，并通過(guò)基于估算的該延遲量補(bǔ)償該第一占空校正信號(hào)而輸出第一補(bǔ)償時(shí)鐘信號(hào)；第一直接相位檢測(cè)器，用于通過(guò)比較該第一時(shí)鐘輸入信號(hào)和該第一補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生該第一比較信號(hào)；第二延遲模塊單元，用于估算該第二占空校正信號(hào)通過(guò)該數(shù)據(jù)輸入/輸出接腳時(shí)所產(chǎn)生的一延遲量，并通過(guò)基于估算的該延遲量補(bǔ)償該第二占空校正信號(hào)而輸出第二補(bǔ)償時(shí)鐘信號(hào)；以及第二直接相位檢測(cè)器，通過(guò)比較該第一時(shí)鐘輸入信號(hào)和該第二補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生該第二比較信號(hào)。
8.如權(quán)利要求7所述的延遲鎖定回路，其特征在于該延遲線單元包括第一控制單元，用于產(chǎn)生第一控制信號(hào)，以基于該第一直接相位檢測(cè)器所輸出的該第一比較信號(hào)控制一延遲量；第一延遲線，通過(guò)基于該第一控制信號(hào)延遲該第一時(shí)鐘輸入信號(hào)而產(chǎn)生該第一延遲時(shí)鐘信號(hào)；第二控制單元，用于產(chǎn)生第二控制信號(hào)，以基于該第二直接相位檢測(cè)器所輸出的該第二比較信號(hào)控制一延遲量；以及第二延遲線，通過(guò)基于該第二控制信號(hào)延遲該第二時(shí)鐘輸入信號(hào)而產(chǎn)生該第二延遲時(shí)鐘信號(hào)，其中，該第一及該第二延遲線是相同的。
9.如權(quán)利要求7所述的延遲鎖定回路，其特征在于該占空校正單元包括第一相位檢測(cè)器，用于接收該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的反相信號(hào)，以輸出一相位檢測(cè)信號(hào)，該相位檢測(cè)信號(hào)的邏輯電平顯示該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)中的哪一個(gè)具有一引導(dǎo)下降沿；混合器控制器，用于基于該相位檢測(cè)信號(hào)產(chǎn)生一加重值；第一相位混合器，將1減去該加重值所得到的值應(yīng)用于該第一延遲時(shí)鐘信號(hào)，并將該加重值應(yīng)用于該第二延遲時(shí)鐘信號(hào)，以產(chǎn)生該第一占空校正時(shí)鐘信號(hào)；以及第二相位混合器，將該加重值應(yīng)用于該第一延遲時(shí)鐘信號(hào)，并將1減去該加重值所得到的值應(yīng)用于該第二延遲時(shí)鐘信號(hào)，以產(chǎn)生該第二占空校正時(shí)鐘信號(hào)。
10.如權(quán)利要求7所述的延遲鎖定回路，其特征在于該第一延遲模塊和該第二延遲模塊單元包括該第一時(shí)鐘緩沖器的一延遲量。
11.一種通過(guò)使用一延遲鎖定回路而產(chǎn)生占空校正時(shí)鐘信號(hào)的方法，包括下列步驟通過(guò)緩沖通過(guò)一非反相端所輸入的一外部時(shí)鐘信號(hào)以及緩沖通過(guò)一反相端所輸入的一外部時(shí)鐘限制信號(hào)而產(chǎn)生第一時(shí)鐘輸入信號(hào)；通過(guò)緩沖通過(guò)該非反相端所輸入的該外部時(shí)鐘限制信號(hào)以及緩沖通過(guò)該反相端所輸入的該外部時(shí)鐘信號(hào)而產(chǎn)生第二時(shí)鐘輸入信號(hào)；以及通過(guò)同步該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)的上升沿以及將其下降沿移至其下降沿的中部而產(chǎn)生該占空校正時(shí)鐘信號(hào)。
12.一種產(chǎn)生權(quán)利要求9所述的占空校正時(shí)鐘信號(hào)的方法，其特征在于產(chǎn)生該占空校正時(shí)鐘信號(hào)的步驟包括通過(guò)緩沖該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)而產(chǎn)生第一延遲時(shí)鐘信號(hào)和第二延遲時(shí)鐘信號(hào)；通過(guò)將該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的下降沿移至該下降沿的中部而產(chǎn)生第一占空校正時(shí)鐘信號(hào)和第二占空校正時(shí)鐘信號(hào)；通過(guò)補(bǔ)償該第一占空校正時(shí)鐘信號(hào)的一延遲量而產(chǎn)生第一補(bǔ)償時(shí)鐘信號(hào)，該第一占空校正時(shí)鐘信號(hào)產(chǎn)生于當(dāng)該第一占空校正時(shí)鐘信號(hào)通過(guò)一數(shù)據(jù)輸入/輸出接腳時(shí)；通過(guò)比較該外部時(shí)鐘信號(hào)和該第一補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生第一比較信號(hào)；通過(guò)補(bǔ)償該第二占空校正時(shí)鐘信號(hào)的一延遲量而產(chǎn)生第二補(bǔ)償時(shí)鐘信號(hào)，該第二占空校正時(shí)鐘信號(hào)產(chǎn)生于該第二占空校正時(shí)鐘信號(hào)通過(guò)該數(shù)據(jù)輸入/輸出接腳時(shí)；以及通過(guò)比較該外部時(shí)鐘信號(hào)和該第二補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生第二比較信號(hào)。
13.如權(quán)利要求12所述的產(chǎn)生占空校正時(shí)鐘信號(hào)的方法，其特征在于產(chǎn)生該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的步驟包括下述步驟產(chǎn)生第一控制信號(hào)，以基于該第一比較信號(hào)控制一延遲量；通過(guò)基于該第一控制信號(hào)延遲該第一時(shí)鐘輸入信號(hào)一預(yù)定時(shí)間而產(chǎn)生該第一延遲時(shí)鐘信號(hào)；產(chǎn)生第二控制信號(hào)，以基于該第二比較信號(hào)控制一延遲量；以及通過(guò)基于該第二控制信號(hào)延遲該第二時(shí)鐘輸入信號(hào)一預(yù)定時(shí)間而產(chǎn)生該第二延遲時(shí)鐘信號(hào)。
14.如權(quán)利要求12所述的產(chǎn)生占空校正時(shí)鐘信號(hào)的方法，其特征在于產(chǎn)生該第一占空校正時(shí)鐘信號(hào)和該第二占空校正時(shí)鐘信號(hào)的步驟包括下述步驟產(chǎn)生一相位檢測(cè)信號(hào)，該相位檢測(cè)信號(hào)確定該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)中的哪一個(gè)具有一引導(dǎo)下降沿；基于該相位檢測(cè)信號(hào)產(chǎn)生一加重值；通過(guò)將1減去該加重值所得到的值應(yīng)用于該第一延遲時(shí)鐘信號(hào)，并將該加重值應(yīng)用于該第二延遲時(shí)鐘信號(hào)，以產(chǎn)生該第一占空校正信號(hào)；以及通過(guò)將該加重值應(yīng)用于該第一延遲時(shí)鐘信號(hào)，并將1減去該加重值所得到的值應(yīng)用于該第二延遲時(shí)鐘信號(hào)，以產(chǎn)生該第二占空校正信號(hào)。
15.一種使用一延遲鎖定回路產(chǎn)生占空校正時(shí)鐘信號(hào)的方法，包括下列步驟通過(guò)緩沖通過(guò)一非反相端所輸入的一外部時(shí)鐘信號(hào)以及緩沖通過(guò)一反相端所輸入的一外部時(shí)鐘限制信號(hào)而產(chǎn)生第一時(shí)鐘輸入信號(hào)；通過(guò)緩沖通過(guò)該非反相端所輸入的該外部時(shí)鐘限制信號(hào)以及緩沖通過(guò)該反相端所輸入的該外部時(shí)鐘信號(hào)而產(chǎn)生第二時(shí)鐘輸入信號(hào)；通過(guò)緩沖該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)而產(chǎn)生第一延遲時(shí)鐘信號(hào)和第二延遲時(shí)鐘信號(hào)；通過(guò)將該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的下降沿移至該下降沿的中部而產(chǎn)生第一占空校正時(shí)鐘信號(hào)和第二占空校正時(shí)鐘信號(hào)；通過(guò)補(bǔ)償該第一占空校正時(shí)鐘信號(hào)的一延遲量而產(chǎn)生第一補(bǔ)償時(shí)鐘信號(hào)，該第一占空校正時(shí)鐘信號(hào)產(chǎn)生于該第一占空校正時(shí)鐘信號(hào)通過(guò)一數(shù)據(jù)輸入/輸出接腳時(shí)；通過(guò)比較該第一時(shí)鐘輸入信號(hào)和該第一補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生第一比較信號(hào)；通過(guò)補(bǔ)償該第二占空校正時(shí)鐘信號(hào)的一延遲量而產(chǎn)生第二補(bǔ)償時(shí)鐘信號(hào)，該第二占空校正時(shí)鐘信號(hào)產(chǎn)生于該第二占空校正時(shí)鐘信號(hào)通過(guò)該數(shù)據(jù)輸入/輸出接腳時(shí)；以及通過(guò)比較該第二時(shí)鐘輸入信號(hào)和該第二補(bǔ)償時(shí)鐘信號(hào)而產(chǎn)生第二比較信號(hào)。
16.如權(quán)利要求15所述的產(chǎn)生占空校正時(shí)鐘信號(hào)的方法，其特征在于產(chǎn)生該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)的步驟包括下述步驟產(chǎn)生第一控制信號(hào)，以基于該第一比較信號(hào)控制一延遲量；通過(guò)基于該第一控制信號(hào)延遲該第一時(shí)鐘輸入信號(hào)一預(yù)定時(shí)間，產(chǎn)生該第一延遲時(shí)鐘信號(hào)；產(chǎn)生第二控制信號(hào)，以基于該第二比較信號(hào)控制一延遲量；以及通過(guò)基于該第二控制信號(hào)延遲該第二時(shí)鐘輸入信號(hào)一預(yù)定時(shí)間，產(chǎn)生該第二延遲時(shí)鐘信號(hào)。
17.如權(quán)利要求15所述的產(chǎn)生占空校正時(shí)鐘信號(hào)的方法，其特征在于產(chǎn)生該第一占空校正時(shí)鐘信號(hào)和該第二占空校正時(shí)鐘信號(hào)的步驟包括下述步驟產(chǎn)生一相位檢測(cè)信號(hào)，該相位檢測(cè)信號(hào)確定該第一延遲時(shí)鐘信號(hào)和該第二延遲時(shí)鐘信號(hào)中的哪一個(gè)具有一引導(dǎo)下降沿；基于該相位檢測(cè)信號(hào)產(chǎn)生一加重值；通過(guò)將1減去該加重值所得到的值應(yīng)用于該第一延遲時(shí)鐘信號(hào)，并將該加重值應(yīng)用于該第二延遲時(shí)鐘信號(hào)而產(chǎn)生該第一占空校正信號(hào)；以及通過(guò)將該加重值應(yīng)用于該第一延遲時(shí)鐘信號(hào)，并將1減去該加重值所得到的值應(yīng)用于該第二延遲時(shí)鐘信號(hào)而產(chǎn)生該第二占空校正信號(hào)。
18.一種能夠校正一時(shí)鐘信號(hào)的占空的半導(dǎo)體存儲(chǔ)器件，包括第一時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的一非反相端接收外部時(shí)鐘信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的一反相端接收外部時(shí)鐘限制信號(hào)，由此輸出第一時(shí)鐘輸入信號(hào)；第二時(shí)鐘緩沖器，用于通過(guò)該第一時(shí)鐘緩沖器的該非反相端接收該外部時(shí)鐘限制信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的該反相端接收該外部時(shí)鐘信號(hào)，由此輸出第二時(shí)鐘輸入信號(hào)；以及延遲鎖定回路，其接收該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)，以校正該外部時(shí)鐘信號(hào)的占空。
19.一種在包括一延遲鎖定回路的半導(dǎo)體存儲(chǔ)器件中處理一時(shí)鐘信號(hào)的方法，包括下列步驟通過(guò)緩沖通過(guò)一非反相端所輸入的一外部時(shí)鐘信號(hào)以及緩沖通過(guò)一反相端所輸入的一外部時(shí)鐘限制信號(hào)而產(chǎn)生第一時(shí)鐘輸入信號(hào)；通過(guò)緩沖通過(guò)該非反相端所輸入的該外部時(shí)鐘限制信號(hào)以及緩沖通過(guò)該反相端所輸入的該外部時(shí)鐘信號(hào)而產(chǎn)生第二時(shí)鐘輸入信號(hào)；以及通過(guò)使用該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)以校正該外部時(shí)鐘信號(hào)的占空。
全文摘要
一種用于校正一時(shí)鐘信號(hào)的占空的半導(dǎo)體存儲(chǔ)器件，包括第一時(shí)鐘緩沖器，通過(guò)該第一時(shí)鐘緩沖器的一非反相端接收一外部時(shí)鐘信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的一反相端接收一外部時(shí)鐘限制信號(hào)，以輸出第一時(shí)鐘輸入信號(hào)；第二時(shí)鐘緩沖器，通過(guò)該第一時(shí)鐘緩沖器的該非反相端接收該外部時(shí)鐘限制信號(hào)以及通過(guò)該第一時(shí)鐘緩沖器的該反相端接收該外部時(shí)鐘信號(hào)，以輸出第二時(shí)鐘輸入信號(hào)；以及延遲鎖定回路，接收該第一時(shí)鐘輸入信號(hào)和該第二時(shí)鐘輸入信號(hào)，以產(chǎn)生占空校正時(shí)鐘信號(hào)。
文檔編號(hào)H03L7/087GK1612482SQ200410086450
公開(kāi)日2005年5月4日 申請(qǐng)日期2004年10月20日 優(yōu)先權(quán)日2003年10月30日
發(fā)明者郭鐘太 申請(qǐng)人:海力士半導(dǎo)體有限公司