專利名稱：驅(qū)動器電路和具有驅(qū)動器電路的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及驅(qū)動器電路和具有驅(qū)動器電路的系統(tǒng)，特別是涉及在輸出驅(qū)動器的前一級上具有前置驅(qū)動器的驅(qū)動器電路和具有這樣的驅(qū)動器電路的系統(tǒng)。
背景技術(shù)：
圖1示出了現(xiàn)有的驅(qū)動器電路的結(jié)構(gòu)。如該圖1所示，驅(qū)動器電路由前置驅(qū)動器10和輸出驅(qū)動器12構(gòu)成。
前置驅(qū)動器10采用把多個CMOS反相器20串聯(lián)連接起來的辦法構(gòu)成。輸出驅(qū)動器12是CML(電流模式邏輯)類型的輸出驅(qū)動器，由N型MOS晶體管N1、N2、N3和電阻R1、R2構(gòu)成。
對晶體管N3施加偏置電壓BIAS，為此，晶體管N3起恒流電路的作用。
圖2示出了圖1所示的驅(qū)動器電路的動作波形。如該圖2所示，本身為前置驅(qū)動器10的輸出節(jié)點的節(jié)點MAIN_P和節(jié)點MAIN_N的電壓在例如0V與電壓VTERM之間擺動。
若設(shè)晶體管N1、N2的閾值電壓為VTHN，則在節(jié)點MAIN_N從低電平(0V)向高電平(電壓VTERM)上升時，如果節(jié)點MAIN_N的電壓在0V到電壓VTERM之間則晶體管N1就保持OFF的原狀不變。因此，輸出端子TX_P的電壓就不會降低。然后，在節(jié)點MAIN_N的電壓變成為VTHN后，輸出端子TX_P的電壓才開始下降。
另一方面，節(jié)點MAIN_P從高電平(電壓VTERM)降為低電平(0V)，在節(jié)點MAIN_P的電壓從電壓VTERM下降到電壓VTHN時，晶體管N2就變成為OFF。為此，在該時刻，輸出端子TX_N的電壓上升到高電平(電壓VTERM)。
如上所述，由于晶體管N1和晶體管N2的ON/OFF定時錯了開來，故輸出端子TX_P的電壓波形和輸出端子TX_N的電壓波形，不會成為完整的差動波形。為此，如圖2所示，輸出端子TX_P在輸出的高電平和低電平進行切換時的電壓波形與輸出端子TX_N的電壓波形的交點(VCOMMON)就變成為比中間電位高的電位。就是說，{(輸出端子TX_P的電壓)+(輸出端子TX_N的電壓)}/2＝VCOMMON不再是恒定值了。
但是，在驅(qū)動器電路所要求的技術(shù)規(guī)格中，例如，如PCI-EXPRESS那樣，有的要求VCOMMON恒定(變動處于規(guī)定的范圍內(nèi))。在這樣的情況下，就必須極力避免驅(qū)動器電路的VCOMMON變動。

發(fā)明內(nèi)容
本發(fā)明的驅(qū)動器電路的特征在于具有第1反相器，該第1反相器包括連接在第1電壓的第1電源和第1輸出節(jié)點之間的第1晶體管；連接在上述第1輸出節(jié)點與第2電壓的第2電源之間的第2晶體管，以及設(shè)置在上述第2電源與上述第2晶體管之間的電壓維持電路，該電壓維持電路即便是在上述第2晶體管成為ON的情況下，也把上述第1輸出節(jié)點的電壓維持在連接到上述第1輸出節(jié)點上的晶體管的閾值電壓附近。
本發(fā)明的系統(tǒng)的特征在于包括具有第1反相器的驅(qū)動器電路，該第1反相器包括連接在第1電壓的第1電源和第1輸出節(jié)點之間的第1晶體管；連接在上述第1輸出節(jié)點與第2電壓的第2電源之間的第2晶體硅，以及設(shè)置在上述第2電源與上述第2晶體管之間的電壓維持電路，所述電壓維持電路即便是在上述第2晶體管成為ON的情況下，也把上述第1輸出節(jié)點的電壓維持在連接到上述第1輸出節(jié)點上的晶體管的閾值電壓附近。


圖1是示出了現(xiàn)有的驅(qū)動器電路結(jié)構(gòu)的圖。
圖2是示出了圖1的驅(qū)動器電路的動作波形的圖。
圖3是圖示出了實施例1的前置驅(qū)動器的1個塊的結(jié)構(gòu)的圖。
圖4是示出了圖3的前置驅(qū)動器電路的動作波形的圖。
圖5是示出了使用圖3的前置驅(qū)動器電路的驅(qū)動器電路的動作波形的圖。
圖6是示出了使用實施例1的前置驅(qū)動器的驅(qū)動器電路結(jié)構(gòu)的圖。
圖7是示出了實施例1的驅(qū)動器電路的變形例的圖。
圖8是示出了實施例2的驅(qū)動器電路結(jié)構(gòu)的圖。
圖9是示出了圖8的驅(qū)動器電路的動作波形的圖。
圖10是示出了實施例2的驅(qū)動器電路的變形例的圖。
圖11是示出了使用各個實施例的驅(qū)動器電路的串行接口結(jié)構(gòu)的框圖。
圖12是示出了圖11的串行接口所使用的母板結(jié)構(gòu)的框圖。
圖13是示出了插入到圖12的圖形卡的擴展槽內(nèi)的圖形卡結(jié)構(gòu)的框圖。
圖14是示出了圖13的圖形卡的變形例的圖。
圖15是示出了使用各個實施例的驅(qū)動器電路的PC卡結(jié)構(gòu)的框圖。
具體實施例方式
實施例1圖3示出了實施例1的前置驅(qū)動器10的結(jié)構(gòu)。在圖3中，僅僅示出了高的一側(cè)的或低的一側(cè)的結(jié)構(gòu)。就是說，在該圖3中，示出了相當(dāng)于2級的反相器的電路。
如圖3所示，本實施例的前置驅(qū)動器電路10由P型的MOS晶體管P10、P11，N型的MOS晶體管P12～P15，以及電容器C10和電阻R10構(gòu)成。
說得更具體點，用串聯(lián)連接在電壓VTERM的電源與地GND之間的晶體管P10和晶體管N12，構(gòu)成CMOS反相器。從端子SER_MAIN輸入進來的電壓信號被輸入到晶體管P10的柵極與晶體管N12的柵極。該CMOS反相器的輸出從晶體管P10與晶體管N12之間的節(jié)點SER_MAIN_B輸出。
同樣，串聯(lián)連接在電壓VTERM的電源與地GND之間的晶體管P11和晶體管N13也構(gòu)成CMOS反相器，節(jié)點SER_MAIN_B連接到晶體管P11的柵極與晶體管N13的柵極上。該CMOS反相器的輸出從晶體管P11與晶體管N13之間的節(jié)點MAIN輸出。該節(jié)點MAIN連接到圖1的輸出驅(qū)動器12中的晶體管N1的柵極或晶體管N2的柵極上。
連接在晶體管N13與地GND之間的晶體管N14的柵極連接到節(jié)點MAIN上。就是說，晶體管N14進行二極管連接。為此，如果節(jié)點MAIN是低電平，則晶體管N14就變成為OFF，如果節(jié)點MAIN是高電平，則晶體管N14將變成為ON。
在晶體管N13與晶體管N14之間的節(jié)點與地GND之間并聯(lián)連接著電容器C10和晶體管N15。向晶體管N15的柵極輸入PRECHCAP信號。該PRECHCAP信號從構(gòu)成互補塊的另一個反相器的SER_MAIN_B輸入。
在該PRECHCAP信號為高電平的情況下，晶體管N15就變成為ON，積蓄在電容器C10中的電荷進行放電。另一方面，在PRECHCAP信號為低電平的情況下，晶體管N15成為OFF，變成為向電容器C10內(nèi)積蓄電荷的狀態(tài)。
電阻R10的一端連接在電壓VTERM的電源上，電阻R10的另一端則連接到電容器C10上。如此，即便是晶體管N14、N15都為OFF，電流也會通過電阻R10從電壓VTERM流入電容器C10。
如圖4所示，假定節(jié)點SER_MIAN_B的電壓從低電平切換成了高電平。在該情況下，晶體管P11變成為OFF，晶體管N13則變成為ON。為此，節(jié)點MAIN就變成為低電平，晶體管N14則變成為OFF。晶體管N14變成為OFF的時間，就是節(jié)點MAIN的電壓下降到N型晶體管的閾值電壓VTHN的時刻。因此，節(jié)點MAIN的電壓并不下降到0V，而是變成為恒定的電壓VTHN。換句話說，節(jié)點MIAN的電壓被維持在節(jié)點MAIN所連接的晶體管N1的閾值電壓附近。
為此，輸出驅(qū)動器12中的晶體管N1、N2的ON/OFF切換的時間變得一致，如圖5所示，VCOMMON變成為恒定。就是說，即便是在切換的時間處，也能使輸出端子TX_P的電壓波形和輸出端子TX_N的電壓波形維持差動波形，使中間電壓VCOMMON的變動極小。
然而，在圖3中進行二極管連接的晶體管N14，從晶體管特性的關(guān)系可知，節(jié)點MAIN的電壓變化并不是圖4的實線那樣，而是變成為虛線那樣。就是說，隨著節(jié)點MAIN的電壓的降低，電壓的下降速度降低。
然而，在本實施例中，設(shè)置有電容器C10。就是說，節(jié)點MAIN的電壓為高電平的期間，已預(yù)先使晶體管N15變成為ON，電容器C10的電荷在放電。在節(jié)點SER_MAIN_B變成為高電平的那一時刻，使晶體管N15變成為ON，使電容器10成為可以積蓄電荷的狀態(tài)。
由于電容器C10尚未積蓄電荷，故節(jié)點MAIN的電壓被強有力地拉向地的方向，成為接近于圖4的實線所示的那樣的理想的變化。這時，節(jié)點MAIN的電壓V如下面這樣決定。就是說，若設(shè)電容器C10的電容為C，設(shè)節(jié)點MAIN的雜散電容為C’，則由用V＝(C×VTERM+C’×0)/(C+C’)計算的電壓決定。即，由用電容器C10的電容和節(jié)點MAIN的雜散電容對電壓VTERM和地GND之間的電壓進行電容分割后的值決定。在本實施例中，設(shè)定該電容分割后的電壓V，使之成為N型MOS晶體管的閾值電壓VTHN。另外，節(jié)點MAIN的雜散電容由輸出驅(qū)動器12的晶體管N1或晶體管N2的柵極電容或布線電容等決定。
此外，即便是在節(jié)點MAIN的電壓在閾值電壓VTHN成為恒定的情況下，實際上在晶體管N14中也會有亞閾值漏電流。如果該漏電流繼續(xù)流動，則節(jié)點MAIN的電壓就從電壓VTHN逐漸下降。于是，在本實施例中，通過電阻R10，從電壓VTERM供給電流。借助于此，就可以使節(jié)點MAIN的電壓維持在電壓VTHN。
就如由此可知的那樣，這些晶體管N14、晶體管N15、電容器C10和電阻R10構(gòu)成本實施例的電壓維持電路。
圖6示出了本實施例的驅(qū)動器電路的全部結(jié)構(gòu)。如圖6所示，前置驅(qū)動器10由4個反相器12a到12d構(gòu)成。此外，用反相器12a和反相器12b構(gòu)成一個塊，用反相器12c和反相器12d構(gòu)成另一個塊。
如上所述，一個塊的節(jié)點SER_MAIN_B的輸入信號被輸入到另一個塊的晶體管N15的柵極上。具體地說，反相器12b的輸入信號被輸入到反相器12d的晶體管N15的柵極上，反相器12d的輸入信號被輸入到反相器12b的晶體管N15的柵極上。反相器12b和反相器12d的輸入信號是互補信號，一方變成為使另一方反轉(zhuǎn)后的信號。為此，借助于此，就可以在節(jié)點SER_MAIN_B的輸入信號為低電平期間內(nèi)使晶體管N15變成為ON，就可以使電容器C10預(yù)先放電。
如上所述，倘采用本實施例的驅(qū)動器電路，則可以使輸出端子TX_P的電壓波形和輸出端子TX_N的電壓波形的中間電壓VCOMMON的變動變成為極小。為此，就可以使驅(qū)動器電路的差動輸出變成為精度更高的差動輸出。
另外，如圖7所示，二極管連接的晶體管N14也可以被置換成PN二極管D10。
實施例2實施例2是使上邊所說的實施例1變形后、用P型MOS晶體管構(gòu)成輸出驅(qū)動器12的實施例。圖8示出了本實施例的驅(qū)動器電路的結(jié)構(gòu)，與上邊所說的圖6對應(yīng)。
如圖8所示，本實施例的驅(qū)動器電路中的前置驅(qū)動器10由P型MOS晶體管P20～P23、N型MOS晶體管N24、N25、電容器C20和電阻R20構(gòu)成。此外，輸出驅(qū)動器12由P型MOS晶體管P30～P32和電阻R33、R34構(gòu)成。
各個元件的基本作用與上邊所說的實施例1是相同的。就是說，晶體管P21為二極管連接，且在節(jié)點MAIN(MAIN_N、MIAN_P)的電壓變成為比P型MOS晶體管的閾值電壓VTHN高的那一時刻變成為OFF。為此，在節(jié)點MAIN為高電平時，節(jié)點MAIN的電壓就不能上升到電壓VTERM。換句話說，節(jié)點MAIN的電壓，維持在節(jié)點MAIN所連接的晶體管P30、P31的閾值電壓附近。電容器C20的作用是在節(jié)點MAIN從低電平切換成高電平時，使得節(jié)點MAIN的電壓迅速地上升。這些晶體管P21、晶體管P23、電容器C20和電阻R20構(gòu)成本實施例的電壓維持電路。
晶體管P23在節(jié)點MAIN為低電平的情況下變成為ON，使電容器C20預(yù)先放電，在節(jié)點MAIN為高電平時則變成為OFF，成為向電容器C20內(nèi)積蓄電荷的狀態(tài)。電阻R20使抵消在晶體管P21中流動的漏電流的電流從電壓VTERM向地流動。
圖9示出了圖8的驅(qū)動器電路的動作波形。由圖9可知，節(jié)點MAIN_P的電壓波形和節(jié)點MAIN-N的電壓波形即便是高電平，也不能上升到電壓VTERM。為此，切換晶體管P30和晶體管P31的ON/OFF的定時一致。因此，即便是在切換的定時處，輸出端子TX_P的電壓波形和輸出端子TX-N的電壓波形也可以維持互補的形狀，可以使VCOMMON的變動變得極小。
另外，如圖10所示，二極管連接的晶體管P21也可以被置換成PN二極管D20。
實施例3圖11示出了使用上邊所說的實施例1或?qū)嵤├?的驅(qū)動器電路的串行接口的結(jié)構(gòu)。如該圖11所示，向并串變換器40輸入8位的并行信號。
然后，用該并串變換器40從并行信號變換成串行信號后，向前置驅(qū)動器10輸入互補型的串行信號。該串行信號在該前置驅(qū)動器10中被放大到約10mA到15mA后，向輸出驅(qū)動器12輸入。在輸出驅(qū)動器12中，互補型的串行信號被放大到20mA左右后，從該芯片輸出。從輸出驅(qū)動器12輸出的串行信號被輸入到印制基板，通過傳送線路42傳送下去。
作為這樣的串行接口，例如，使用S-ATA、USB、PCI-EXPRESS等。
實施例4圖12的框圖示出了個人計算機母板50的局部結(jié)構(gòu)。在該母板50上設(shè)置有CPU52、ASIC54和擴展槽56。在ASIC54上形成上邊所說的驅(qū)動器電路和并串變換器。
為此，插入到擴展槽56內(nèi)的卡上邊的數(shù)據(jù)用并行信號傳送到ASIC54，在ASIC54中變換成串行信號，并在進行了放大后被輸入到CPU52。
圖13的框圖示出了插入到擴展槽56中的圖形(GRAPHIC)卡60的局部結(jié)構(gòu)。在該圖形卡60中設(shè)置有接口62和圖形芯片64。在接口62上形成有上邊所說的驅(qū)動器電路。另外，接口62，如圖14所示，也可以內(nèi)置于圖形芯片66內(nèi)。
圖15的框圖示出了插入到筆記本型個人計算機的PC卡插槽內(nèi)的PC卡70的局部結(jié)構(gòu)。PC卡70設(shè)置有ASIC72，在該ASIC72內(nèi)，形成有上邊所說的驅(qū)動器電路和并串變換器。因此，插入到PC卡插槽內(nèi)的PC卡70，通過ASIC72與筆記本型個人計算機進行數(shù)據(jù)的授受。
另外，本發(fā)明可以進行種種的變形而不限于上述實施例。例如，本發(fā)明的驅(qū)動器電路并不限于母板50或圖形卡60或PC卡70，也可以組裝到其它的種種的系統(tǒng)上使用。
各個元件或電路并不限于上邊所說的元件或電路，也可以用進行同等的動作的其它的元件或電路實現(xiàn)。
權(quán)利要求
1.一種驅(qū)動器電路，其特征在于具有第1反相器，該第1反相器包括連接在第1電壓的第1電源和第1輸出節(jié)點之間的第1晶體管；連接在上述第1輸出節(jié)點與第2電壓的第2電源之間的第2晶體管，以及設(shè)置在上述第2電源與上述第2晶體管之間的電壓維持電路，即使在上述第2晶體管變成為ON的情況下，所述電壓維持電路也把上述第1輸出節(jié)點的電壓維持在連接到上述第1輸出節(jié)點上的晶體管的閾值電壓附近。
2.根據(jù)權(quán)利要求1所述的驅(qū)動器電路，其特征在于上述電壓維持電路包括進行二極管連接的第3晶體管。
3.根據(jù)權(quán)利要求2所述的驅(qū)動器電路，其特征在于上述電壓維持電路還包括連接在上述第2晶體管和上述第3晶體管之間的第1節(jié)點與上述第2電源之間的電容器，以及連接在上述第1節(jié)點與上述第2電源之間的第4晶體管。
4.根據(jù)權(quán)利要求3所述的驅(qū)動器電路，其特征在于上述電容器的電容被設(shè)定為，使得用上述第1輸出節(jié)點的雜散電容和上述電容器的電容對上述第1電壓和上述第2電壓進行電容分割后的值為連接到上述第1輸出節(jié)點上的晶體管的閾值電壓附近。
5.根據(jù)權(quán)利要求4所述的驅(qū)動器電路，其特征在于上述電壓維持電路還包括連接在上述第1節(jié)點與上述第1電源之間的第1電阻。
6.根據(jù)權(quán)利要求5所述的驅(qū)動器電路，其特征在于上述第4晶體管在上述第1輸出節(jié)點的電壓是上述第1電壓的期間為ON，在上述第1輸出節(jié)點的電壓從上述第1電壓切換到上述第2電壓時為OFF。
7.根據(jù)權(quán)利要求6所述的驅(qū)動器電路，其特征在于向上述第1晶體管的柵極和上述第2晶體管的柵極輸入輸入信號，以及向上述第4晶體管的柵極輸入使上述輸入信號反相的信號。
8.根據(jù)權(quán)利要求7所述的驅(qū)動器電路，其特征在于上述輸入信號的振幅在上述第1電壓與上述第2電壓之間擺動。
9.根據(jù)權(quán)利要求8所述的驅(qū)動器電路，其特征在于，還具有第二反相器，所述第二反相包括連接在上述第1電源與第2輸出節(jié)點之間的第5晶體管，以及連接到上述第2輸出節(jié)點與上述第2電源之間的第6晶體管，其中，上述輸入信號從上述第2輸出節(jié)點輸出。
10.根據(jù)權(quán)利要求9所述的驅(qū)動器電路，其特征在于還具有輸出驅(qū)動器，所述輸出驅(qū)動器包括連接在上述第1電源與第3輸出節(jié)點之間的第2電阻；連接在上述第3輸出節(jié)點與上述第2電源之間的第7晶體管；連接在上述第1電源與第4輸出節(jié)點之間的第3電阻，以及連接在上述第4輸出節(jié)點與上述第2電源之間的第8晶體管，其中，該驅(qū)動器電路的第1輸出信號從上述第3輸出節(jié)點輸出，和該驅(qū)動器電路的第2輸出信號從上述第4輸出節(jié)點輸出。
11.根據(jù)權(quán)利要求10所述的驅(qū)動器電路，其特征在于上述輸出驅(qū)動器還包括，連接在上述第7晶體管與上述第8晶體管之間的第2節(jié)點和上述第2電源之間的恒流電路。
12.根據(jù)權(quán)利要求11所述的驅(qū)動器電路，其特征在于還包括與上述第1反相器結(jié)構(gòu)相同的第3反相器，其中，向上述第7晶體管的柵極輸入上述第1反相器的輸出信號，和向上述第8晶體管的柵極輸入上述第3反相器的輸出信號。
13.根據(jù)權(quán)利要求1所述的驅(qū)動器電路，其特征在于上述電壓維持電路具備PN二極管。
14.根據(jù)權(quán)利要求1所述的驅(qū)動器電路，其特征在于上述第2電壓是為地電壓，上述第1電壓是比地電壓高的電壓。
15.根據(jù)權(quán)利要求1所述的驅(qū)動器電路，其特征在于上述第1電壓為地電壓，上述第2電壓是比地電壓高的電壓。
16.一種系統(tǒng)，其特征在于包括具有第1反相器的驅(qū)動器電路，該驅(qū)動器電路具備連接在第1電壓的第1電源和第1輸出節(jié)點之間的第1晶體管；連接在上述第1輸出節(jié)點與第2電壓的第2電源之間的第2晶體管，以及設(shè)置在上述第2電源與上述第2晶體管之間的電壓維持電路，即使在上述第2晶體管變成為ON的情況下，所述電壓維持電路也把上述第1輸出節(jié)點的電壓維持在連接到上述第1輸出節(jié)點上的晶體管的閾值電壓附近。
17.根據(jù)權(quán)利要求16所述的系統(tǒng)，其特征在于上述電壓維持電路包括進行二極管連接的第3晶體管。
18.根據(jù)權(quán)利要求17所述的系統(tǒng)，其特征在于上述電壓維持電路還包括連接在上述第2晶體管和上述第3晶體管之間的第1節(jié)點與上述第2電源之間的電容器，以及連接在上述第1節(jié)點與上述第2電源之間的第4晶體管。
19.根據(jù)權(quán)利要求18所述的系統(tǒng)，其特征在于上述電容器的電容被設(shè)定為，使得用上述第1輸出節(jié)點的雜散電容和上述電容器的電容對上述第1電壓和上述第2電壓進行電容分割后的值為連接到上述第1輸出節(jié)點上的晶體管的閾值電壓附近。
20.根據(jù)權(quán)利要求19所述的系統(tǒng)，其特征在于上述電壓維持電路還包括連接在上述第1節(jié)點與上述第1電源之間的第1電阻。
全文摘要
本發(fā)明所公開的驅(qū)動器電路的特征在于具有第1反相器，該第1反相器具備連接在第1電壓的第1電源和第1輸出節(jié)點之間的第1晶體管，連接在上述第1輸出節(jié)點與第2電壓的第2電源之間的第2晶體管，以及設(shè)置在上述第2電源與上述第2晶體管之間的電壓維持電路，即便是在上述第2晶體管變成為ON的情況下，該電壓維持電路也把上述第1輸出節(jié)點的電壓維持在連接到上述第1輸出節(jié)點上的晶體管的閾值電壓附近。
文檔編號H03K17/04GK1677859SQ200410082108
公開日2005年10月5日 申請日期2004年12月15日 優(yōu)先權(quán)日2004年3月31日
發(fā)明者串山夏樹, 奧田龍美 申請人:株式會社東芝