專利名稱：一種計(jì)算累加路徑度量值的加比選裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移動(dòng)通信系統(tǒng)中的譯碼技術(shù)，特別是涉及一種在維特比譯碼器的譯碼過程中計(jì)算累加路徑度量值的加比選裝置和方法。
背景技術(shù)：
卷積編碼是第三代移動(dòng)通信系統(tǒng)所普遍采用的一種信道編碼方法，適用于較低速率的業(yè)務(wù)，諸如話音業(yè)務(wù)。卷積編碼所對(duì)應(yīng)的譯碼算法很多，其中最有效且最實(shí)用的譯碼算法為最大似然譯碼，即維特比譯碼算法。
圖1是維特比譯碼過程中使用的一種柵格圖，圖2是維特比譯碼算法的基本流程圖。參見圖1和圖2，維特比譯碼算法的基本過程包括以下步驟步驟201在柵格圖中，對(duì)于從時(shí)間t的各狀態(tài)Si向時(shí)間t+1的各狀態(tài)Sj的各支路b(i，j)，分別計(jì)算路徑分支度量值bm〔y，b(i，j)〕。
這里，y為在時(shí)間t應(yīng)該譯碼的數(shù)據(jù)。
步驟202對(duì)各支路b(i，j)，分別將時(shí)間t的各狀態(tài)Si幸存路徑的累加路徑度量值與各路徑分支度量值bm(i，j)相加。
步驟203在時(shí)間t+1的各狀態(tài)Sj的每一個(gè)狀態(tài)下，對(duì)向該狀態(tài)轉(zhuǎn)變的各支路，將步驟202中得到的和進(jìn)行比較，選擇提供和值最小的狀態(tài)Si的幸存路徑與支路b(i，j)的組，將選擇的該組通路作為狀態(tài)Sj的幸存路徑。
步驟204計(jì)算Sj的幸存路徑的累加路徑度量值。
這里，Sj幸存路徑的累加路徑度量值等于步驟203所選通路中的、狀態(tài)Si的幸存路徑的累加路徑度量值與支路b(i，j)的路徑分支度量值之和。
這樣，以任何一個(gè)狀態(tài)作為終結(jié)點(diǎn)時(shí)都只存在唯一的一條路徑。
步驟205在時(shí)間t+1的各狀態(tài)Sj的每一個(gè)狀態(tài)下，將所得到的相應(yīng)幸存路徑信息存儲(chǔ)起來。
步驟206對(duì)每一個(gè)時(shí)間，均執(zhí)行步驟201到步驟205的過程，一直到應(yīng)該譯碼的最后數(shù)據(jù)所對(duì)應(yīng)的時(shí)間，沿著時(shí)間追尋所存儲(chǔ)的幸存路徑信息，一直追溯到最初的時(shí)間，得到譯碼結(jié)果。
隨著業(yè)務(wù)的快速發(fā)展，對(duì)維特比譯碼器的譯碼速度提出了更高的要求。比如，在時(shí)分同步碼分多址(TD-SCDMA，Time Division-SynchronizationCode Division Multiple Access)系統(tǒng)中，由于其核心技術(shù)智能天線和聯(lián)合檢測(cè)技術(shù)會(huì)給系統(tǒng)帶來大的增益，因此，卷積編碼會(huì)被應(yīng)用于此種對(duì)速率要求很高的業(yè)務(wù)，相應(yīng)地，維特比譯碼器的譯碼方法則必須具有更高的譯碼速度。
圖3是維特比譯碼器的結(jié)構(gòu)示意圖。參見圖3，在維特比譯碼器中，加比選(ACS，Add-Compare-Select)模塊完成上述維特比譯碼算法的核心步驟，即從步驟202到步驟204的計(jì)算柵格圖中各狀態(tài)累加路徑度量值的過程。因此，提高維特比譯碼器譯碼速度的一個(gè)關(guān)鍵因素是提高加比選模塊計(jì)算柵格圖中各狀態(tài)累加路徑度量值的執(zhí)行速度。
為提高加比選模塊計(jì)算柵格圖中各狀態(tài)累加路徑度量值的執(zhí)行速度，最終達(dá)到提高維特比譯碼器譯碼速度的目的，現(xiàn)有技術(shù)在加比選模塊內(nèi)部采用并行流水線的運(yùn)算結(jié)構(gòu)，即將多個(gè)加比選單元并聯(lián)，每個(gè)加比選單元同時(shí)針對(duì)柵格圖中一個(gè)時(shí)刻下的不同狀態(tài)進(jìn)行計(jì)算。
比如，在采用兩條并行流水線時(shí)，現(xiàn)有技術(shù)在加比選模塊內(nèi)部，由兩個(gè)并聯(lián)的加比選單元在一個(gè)時(shí)鐘周期內(nèi)同時(shí)完成兩次相加、比較、選擇及存儲(chǔ)運(yùn)算結(jié)果的操作，該操作完成了柵格圖中的兩個(gè)蝶形圖運(yùn)算。這樣，完成一步約束長度為9即狀態(tài)數(shù)為29-1＝256的相加、比較和選擇操作的譯碼時(shí)間，需66個(gè)時(shí)鐘周期，在維特比譯碼器支持20MHz的工作時(shí)鐘下，維特比譯碼器的譯碼速度為1/(66×1/20M)＝300Kbps，對(duì)維特比譯碼器的譯碼速度的提高幅度不夠理想。
由此可以看出，現(xiàn)有技術(shù)這種通過并行流水線來計(jì)算柵格圖中各狀態(tài)累加路徑度量值的方法存在以下缺點(diǎn)1、各條流水線并行工作，流水線之間無法共享維特比譯碼器內(nèi)部的布線資源和專用寄存器的存儲(chǔ)資源，從而造成了資源的浪費(fèi)，增加了系統(tǒng)的成本。
2、現(xiàn)有技術(shù)雖然采用了并行流水線來同時(shí)計(jì)算多種狀態(tài)所對(duì)應(yīng)的累加路徑度量值，但是這種執(zhí)行方式也只是在一個(gè)時(shí)刻所有狀態(tài)對(duì)應(yīng)的累加路徑度量值均計(jì)算完后，才開始計(jì)算下一個(gè)時(shí)刻各個(gè)狀態(tài)所對(duì)應(yīng)的累加路徑度量值，使得該方法在計(jì)算柵格圖中各狀態(tài)累加路徑度量值時(shí)存在較大的時(shí)延，從而降低了維特比譯碼器的譯碼速度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種計(jì)算累加路徑度量值的加比選裝置，本發(fā)明的另一目的在于提供一種計(jì)算累加路徑度量值的方法，在占用較少資源的情況下大大提高計(jì)算柵格圖中各狀態(tài)累加路徑度量值的執(zhí)行速度。
為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種計(jì)算累加路徑度量值的加比選裝置，該裝置包括當(dāng)前使用的卷積碼編碼限制長度減一個(gè)加比選單元，相鄰兩個(gè)加比選單元之間通過兩根數(shù)據(jù)線依次串接；除最后兩個(gè)加比選單元之外的每兩個(gè)加比選單元之間的每根數(shù)據(jù)線上依次串接兩個(gè)寄存器單元，最后兩個(gè)加比選單元之間的每根數(shù)據(jù)線上串接一個(gè)寄存器單元；所串接的前一個(gè)加比選單元用于計(jì)算當(dāng)前使用的柵格圖中同一時(shí)刻下兩個(gè)狀態(tài)的累加路徑度量值，并將計(jì)算出的一個(gè)累加路徑度量值直接傳輸至相鄰的后一個(gè)加比選單元，將另一個(gè)累加路徑度量值通過與自身相鄰的后一個(gè)加比選單元之間的寄存器單元存儲(chǔ)后，傳輸至該相鄰的后一個(gè)加比選單元。
一種計(jì)算累加路徑度量值的方法，應(yīng)用于維特比譯碼過程中，在維特比譯碼器的加比選裝置中，將當(dāng)前使用的卷積碼編碼限制長度減一個(gè)加比選單元依次串接，并在每兩個(gè)加比選單元之間依次串接寄存器單元，該方法還包括以下步驟A、串接的一個(gè)加比選單元從當(dāng)前使用的柵格圖中選取一個(gè)時(shí)刻下的兩個(gè)狀態(tài)，計(jì)算該兩個(gè)狀態(tài)所對(duì)應(yīng)的累加路徑度量值；B、該加比選單元在計(jì)算出的兩個(gè)累加路徑度量值中，將其中一個(gè)累加路徑度量值直接傳輸至相鄰的后一個(gè)加比選單元，并將另一個(gè)累加路徑度量值通過自身與相鄰的后一個(gè)加比選單元之間的寄存器單元存儲(chǔ)后，傳輸至該相鄰的后一個(gè)加比選單元；C、該相鄰的后一個(gè)加比選單元根據(jù)接收到的兩個(gè)累加路徑度量值計(jì)算所述柵格圖中下一時(shí)刻的兩個(gè)狀態(tài)所對(duì)應(yīng)的累加路徑度量值；D、重復(fù)執(zhí)行步驟A到步驟C，直至計(jì)算完所述柵格圖中最后時(shí)刻下所有狀態(tài)對(duì)應(yīng)的累加路徑度量值。
該方法進(jìn)一步包括對(duì)于維特比譯碼過程中使用的柵格圖進(jìn)行整理，將第一時(shí)刻下的第一列狀態(tài)值按順序排列，對(duì)于后續(xù)時(shí)刻的各列狀態(tài)，以狀態(tài)零開始，從上到下首先依次排列偶數(shù)狀態(tài)，且每兩個(gè)偶數(shù)狀態(tài)之間相差2的(列數(shù)值-1)次方，然后再以狀態(tài)一開始，從上到下首先依次排列奇數(shù)狀態(tài)，且每兩個(gè)奇數(shù)狀態(tài)之間相差2的(列數(shù)值-1)次方；在步驟A中，所述加比選單元選取兩個(gè)狀態(tài)的步驟為該加比選單元在當(dāng)前使用的柵格圖中選取步驟A所述時(shí)刻下能夠轉(zhuǎn)移到下一時(shí)刻同一狀態(tài)的兩個(gè)狀態(tài)。
所述計(jì)算狀態(tài)所對(duì)應(yīng)的累加路徑度量值的步驟為將轉(zhuǎn)移到該狀態(tài)的前一狀態(tài)的累加路徑度量值加上該前一狀態(tài)的路徑分支度量值，將所得和值作為該狀態(tài)所對(duì)應(yīng)的累加路徑度量值。
所述各加比選單元通過兩根數(shù)據(jù)線依次串接在一起；
所述在每兩個(gè)加比選單元之間依次串接寄存器單元的步驟為在除最后兩個(gè)加比選單元之外的每兩個(gè)加比選單元之間的每根數(shù)據(jù)線上分別串接兩個(gè)寄存器單元，在最后兩個(gè)加比選單元之間的每根數(shù)據(jù)線上分別串接一個(gè)寄存器單元。
所述在除最后兩個(gè)加比選單元之外的每兩個(gè)加比選單元之間的每根數(shù)據(jù)線上分別串接兩個(gè)寄存器單元的步驟進(jìn)一步包括在除最后兩個(gè)加比選單元之外的任意兩個(gè)相鄰加比選單元之間，將一根數(shù)據(jù)線上的兩個(gè)寄存器單元從前向后作為第一寄存器單元和第二寄存器單元，將另一根數(shù)據(jù)線上的兩個(gè)寄存器單元從前向后作為第三寄存器單元和第四寄存器單元；所述步驟B具體包括B11、所述加比選單元將步驟A中計(jì)算出的一個(gè)累加路徑度量值直接傳輸至所述相鄰的后一個(gè)加比選單元；B12、對(duì)于與所述加比選單元在后串接的各寄存器單元，從第一寄存器單元至第四寄存器單元依次進(jìn)行移位存儲(chǔ)操作，并將第四寄存器單元移位出的累加路徑度量值輸出至所述相鄰的后一個(gè)加比選單元，然后將步驟A中計(jì)算出的另一個(gè)累加路徑度量值存儲(chǔ)在第一寄存器單元中；其中，所述加比選單元及所述相鄰的后一個(gè)加比選單元不是最后兩個(gè)加比選單元。
在步驟B12中，所述從第一寄存器單元至第四寄存器單元依次進(jìn)行移位存儲(chǔ)操作的步驟包括B121、將所述第四寄存器單元中存儲(chǔ)的累加路徑度量值移出；B122、將所述第三寄存器單元中存儲(chǔ)的累加路徑度量值傳輸至所述第四寄存器單元中進(jìn)行存儲(chǔ)；B123、將所述第二寄存器單元中存儲(chǔ)的累加路徑度量值傳輸至所述第三寄存器單元中進(jìn)行存儲(chǔ)；B124、將所述第一寄存器單元中存儲(chǔ)的累加路徑度量值傳輸至所述第二寄存器單元中進(jìn)行存儲(chǔ)。
所述在最后兩個(gè)加比選單元之間的每根數(shù)據(jù)線上分別串接一個(gè)寄存器單元的步驟進(jìn)一步包括在最后兩個(gè)加比選單元之間，將一根數(shù)據(jù)線上的寄存器單元作為在前寄存器單元，將另一根數(shù)據(jù)線上的寄存器單元作為在后寄存器單元；所述步驟B具體包括B21、所述加比選單元將步驟A中計(jì)算出的一個(gè)累加路徑度量值直接傳輸至所述相鄰的后一個(gè)加比選單元；B22、對(duì)于與所述加比選單元在后串接的各寄存器單元，將在后寄存器單元中存儲(chǔ)的累加路徑度量值輸出至所述相鄰的后一個(gè)加比選單元；B23、將在前寄存器單元中存儲(chǔ)的累加路徑度量值傳輸至在后寄存器單元中進(jìn)行存儲(chǔ)；B24、將步驟A中計(jì)算出的另一個(gè)累加路徑度量值存儲(chǔ)于在前寄存器單元中；其中，所述加比選單元及所述相鄰的后一個(gè)加比選單元為最后兩個(gè)加比選單元。
可見，本發(fā)明的裝置和方法具有以下優(yōu)點(diǎn)1、在本發(fā)明的加比選裝置中，多個(gè)加比選單元串接在一起，使得各加比選單元能夠共享維特比譯碼器內(nèi)部的布線資源和寄存器單元的存儲(chǔ)資源，從而大大節(jié)約了系統(tǒng)的資源，降低了系統(tǒng)的成本。
2、在本發(fā)明中，多個(gè)串接的加比選單元能夠同時(shí)計(jì)算柵格圖中不同時(shí)刻下的狀態(tài)所對(duì)應(yīng)的累加路徑度量值，即一個(gè)加比選單元在計(jì)算柵格圖中一個(gè)時(shí)刻下狀態(tài)所對(duì)應(yīng)的累加路徑度量值時(shí)，其它加比選單元能夠同時(shí)計(jì)算柵格圖中下一時(shí)刻狀態(tài)所對(duì)應(yīng)的累加路徑度量值，減少了運(yùn)算時(shí)延，大大提高了計(jì)算柵格圖中各狀態(tài)累加路徑度量值的執(zhí)行速度，從而提高了維特比譯碼器的譯碼速度。


圖1是維特比譯碼過程中使用的一種柵格圖。
圖2是維特比譯碼算法的基本流程圖。
圖3是維特比譯碼器的結(jié)構(gòu)示意圖。
圖4是在本發(fā)明的實(shí)施例中加比選裝置的結(jié)構(gòu)示意圖。
圖5是在本發(fā)明的實(shí)施例中使用的柵格圖的示意圖。
圖6是本發(fā)明實(shí)施例的流程圖。
圖7A是在本發(fā)明實(shí)施例中加比選裝置內(nèi)部各寄存器單元在T2時(shí)刻的存儲(chǔ)示意圖。
圖7B是在本發(fā)明實(shí)施例中加比選裝置內(nèi)部各寄存器單元在T3時(shí)刻的存儲(chǔ)示意圖。
圖7C是在本發(fā)明實(shí)施例中加比選裝置內(nèi)部各寄存器單元在T4時(shí)刻的存儲(chǔ)示意圖。
圖7D是在本發(fā)明實(shí)施例中加比選裝置內(nèi)部各寄存器單元在T5時(shí)刻的存儲(chǔ)示意圖。
圖7E是在本發(fā)明實(shí)施例中加比選裝置內(nèi)部各寄存器單元在T6時(shí)刻的存儲(chǔ)示意圖。
圖7F是在本發(fā)明實(shí)施例中加比選裝置內(nèi)部各寄存器單元在T7時(shí)刻的存儲(chǔ)示意圖。
圖7G是在本發(fā)明實(shí)施例中加比選裝置內(nèi)部各寄存器單元在T8時(shí)刻的存儲(chǔ)示意圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步地詳細(xì)描述。
為了提高計(jì)算柵格圖中各狀態(tài)累加路徑度量值的執(zhí)行速度，現(xiàn)有技術(shù)在加比選模塊內(nèi)部采用了并行流水線的結(jié)構(gòu)，即在加比選模塊內(nèi)部將多個(gè)加比選單元并聯(lián)，而此種作法會(huì)造成資源的浪費(fèi)。因此，本發(fā)明提出了一種結(jié)構(gòu)全新的加比選裝置。在本發(fā)明的加比選裝置中，使用兩根數(shù)據(jù)線將多個(gè)加比選單元串接，并在除最后兩個(gè)加比選單元之外的每兩個(gè)加比選單元之間的每根數(shù)據(jù)線上串接兩個(gè)寄存器單元，這里，在每根數(shù)據(jù)線上串接兩個(gè)寄存器單元是為了實(shí)現(xiàn)移位存儲(chǔ)，而在最后兩個(gè)加比選單元之間的每根傳輸線上串接一個(gè)寄存器單元，使得各串接的加比選單元能夠共享布線資源和寄存器單元的存儲(chǔ)資源，從而實(shí)現(xiàn)占用較少資源的目的。
由于在維特比譯碼過程中所使用的柵格圖存在2n個(gè)狀態(tài)，其中自然數(shù)n等于當(dāng)前卷級(jí)碼編碼的限制長度-1，所以可知，自然數(shù)n決定了柵格圖中狀態(tài)的數(shù)目。因此，為了與譯碼過程中出現(xiàn)的狀態(tài)數(shù)相對(duì)應(yīng)，在本發(fā)明中，將該決定柵格圖中狀態(tài)數(shù)目的自然數(shù)n，作為在加比選裝置內(nèi)部應(yīng)串接的加比選單元的個(gè)數(shù)。比如，若在維特比譯碼過程中使用的柵格圖中包括8個(gè)狀態(tài)，則由于23＝8，即所述自然數(shù)n＝3，那么，本發(fā)明的加比選裝置內(nèi)部串接三個(gè)加比選單元。若在維特比譯碼過程中使用的柵格圖中包括256個(gè)狀態(tài)，則由于28＝256，即所述自然數(shù)n＝8，那么，本發(fā)明的加比選裝置內(nèi)部串接8個(gè)加比選單元。
在現(xiàn)有技術(shù)中，柵格圖中每個(gè)時(shí)刻下各狀態(tài)均按照從小到大的順序排列，在譯碼過程中，只能在一個(gè)時(shí)刻所有狀態(tài)對(duì)應(yīng)的累加度量值均計(jì)算完后，才能開始計(jì)算下一個(gè)時(shí)刻各個(gè)狀態(tài)對(duì)應(yīng)的累加度量值，從而造成了譯碼時(shí)延。為了解決這一問題，本發(fā)明首先對(duì)譯碼過程中使用的柵格圖進(jìn)行整理，將柵格圖中各時(shí)刻下狀態(tài)的順序進(jìn)行重新排列，其排列原則是在時(shí)刻0下的第一列，按照原有順序排列各狀態(tài)；對(duì)后續(xù)時(shí)刻的各列狀態(tài)，以狀態(tài)0開始，從上到下依次排列偶數(shù)狀態(tài)，且每兩個(gè)偶數(shù)狀態(tài)之間相差2的(列數(shù)值-1)次方；當(dāng)偶數(shù)狀態(tài)排列完畢后，以狀態(tài)1開始，從上到下依次排列奇數(shù)狀態(tài)，且從上到下的每兩個(gè)奇數(shù)狀態(tài)之間也相差2的(列數(shù)值-1)次方。
接下來，根據(jù)整理后柵格圖中所反映出的不同時(shí)刻下各狀態(tài)累加路徑度量值之間的相關(guān)性，即一個(gè)狀態(tài)會(huì)轉(zhuǎn)移到的下一時(shí)刻下的狀態(tài)，同時(shí)計(jì)算不同時(shí)刻下狀態(tài)的累加路徑度量值，從而減少計(jì)算時(shí)延。這里，所說的同時(shí)計(jì)算不同時(shí)刻下狀態(tài)的累加路徑度量值是指，只要一個(gè)加比選單元所計(jì)算出的一個(gè)時(shí)刻下狀態(tài)所對(duì)應(yīng)的累加路徑度量值中，存在可用于計(jì)算下一時(shí)刻下狀態(tài)所對(duì)應(yīng)的累加路徑度量值時(shí)，串接的其它加比選單元?jiǎng)t立即計(jì)算該下一時(shí)刻下狀態(tài)所對(duì)應(yīng)的累加路徑度量值。
下面結(jié)合一個(gè)具體實(shí)施例說明利用本發(fā)明加比選裝置內(nèi)部各串接的加比選單元，根據(jù)整理后的柵格圖對(duì)多個(gè)時(shí)刻下的狀態(tài)同時(shí)計(jì)算其累加路徑度量值的過程。在本實(shí)施例中，當(dāng)前使用的卷積編碼的限制長度為9，即在維特比譯碼過程中，使用的柵格圖中包括8個(gè)狀態(tài)，即23個(gè)狀態(tài)。
圖4是在本發(fā)明的實(shí)施例中加比選裝置的結(jié)構(gòu)示意圖。參見圖4，由于柵格圖中包括23個(gè)狀態(tài)，所以在本實(shí)施例的加比選裝置中，三個(gè)加比選單元通過兩根數(shù)據(jù)線串接在一起，前兩個(gè)加比選單元之間的每根數(shù)據(jù)線上串接兩個(gè)寄存器單元，后兩個(gè)加比選單元之間的每根數(shù)據(jù)線上串接一個(gè)寄存器單元，這里需要說明的是，在圖4中，r1到r6分別代表一個(gè)寄存器單元。
圖5是在本發(fā)明的實(shí)施例中使用的柵格圖的示意圖。在圖5中，8個(gè)狀態(tài)為0到7，各時(shí)刻下的狀態(tài)順序按照本發(fā)明的排列原則進(jìn)行了重新排列，從整理后的柵格圖可快速找到計(jì)算一個(gè)時(shí)刻下狀態(tài)的累加路徑度量值所需的其前一時(shí)刻下狀態(tài)的累加路徑度量值。比如，從整理后的柵格圖中可以看出，計(jì)算時(shí)刻3下狀態(tài)0的累加路徑度量值時(shí)，只需用到時(shí)刻2下狀態(tài)0和狀態(tài)4的累加路徑度量值，而無需時(shí)刻2下其它狀態(tài)如狀態(tài)6和狀態(tài)7的累加路徑度量值，根據(jù)這一規(guī)律，可在計(jì)算出時(shí)刻2下狀態(tài)0和狀態(tài)4的累加路徑度量值時(shí)，立即計(jì)算時(shí)刻3下狀態(tài)0的累加路徑度量值，而無需等到計(jì)算完時(shí)刻2下所有狀態(tài)的累加路徑度量值。
圖6是本發(fā)明實(shí)施例的流程圖。在圖6所示的流程圖中，為便于描述，使用符號(hào)L(j，i)表示狀態(tài)j在時(shí)刻i的累加路徑度量值，符號(hào)B(j，i，k)表示狀態(tài)j在時(shí)刻i對(duì)應(yīng)于輸入k(0/1)的路徑分支度量值。參見圖4、圖5和圖6，利用本發(fā)明的加比選裝置同時(shí)計(jì)算多個(gè)時(shí)刻下的狀態(tài)累加路徑度量值的具體過程包括以下步驟步驟601ACS1在一個(gè)運(yùn)算周期的T1時(shí)刻讀入L(0，1)、B(0，1，0)、B(0，1，1)和L(4，1)、B(4，1，0)、B(4，1，1)，進(jìn)行計(jì)算，得到結(jié)果L(0，2)和L(1，2)，然后在T2時(shí)刻將結(jié)果L(0，2)和L(1，2)分別存入r3和r1。
這里，在T2時(shí)刻，加比選裝置內(nèi)部各寄存器單元的存儲(chǔ)情況可參見圖7A。
步驟602ACS1在T2時(shí)刻讀入L(1，1)、B(1，1，0)、B(1，1，1)和L(5，1)、B(5，1，0)、B(5，1，1)，進(jìn)行計(jì)算，得到結(jié)果L(2，2)和L(3，2)，并在T3時(shí)刻將原r3和r1中的值L(0，2)和L(1，2)分別存放到r4、r2，將所得結(jié)果L(2，2)和L(3，2)分別存入r3和r1。
這里，在T3時(shí)刻，加比選裝置內(nèi)部各寄存器單元的存儲(chǔ)情況可參見圖7B。
步驟603ACS 1在T3時(shí)刻讀入L(2，1)、B(2，1，0)、B(2，1，1)和L(6，1)、B(6，1，0)、B(6，1，1)，進(jìn)行計(jì)算，得結(jié)果L(4，2)和L(5，2)，并在T4時(shí)刻，將r4中的L(0，2)輸出給ACS2，將r3的值存入r4，將r2的值存入r3，將r1的值存入r2，將所得結(jié)果L(5，2)存入r1。
這里，在T4時(shí)刻，加比選裝置內(nèi)部各寄存器單元的存儲(chǔ)情況可參見圖7C。
步驟604ACS2在T4時(shí)刻讀入r4中原先保存的L(0，2)和步驟603中ACS1生成的L(4，2)，并讀入B(0，2，0)、B(0，2，1)和B(4，2，0)、B(4，2，1)，進(jìn)行計(jì)算，得到結(jié)果L(0，3)和L(1，3)，并在T5時(shí)刻將L(0，3)和L(1，3)分別存入r6和r5。
參見圖5，執(zhí)行到這里，本實(shí)施例計(jì)算出的時(shí)刻2下狀態(tài)的累加路徑度量值為L(0，2)、L(1，2)、L(2，2)、L(3，2)、L(4，2)和L(5，2)，還未計(jì)算出L(6，2)和L(7，2)，但是，從柵格圖中可以看出，由于在時(shí)刻3下狀態(tài)0和狀態(tài)1的累加路徑度量值L(0，3)和L(1，3)只與L(0，2)和L(4，2)有關(guān)，而無需L(6，2)和L(7，2)，因此，在步驟604中，無需等到時(shí)刻2下所有狀態(tài)的累加路徑度量值均計(jì)算完，便可直接計(jì)算時(shí)刻3下與時(shí)刻2下已計(jì)算出的累加路徑度量值對(duì)應(yīng)的相關(guān)狀態(tài)的累加路徑度量值。
步驟605ACS1在T4時(shí)刻讀入L(3，1)、B(3，1，0)、B(3，1，1)和L(7，1)、B(7，1，0)、B(7，1，1)，進(jìn)行計(jì)算，得結(jié)果L(6，2)和L(7，2)，并在T5時(shí)刻將r4中的L(2，2)輸出給ACS2，將r3的值存入r4，將r2的值存入r3，將r1的值存入r2，將所得結(jié)果L(7，2)存入r1。
這里，在T5時(shí)刻，加比選裝置內(nèi)部各寄存器單元的存儲(chǔ)情況可參見圖7D。
步驟606ACS2在T5時(shí)刻讀入r4中原先保存的L(2，2)和ACS1生成的L(6，2)，以及B(2，2，0)、B(2，2，1)和B(6，2，0)、B(6，2，1)，進(jìn)行計(jì)算，得結(jié)果L(4，3)和L(5，3)，并在T6時(shí)刻將L(5，3)存入r5，將r5中的L(1，3)存入r6。
這里，在T6時(shí)刻，加比選裝置內(nèi)部各寄存器單元的存儲(chǔ)情況可參見圖7E。在圖7E以及后續(xù)圖中，寄存器單元中的符號(hào)XXX表示該寄存器單元中沒有存儲(chǔ)數(shù)據(jù)。
步驟607ACS2在T6時(shí)刻分別讀入r2和r4中的L(5，2)和L(1，2)，以及B(1，2，0)、B(1，2，1)和B(5，2，0)、B(5，2，1)，進(jìn)行計(jì)算，得結(jié)果L(2，3)和L(3，3)，并在T7時(shí)刻將L(2，3)和L(3，3)分別存入r6，r5，同時(shí)將原r5中的值存入r6。
步驟608ACS3在T6時(shí)刻分別從r6和ACS2的計(jì)算結(jié)果讀入L(0，3)和L(4，3)，以及B(0，3，0)、B(0，3，1)和B(4，3，0)、B(4，3，1)，進(jìn)行計(jì)算，得到結(jié)果L(0，4)和L(1，4)，并在T7時(shí)刻輸出L(0，4)和L(1，4)。
這里，在T7時(shí)刻，加比選裝置內(nèi)部各寄存器單元的存儲(chǔ)情況可參見圖7F。
步驟609ACS2在T7時(shí)刻讀入r2、r4中的L(3，2)、L(7，2)，以及B(3，2，0)、B(3，2，1)和B(7，2，0)、B(7，2，1)，進(jìn)行計(jì)算，得結(jié)果L(6，3)和L(7，3)，在T8時(shí)刻將L(7，3)存入r5，同時(shí)將原r5中的值存入r6。
步驟610ACS3在T7時(shí)刻分別從r6，r5讀入L(1，3)、L(5，3)，以及B(1，3，0)、B(1，3，1)和B(5，3，0)、B(5，3，1)，進(jìn)行計(jì)算，在T8時(shí)刻輸出L(2，4)和L(3，4)。
這里，在T8時(shí)刻，加比選裝置內(nèi)部各寄存器單元的存儲(chǔ)情況可參見圖7G。
步驟611ACS3在T8時(shí)刻分別從r6和ACS2輸出結(jié)果讀入L(2，3)和L(6，3)，以及B(2，3，0)、B(2，3，1)和B(6，3，0)、B(6，3，1)，進(jìn)行計(jì)算，得到L(4，4)和L(5，4)，并在T9時(shí)刻輸出L(4，4)和L(5，4)。
步驟612ACS3在T9時(shí)刻分別從r6和r5讀入L(3，3)和L(7，3)，并讀入B(3，3，0)、B(3，3，1)和B(7，3，0)、B(7，3，1)，進(jìn)行計(jì)算，在T10時(shí)刻輸出L(6，4)和L(7，4)。
由上述流程可以看出，本發(fā)明能夠同時(shí)計(jì)算柵格圖中不同時(shí)刻下狀態(tài)所對(duì)應(yīng)的累加路徑度量值。比如，在步驟604中，ACS2在T4時(shí)刻計(jì)算出L(0，3)和L(1，3)，而在步驟605中，ACS 1在T4時(shí)刻計(jì)算出L(6，2)和L(7，2)，即在同一時(shí)刻T4，本發(fā)明同時(shí)計(jì)算出了柵格圖中時(shí)刻2下的狀態(tài)6和狀態(tài)7所對(duì)應(yīng)的累加路徑度量值，以及柵格圖中時(shí)刻3下的狀態(tài)0和狀態(tài)1所對(duì)應(yīng)的累加路徑度量值，從而減少了運(yùn)算時(shí)延。
下面根據(jù)公式，輸入到輸出之間的時(shí)延T=Σi=1n-1i+2n-14+1]]>(個(gè)運(yùn)算周期)，以及維特比譯碼器需要增加的寄存器單元數(shù)M=2*Σi=1n-2i,]]>其中n是卷級(jí)碼編碼的限制長度，來說明在本實(shí)施例中維特比譯碼器所能達(dá)到的譯碼速度。
在本實(shí)施例中，柵格圖中存在8個(gè)狀態(tài)，即卷級(jí)碼編碼的限制長度n為9，所以可得，輸入到輸出之間的時(shí)延T=Σi=18i+284+1=101]]>(個(gè)運(yùn)算周期)，也就是說，計(jì)算8次狀態(tài)轉(zhuǎn)移所需要的時(shí)間為101個(gè)時(shí)鐘周期，若譯碼器使用20MHz的工作時(shí)鐘，那么維特比譯碼器的譯碼速度等于 8101*1/20M=1.584Mbps,]]>維特比譯碼器需要增加的寄存器單元數(shù)為M=2*Σi=17i=56,]]>而增加56個(gè)寄存器單元在目前所使用的可編程器件中完全不會(huì)造成任何困難。另外，維特比譯碼器的譯碼速度達(dá)到了1.584Mbps，相對(duì)于現(xiàn)有技術(shù)的幾百Kbps，本發(fā)明完全實(shí)現(xiàn)了在占用較少資源的情況下大大提高計(jì)算柵格圖中各狀態(tài)累加路徑度量值的執(zhí)行速度，從而提高維特比譯碼器譯碼速度的目的。
總之，以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種計(jì)算累加路徑度量值的加比選裝置，其特征在于，該裝置包括當(dāng)前使用的卷積碼編碼限制長度減一個(gè)加比選單元，相鄰兩個(gè)加比選單元之間通過兩根數(shù)據(jù)線依次串接；除最后兩個(gè)加比選單元之外的每兩個(gè)加比選單元之間的每根數(shù)據(jù)線上依次串接兩個(gè)寄存器單元，最后兩個(gè)加比選單元之間的每根數(shù)據(jù)線上串接一個(gè)寄存器單元；所串接的前一個(gè)加比選單元用于計(jì)算當(dāng)前使用的柵格圖中同一時(shí)刻下兩個(gè)狀態(tài)的累加路徑度量值，并將計(jì)算出的一個(gè)累加路徑度量值直接傳輸至相鄰的后一個(gè)加比選單元，將另一個(gè)累加路徑度量值通過與自身相鄰的后一個(gè)加比選單元之間的寄存器單元存儲(chǔ)后，傳輸至該相鄰的后一個(gè)加比選單元。
2.一種計(jì)算累加路徑度量值的方法，應(yīng)用于維特比譯碼過程中，其特征在于，在維特比譯碼器的加比選裝置中，將當(dāng)前使用的卷積碼編碼限制長度減一個(gè)加比選單元依次串接，并在每兩個(gè)加比選單元之間依次串接寄存器單元，該方法還包括以下步驟A、串接的一個(gè)加比選單元從當(dāng)前使用的柵格圖中選取一個(gè)時(shí)刻下的兩個(gè)狀態(tài)，計(jì)算該兩個(gè)狀態(tài)所對(duì)應(yīng)的累加路徑度量值；B、該加比選單元在計(jì)算出的兩個(gè)累加路徑度量值中，將其中一個(gè)累加路徑度量值直接傳輸至相鄰的后一個(gè)加比選單元，并將另一個(gè)累加路徑度量值通過自身與相鄰的后一個(gè)加比選單元之間的寄存器單元存儲(chǔ)后，傳輸至該相鄰的后一個(gè)加比選單元；C、該相鄰的后一個(gè)加比選單元根據(jù)接收到的兩個(gè)累加路徑度量值計(jì)算所述柵格圖中下一時(shí)刻的兩個(gè)狀態(tài)所對(duì)應(yīng)的累加路徑度量值；D、重復(fù)執(zhí)行步驟A到步驟C，直至計(jì)算完所述柵格圖中最后時(shí)刻下所有狀態(tài)對(duì)應(yīng)的累加路徑度量值。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，該方法進(jìn)一步包括對(duì)于維特比譯碼過程中使用的柵格圖進(jìn)行整理，將第一時(shí)刻下的第一列狀態(tài)值按順序排列，對(duì)于后續(xù)時(shí)刻的各列狀態(tài)，以狀態(tài)零開始，從上到下首先依次排列偶數(shù)狀態(tài)，且每兩個(gè)偶數(shù)狀態(tài)之間相差2的(列數(shù)值-1)次方，然后再以狀態(tài)一開始，從上到下首先依次排列奇數(shù)狀態(tài)，且每兩個(gè)奇數(shù)狀態(tài)之間相差2的(列數(shù)值-1)次方；在步驟A中，所述加比選單元選取兩個(gè)狀態(tài)的步驟為該加比選單元在當(dāng)前使用的柵格圖中選取步驟A所述時(shí)刻下能夠轉(zhuǎn)移到下一時(shí)刻同一狀態(tài)的兩個(gè)狀態(tài)。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述計(jì)算狀態(tài)所對(duì)應(yīng)的累加路徑度量值的步驟為將轉(zhuǎn)移到該狀態(tài)的前一狀態(tài)的累加路徑度量值加上該前一狀態(tài)的路徑分支度量值，將所得和值作為該狀態(tài)所對(duì)應(yīng)的累加路徑度量值。
5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述各加比選單元通過兩根數(shù)據(jù)線依次串接在一起；所述在每兩個(gè)加比選單元之間依次串接寄存器單元的步驟為在除最后兩個(gè)加比選單元之外的每兩個(gè)加比選單元之間的每根數(shù)據(jù)線上分別串接兩個(gè)寄存器單元，在最后兩個(gè)加比選單元之間的每根數(shù)據(jù)線上分別串接一個(gè)寄存器單元。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述在除最后兩個(gè)加比選單元之外的每兩個(gè)加比選單元之間的每根數(shù)據(jù)線上分別串接兩個(gè)寄存器單元的步驟進(jìn)一步包括在除最后兩個(gè)加比選單元之外的任意兩個(gè)相鄰加比選單元之間，將一根數(shù)據(jù)線上的兩個(gè)寄存器單元從前向后作為第一寄存器單元和第二寄存器單元，將另一根數(shù)據(jù)線上的兩個(gè)寄存器單元從前向后作為第三寄存器單元和第四寄存器單元；所述步驟B具體包括B11、所述加比選單元將步驟A中計(jì)算出的一個(gè)累加路徑度量值直接傳輸至所述相鄰的后一個(gè)加比選單元；B12、對(duì)于與所述加比選單元在后串接的各寄存器單元，從第一寄存器單元至第四寄存器單元依次進(jìn)行移位存儲(chǔ)操作，并將第四寄存器單元移位出的累加路徑度量值輸出至所述相鄰的后一個(gè)加比選單元，然后將步驟A中計(jì)算出的另一個(gè)累加路徑度量值存儲(chǔ)在第一寄存器單元中；其中，所述加比選單元及所述相鄰的后一個(gè)加比選單元不是最后兩個(gè)加比選單元。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，在步驟B12中，所述從第一寄存器單元至第四寄存器單元依次進(jìn)行移位存儲(chǔ)操作的步驟包括B121、將所述第四寄存器單元中存儲(chǔ)的累加路徑度量值移出；B122、將所述第三寄存器單元中存儲(chǔ)的累加路徑度量值傳輸至所述第四寄存器單元中進(jìn)行存儲(chǔ)；B123、將所述第二寄存器單元中存儲(chǔ)的累加路徑度量值傳輸至所述第三寄存器單元中進(jìn)行存儲(chǔ)；B124、將所述第一寄存器單元中存儲(chǔ)的累加路徑度量值傳輸至所述第二寄存器單元中進(jìn)行存儲(chǔ)。
8.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述在最后兩個(gè)加比選單元之間的每根數(shù)據(jù)線上分別串接一個(gè)寄存器單元的步驟進(jìn)一步包括在最后兩個(gè)加比選單元之間，將一根數(shù)據(jù)線上的寄存器單元作為在前寄存器單元，將另一根數(shù)據(jù)線上的寄存器單元作為在后寄存器單元；所述步驟B具體包括B21、所述加比選單元將步驟A中計(jì)算出的一個(gè)累加路徑度量值直接傳輸至所述相鄰的后一個(gè)加比選單元；B22、對(duì)于與所述加比選單元在后串接的各寄存器單元，將在后寄存器單元中存儲(chǔ)的累加路徑度量值輸出至所述相鄰的后一個(gè)加比選單元；B23、將在前寄存器單元中存儲(chǔ)的累加路徑度量值傳輸至在后寄存器單元中進(jìn)行存儲(chǔ)；B24、將步驟A中計(jì)算出的另一個(gè)累加路徑度量值存儲(chǔ)于在前寄存器單元中；其中，所述加比選單元及所述相鄰的后一個(gè)加比選單元為最后兩個(gè)加比選單元。
全文摘要
本發(fā)明公開了一種計(jì)算累加路徑度量值的加比選裝置和方法，在該加比選裝置中，將當(dāng)前使用的卷積碼編碼限制長度減一個(gè)加比選單元依次串接，在每兩個(gè)加比選單元之間依次串接寄存器單元，所串接的前一個(gè)加比選單元計(jì)算從柵格圖中選取的一個(gè)時(shí)刻下兩個(gè)狀態(tài)的累加路徑度量值，將計(jì)算出的一個(gè)累加路徑度量值直接傳輸至相鄰的后一個(gè)加比選單元，將另一個(gè)累加路徑度量值通各寄存器單元存儲(chǔ)后，傳輸至該相鄰的后一個(gè)加比選單元；該相鄰的后一個(gè)加比選單元根據(jù)接收到的兩個(gè)累加路徑度量值計(jì)算柵格圖中下一個(gè)時(shí)刻兩個(gè)狀態(tài)的累加路徑度量值。本發(fā)明能夠在占用較少資源的情況下大大提高計(jì)算柵格圖中各狀態(tài)累加路徑度量值的執(zhí)行速度，從而提高維特比譯碼器的譯碼速度。
文檔編號(hào)H03M13/23GK1756092SQ20041008093
公開日2006年4月5日 申請(qǐng)日期2004年9月27日 優(yōu)先權(quán)日2004年9月27日
發(fā)明者趙訓(xùn)威 申請(qǐng)人:普天信息技術(shù)研究院