專利名稱：高電壓開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體設(shè)備的高電壓開關(guān)電路，并且特別涉及一種能夠減少放電時(shí)間的高電壓開關(guān)電路。
背景技術(shù)：
“與非”(NAND)閃存設(shè)備在程序、擦除及讀取操作中需要高于輸入電源電壓的泵送電壓(pumping voltage)。在程序操作中，成對(duì)執(zhí)行編程與驗(yàn)證操作。在驗(yàn)證操作中，將非常低的偏壓(相較于在編程操作中的)提供給字線(wordline)。重復(fù)該過程直至在這兩個(gè)操作中設(shè)置的最大循環(huán)內(nèi)成功執(zhí)行了驗(yàn)證操作。用于驗(yàn)證操作的偏壓放電時(shí)間相當(dāng)長(zhǎng)，并且在擦除操作中會(huì)更長(zhǎng)。
圖1是示出了傳統(tǒng)高電壓開關(guān)電路的放電問題的波形圖。
參照?qǐng)D1，根據(jù)一預(yù)定允許信號(hào)(enable signal)提供一高電壓，該高電壓是來自一泵送單元的輸出。當(dāng)由于該允許信號(hào)的變化而不提供高電壓時(shí)，傳統(tǒng)高電壓開關(guān)電路中產(chǎn)生超過約1μs的放電時(shí)間。即，普通放電電路通過使用高電壓NMOS晶體管來對(duì)高電壓放電，其中該高電壓NMOS晶體管的漏極端子連接至一充電泵端子，將其源極端子連接至接地電源，且連接其柵極端子以接收電源電壓。當(dāng)僅使用電源電壓時(shí)，在操作電源電壓范圍的低電源電壓情況下，放電時(shí)間比在普通模式下被延遲得更長(zhǎng)。可以控制NMOS的尺寸來克服前述問題，其并不能有效減少放電時(shí)間。

發(fā)明內(nèi)容
本發(fā)明涉及一高電壓開關(guān)電路，該高電壓開關(guān)電路通過一使用泵電容(pumping cap)的放電單元來控制高電壓(其是來自高電壓開關(guān)單元的輸出)的放電時(shí)間。
本發(fā)明的一個(gè)方面提供了一種高電壓開關(guān)電路，其包括一放電節(jié)點(diǎn)；一用于根據(jù)高電壓傳輸允許信號(hào)及時(shí)鐘信號(hào)來切換外部高電壓的高電壓開關(guān)單元；一用于根據(jù)放電節(jié)點(diǎn)來對(duì)高電壓(其是來自高電壓開關(guān)單元的輸出)放電的第一NMOS晶體管；一用于根據(jù)高電壓傳輸允許信號(hào)將電源電壓傳輸至放電節(jié)點(diǎn)的電源電壓傳輸單元；一用于根據(jù)高電壓傳輸允許信號(hào)來控制放電節(jié)點(diǎn)的電壓的第二NMOS晶體管；及一用于根據(jù)高電壓傳輸允許信號(hào)與時(shí)鐘信號(hào)來將放電節(jié)點(diǎn)的電壓提高一預(yù)定電平的電壓泵送單元。
最好，電源電壓傳輸單元包含串聯(lián)連接于電源電壓與放電節(jié)點(diǎn)之間的一PMOS晶體管及一第三NMOS晶體管。根據(jù)高電壓傳輸允許信號(hào)來驅(qū)動(dòng)該P(yáng)MOS晶體管，且根據(jù)通過該P(yáng)MOS晶體管傳輸?shù)碾娫措妷簛眚?qū)動(dòng)該第三NMOS晶體管。
最好，電壓泵送單元包含一用于使高電壓傳輸允許信號(hào)反相的反相器；一用于對(duì)來自該反相器的輸出和時(shí)鐘信號(hào)進(jìn)行“與非”(NAND)操作的“與非”(NAND)門；用于根據(jù)來自該“與非”(NAND)門的輸出來將放電節(jié)點(diǎn)的電壓提高一預(yù)定電平的與電容耦合的第四NMOS晶體管。
本發(fā)明的另一方面提供了一種高電壓開關(guān)電路，其包括一放電節(jié)點(diǎn)；一用于根據(jù)高電壓傳輸允許信號(hào)及時(shí)鐘信號(hào)來切換外部高電壓的高電壓開關(guān)單元；一用于根據(jù)放電節(jié)點(diǎn)來對(duì)高電壓(其是來自高電壓開關(guān)單元的輸出)放電的第一NMOS晶體管；一用于根據(jù)高電壓傳輸允許信號(hào)來將電源電壓傳輸至放電節(jié)點(diǎn)的電源電壓傳輸單元，其中該電源電壓傳輸單元包含串聯(lián)連接于電源電壓與放電節(jié)點(diǎn)之間的一PMOS晶體管及一第三NMOS晶體管；一用于根據(jù)高電壓傳輸允許信號(hào)來控制放電節(jié)點(diǎn)的電壓的第二NMOS晶體管；及一用于根據(jù)高電壓傳輸允許信號(hào)與時(shí)鐘信號(hào)來將放電節(jié)點(diǎn)的電壓提高一預(yù)定電平的電壓泵送單元，其中該電壓泵送單元包含一用于將高電壓傳輸允許信號(hào)反相的反相器；一用于對(duì)來自該反相器的輸出和時(shí)鐘信號(hào)進(jìn)行“與非”(NAND)操作的“與非”(NAND)門及用于根據(jù)來自該“與非”(NAND)門的輸出來將放電節(jié)點(diǎn)的電壓增加一預(yù)定電平的與電容耦合的第四NMOS晶體管。


圖1是示出傳統(tǒng)高電壓開關(guān)電路的放電問題的波形圖；圖2是說明根據(jù)本發(fā)明的高電壓開關(guān)電路的電路圖；和圖3是示出根據(jù)本發(fā)明的高電壓開關(guān)電路的電壓變化的波形圖。
具體實(shí)施例方式
現(xiàn)在將參照附圖來詳細(xì)描述根據(jù)本發(fā)明的優(yōu)選實(shí)施例的高電壓開關(guān)電路。
圖2是說明根據(jù)本發(fā)明的高電壓開關(guān)電路的電路圖。
如圖2所示，該高電壓開關(guān)電路包含一用于根據(jù)高電壓傳輸允許信號(hào)EN與時(shí)鐘信號(hào)CLK來切換一外部高電壓Vpp的高電壓開關(guān)單元10，及一用于根據(jù)高電壓傳輸允許信號(hào)EN與時(shí)鐘信號(hào)CLK來對(duì)來自該高電壓開關(guān)單元10的輸出放電的放電單元20。該高電壓開關(guān)電路進(jìn)一步包含一用于根據(jù)時(shí)鐘信號(hào)CLK與高電壓傳輸允許信號(hào)EN來產(chǎn)生一高電壓的高電壓發(fā)生泵送單元(未示出)。
放電單元20包含一放電節(jié)點(diǎn)Q1；一用于根據(jù)放電節(jié)點(diǎn)Q1將高電壓開關(guān)單元10的高電壓輸出節(jié)點(diǎn)放電為接地電源Vss的第一NMOS晶體管N1；一用于根據(jù)高電壓傳輸允許信號(hào)EN來將電源電壓Vcc傳輸至放電節(jié)點(diǎn)Q1的電源電壓傳輸單元21；一用于根據(jù)高電壓傳輸允許信號(hào)EN來控制放電節(jié)點(diǎn)Q1的電壓的第二NMOS晶體管N2；及一用于根據(jù)高電壓傳輸允許信號(hào)EN與時(shí)鐘信號(hào)CLK來將放電節(jié)點(diǎn)Q1的電壓提高一預(yù)定電平的電壓泵送單元22。
電源電壓傳輸單元21包含串聯(lián)連接于電源電壓Vcc與放電節(jié)點(diǎn)Q1之間的一第一PMOS晶體管P1與一第三NMOS晶體管N3。根據(jù)高電壓傳輸允許信號(hào)EN來驅(qū)動(dòng)該第一PMOS晶體管P1，且根據(jù)該第一PMOS晶體管P1的源極端子來驅(qū)動(dòng)該第三NMOS晶體管N3。該第三NMOS晶體管N3的一井(well)耦接于電源電壓Vcc。
電壓泵送單元22包含一用于將高電壓傳輸允許信號(hào)EN反相的第一反相器I1、一用于對(duì)來自該第一反相器I1的輸出和時(shí)鐘信號(hào)CLK進(jìn)行“與非”(NAND)操作的“與非”(NAND)門ND1，及一用于根據(jù)來自該“與非”(NAND)門ND1的輸出來將放電節(jié)點(diǎn)Q1的電壓提高一預(yù)定電平的與電容耦合的第四NMOS晶體管N4。
第一NMOS晶體管N1是用于對(duì)高電壓輸出節(jié)點(diǎn)的高電壓Vout放電的放電晶體管。最好，將一高電壓晶體管用作該第一NMOS晶體管N1，且將自然晶體管(native transistor)用作第三及第四NMOS晶體管N3及N4。高電壓開關(guān)單元10具有一用于切換高電壓的高電壓NMOS晶體管，且可將該高電壓開關(guān)單元10具體化為用于將高電壓提供給該高電壓NMOS晶體管的各種電路。
現(xiàn)在將解釋根據(jù)本發(fā)明的高電壓開關(guān)電路的運(yùn)行。
該高電壓開關(guān)電路是一用于切換高電壓的電路。當(dāng)高電壓傳輸允許信號(hào)EN為邏輯高時(shí)，高電壓開關(guān)電路切換一充電高電壓，且當(dāng)高電壓傳輸允許信號(hào)EN為邏輯低時(shí)，高電壓開關(guān)電路對(duì)高電壓放電。
當(dāng)高電壓傳輸允許信號(hào)EN為邏輯高時(shí)，一內(nèi)部時(shí)鐘發(fā)生器產(chǎn)生一時(shí)鐘信號(hào)以驅(qū)動(dòng)高電壓發(fā)生泵送單元，從而產(chǎn)生高電壓Vpp。由根據(jù)高電壓傳輸允許信號(hào)EN與時(shí)鐘信號(hào)CLK而允許(enabled)的高電壓開關(guān)單元10將該高電壓Vpp輸出至高電壓輸出節(jié)點(diǎn)Vout。在放電單元20中，根據(jù)高電壓傳輸允許信號(hào)EN不驅(qū)動(dòng)第一PMOS晶體管P1，而驅(qū)動(dòng)第二NMOS晶體管N2以將接地電源Vss提供給放電節(jié)點(diǎn)Q1。由于不是由邏輯低接地電源狀態(tài)的放電節(jié)點(diǎn)Q1來驅(qū)動(dòng)第一NMOS晶體管N1，所以通過高電壓輸出節(jié)點(diǎn)將高電壓Vout(其是來自高電壓開關(guān)單元10的輸出)傳輸至后續(xù)端子。
另一方面，當(dāng)高電壓傳輸允許信號(hào)EN為邏輯低時(shí)，使得高電壓發(fā)生泵送單元的運(yùn)行停止，并且使得高電壓開關(guān)單元20的運(yùn)行也停止。因此，不再產(chǎn)生及傳輸高電壓。此處，驅(qū)動(dòng)放電單元20對(duì)高電壓Vout(其是來自高電壓開關(guān)單元10的輸出)放電。根據(jù)邏輯低高電壓傳輸允許信號(hào)EN不驅(qū)動(dòng)第二NMOS晶體管N2，且根據(jù)高電壓傳輸允許信號(hào)EN驅(qū)動(dòng)第一PMOS晶體管P1。由第一PMOS晶體管P1與第三NMOS晶體管N3將電源電壓Vcc提供給放電節(jié)點(diǎn)Q1。由第一反相器I1反相的高電壓傳輸允許信號(hào)EN變成邏輯高，并被提供給“與非”(NAND)門ND1。由提供給“與非”(NAND)門ND1的另一輸入端的時(shí)鐘信號(hào)CLK來改變與電容耦合的第四NMOS晶體管N4的一側(cè)節(jié)點(diǎn)的電壓。與電容耦合的第四NMOS晶體管N4將提供給放電節(jié)點(diǎn)Q1的電源電壓Vcc提高一預(yù)定電平。因此，通過提高第一NMOS晶體管N1(其由放電節(jié)點(diǎn)Q1驅(qū)動(dòng))的柵極端子的電壓可有效地對(duì)高電壓輸出節(jié)點(diǎn)的高電壓Vout(其是來自高電壓開關(guān)單元10的輸出)進(jìn)行放電。
通常，考慮到高電壓輸出節(jié)點(diǎn)的負(fù)載電容為幾百個(gè)pF，必須對(duì)高電壓進(jìn)行放電。當(dāng)僅將電源電壓提供給第一NMOS晶體管N1時(shí)，放電時(shí)間由于Vgs差異的限制而具有限制。根據(jù)本發(fā)明，將電壓泵送單元22安置于放電單元20中，以便將高于電源電壓Vcc的電壓提供給放電節(jié)點(diǎn)Q1。通過有效地控制放電節(jié)點(diǎn)Q1來獲得用于充分控制Vgs的偏壓電平，其在放電時(shí)間內(nèi)是有利的。
圖3是示出根據(jù)本發(fā)明的高電壓開關(guān)電路的電壓變化的波形圖。
如圖3所示，當(dāng)高電壓傳輸允許信號(hào)EN為邏輯高時(shí)，高電壓開關(guān)電路切換一超過5V的高電壓，且當(dāng)高電壓傳輸允許信號(hào)EN為邏輯低時(shí)，高電壓開關(guān)電路在預(yù)定放電時(shí)間內(nèi)將超過5V的高電壓放電至0V。根據(jù)本發(fā)明，高電壓開關(guān)電路通過將電壓泵送單元22安置于放電單元20中，來將一高于電源電壓Vcc的電壓提供給放電晶體管，以將放電時(shí)間維持在500ns以下。
如前所述，根據(jù)本發(fā)明，高電壓開關(guān)電路通過在用于對(duì)高電壓放電的放電單元中將一高于電源電壓的電壓提供給放電晶體管的柵極端子，來減少放電時(shí)間。
盡管已結(jié)合在附圖中所示的本發(fā)明的實(shí)施例描述了本發(fā)明，但是本發(fā)明不限于此。本領(lǐng)域普通技術(shù)人員應(yīng)該明白，在不脫離本發(fā)明的范圍和精神的情況下，可對(duì)其作出替換、更正及改變。
權(quán)利要求
1.一種高電壓開關(guān)電路，其包括一放電節(jié)點(diǎn)；一用于根據(jù)一高電壓傳輸允許信號(hào)及一時(shí)鐘信號(hào)來切換一外部高電壓的高電壓開關(guān)單元；一用于根據(jù)該放電節(jié)點(diǎn)來對(duì)一高電壓放電的第一NMOS晶體管，所述高電壓是來自該高電壓開關(guān)單元的輸出；一用于根據(jù)該高電壓傳輸允許信號(hào)來將一電源電壓傳輸至該放電節(jié)點(diǎn)的電源電壓傳輸單元；一用于根據(jù)該高電壓傳輸允許信號(hào)來控制該放電節(jié)點(diǎn)的一電壓的第二NMOS晶體管；及一用于根據(jù)該高電壓傳輸允許信號(hào)及該時(shí)鐘信號(hào)來將該放電節(jié)點(diǎn)的電壓提高一預(yù)定電平的電壓泵送單元。
2.如權(quán)利要求1所述的電路，其中該電源電壓傳輸單元包含串聯(lián)連接于該電源電壓與該放電節(jié)點(diǎn)之間的一PMOS晶體管與一第三NMOS晶體管。
3.如權(quán)利要求2所述的電路，其中根據(jù)該高電壓傳輸允許信號(hào)來驅(qū)動(dòng)該P(yáng)MOS晶體管，并且根據(jù)通過該P(yáng)MOS晶體管傳輸?shù)脑撾娫措妷簛眚?qū)動(dòng)該第三NMOS晶體管。
4.如權(quán)利要求1所述的電路，其中該電壓泵送單元包含一用于將該高電壓傳輸允許信號(hào)反相的反相器；一用于對(duì)來自該反相器的輸出和該時(shí)鐘信號(hào)進(jìn)行NAND操作的NAND門；及用于根據(jù)自該NAND門的輸出來將該放電節(jié)點(diǎn)的電壓提高該預(yù)定電平的與電容耦合的第四NMOS晶體管。
5.一種高電壓開關(guān)電路，其包括一放電節(jié)點(diǎn)；一用于根據(jù)一高電壓傳輸允許信號(hào)與一時(shí)鐘信號(hào)來切換一外部高電壓的高電壓開關(guān)單元；一用于根據(jù)該放電節(jié)點(diǎn)來對(duì)一高電壓放電的第一NMOS晶體管，該高電壓是來自該高電壓開關(guān)單元的輸出；一用于根據(jù)該高電壓傳輸允許信號(hào)來將一電源電壓傳輸至該放電節(jié)點(diǎn)的電源電壓傳輸單元，其中，該電源電壓傳輸單元包含串聯(lián)連接于該電源電壓和該放電節(jié)點(diǎn)之間的一PMOS晶體管與一第三NMOS晶體管；一用于根據(jù)該高電壓傳輸允許信號(hào)來控制該放電節(jié)點(diǎn)的一電壓的第二NMOS晶體管；及一用于根據(jù)該高電壓傳輸允許信號(hào)與該時(shí)鐘信號(hào)來將該放電節(jié)點(diǎn)的電壓提高一預(yù)定電平的電壓泵送單元，其中，該電壓泵送單元包含一用于將該高電壓傳輸允許信號(hào)反相的反相器、一用于對(duì)來自該反相器的輸出和該時(shí)鐘信號(hào)進(jìn)行NAND操作的NAND門、和一用于根據(jù)來自該NAND門的輸出來將該放電節(jié)點(diǎn)的電壓提高該預(yù)定電平的與電容耦合的第四NMOS晶體管。
6.如權(quán)利要求5所述的電路，其中根據(jù)該高電壓傳輸允許信號(hào)來驅(qū)動(dòng)該P(yáng)MOS晶體管，并且根據(jù)通過該P(yáng)MOS晶體管傳輸?shù)脑撾娫措妷簛眚?qū)動(dòng)該第三NMOS晶體管。
全文摘要
本發(fā)明提供了一種半導(dǎo)體設(shè)備的高電壓開關(guān)電路，其通過在用于對(duì)高電壓放電的放電單元中將一高于電源電壓的電壓提供給放電晶體管的柵極端子來減少放電時(shí)間。
文檔編號(hào)H03K17/06GK1624804SQ20041005449
公開日2005年6月8日 申請(qǐng)日期2004年7月22日 優(yōu)先權(quán)日2003年12月5日
發(fā)明者金英珠 申請(qǐng)人:海力士半導(dǎo)體有限公司