專利名稱：高線性度cmos模擬開(kāi)關(guān)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及一種高線性度CMOS模擬開(kāi)關(guān)。
背景技術(shù)：
在當(dāng)今混合信號(hào)集成電路設(shè)計(jì)領(lǐng)域中，開(kāi)關(guān)電容電路正扮演著極其重要的角色。過(guò)去，電路中往往會(huì)使用電阻，但在CMOS工藝?yán)锖茈y精確控制電阻阻值，因此電路的精度很難提高。相比之下，實(shí)現(xiàn)精確的電容則較為容易，因此開(kāi)關(guān)電容電路可以獲得更高的精度。此外，開(kāi)關(guān)電容電路利用了電荷存儲(chǔ)原理，故具有更大的動(dòng)態(tài)范圍和更好的溫度特性。憑借其自身的諸多優(yōu)點(diǎn)，開(kāi)關(guān)電容電路已被廣泛的應(yīng)用于音頻調(diào)制、無(wú)線收發(fā)機(jī)的基帶信號(hào)處理等系統(tǒng)中。就具體電路而言，主要為模/數(shù)、數(shù)/模轉(zhuǎn)換器和各種濾波器。
但隨著集成電路的發(fā)展，對(duì)電路精度的要求與日俱增，以往簡(jiǎn)單的開(kāi)關(guān)電容電路已經(jīng)不能再滿足要求。其主要的瓶頸之一就是開(kāi)關(guān)的非線性，即開(kāi)關(guān)導(dǎo)通電阻的不穩(wěn)定制約著整個(gè)電路的線性度。對(duì)于圖1所示的開(kāi)關(guān)模型，當(dāng)時(shí)鐘Ck為高電平(電源電壓Vdd)時(shí)，可推導(dǎo)出開(kāi)關(guān)1的導(dǎo)通電阻如下RON=1μnCoxWL(Vdd-Vin-VTHN)]]>其中，RON為開(kāi)關(guān)導(dǎo)通電阻，μn為電子遷移率，Cox為單位面積的柵氧化層電容，W/V為MOS管的寬長(zhǎng)比。由此可見(jiàn)，影響線性度的一個(gè)主要問(wèn)題是MOS管柵-源電壓(Vdd-Vin)和閾值電壓VTHN的變化引起導(dǎo)通電阻的變化。解決此問(wèn)題的一個(gè)比較有效的方法就是利用柵壓自舉技術(shù)，如圖2所示，把采樣開(kāi)關(guān)19的柵電壓提高到(Vdd+Vin)，從而消除了柵-源電壓隨輸入信號(hào)Vin而變化引起的非線性(見(jiàn)下式)。
RON=1μnCoxWL(Vdd+Vin-Vin-VTHN)=1μnCoxWL(Vdd-VTHN)]]>這種方法已經(jīng)成熟應(yīng)用于高精度電路的設(shè)計(jì)中，如Andrew M.Abo and Paul R.Gray，“A 1.5-V，10-bit，14.3-MS/s CMOS Pipeline Analog-to-Digital Converter，”IEEEJ.Solid-State Circuits，vol.34，NO.5，pp.599-606，May 1999。然而它卻沒(méi)有考慮閾值電壓隨輸入信號(hào)的變化，當(dāng)精度要求進(jìn)一步提高時(shí)，這個(gè)問(wèn)題將會(huì)非常嚴(yán)重。因此，如何進(jìn)一步提高開(kāi)關(guān)的線性度，已成為一個(gè)亟待解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出了一種高線性度CMOS模擬開(kāi)關(guān)結(jié)構(gòu)，以克服現(xiàn)有模擬開(kāi)關(guān)失真較大的不足，滿足當(dāng)今高精度電路對(duì)模擬開(kāi)關(guān)的嚴(yán)格要求。
本發(fā)明提出的高線性度CMOS模擬開(kāi)關(guān)，由3個(gè)分壓電阻、1個(gè)運(yùn)算放大器、1個(gè)復(fù)制采樣開(kāi)關(guān)、1個(gè)采樣開(kāi)關(guān)、1個(gè)升壓電路經(jīng)電路連接組成。由運(yùn)算放大器和復(fù)制采樣開(kāi)關(guān)形成負(fù)反饋電路，為復(fù)制采樣開(kāi)關(guān)復(fù)制出與采樣開(kāi)關(guān)相同的閾值電壓。將復(fù)制采樣開(kāi)關(guān)的柵電壓經(jīng)過(guò)升壓電路后，作為采樣開(kāi)關(guān)的控制信號(hào)，以消除采樣開(kāi)關(guān)導(dǎo)通電阻隨輸入信號(hào)和閾值電壓的變化，從而大大提高了采樣開(kāi)關(guān)的線性度。具體電路結(jié)構(gòu)見(jiàn)圖3所示。其中分壓電阻20和21形成從輸入信號(hào)端到地之間的分壓，分壓輸出連接到運(yùn)算放大器29的正輸入端。復(fù)制采樣管30的漏端連接到輸入信號(hào)端，柵端連接到運(yùn)算放大器29的輸出端，源端連接到運(yùn)算放大器(29)的負(fù)輸入端。分壓電阻22的一端連接到復(fù)制采樣開(kāi)關(guān)30的源端，另一端連接到地。電壓提升電路為常規(guī)電路，由時(shí)鐘Φs控制的開(kāi)關(guān)23、27，反向時(shí)鐘Φp控制的開(kāi)關(guān)24、26、28，電容25經(jīng)電路連接組成，其具體的電路結(jié)構(gòu)見(jiàn)圖4所示。圖4中的Vin連接到運(yùn)算放大器29的輸出端，Vg連接到采樣開(kāi)關(guān)31的柵端。采樣開(kāi)關(guān)31的漏端連接到輸入信號(hào)端，柵端連接到電壓提升電路的輸出端，源端連接到采樣輸出端。其中電阻21和22具有相同的阻值，且大于電阻20的阻值。其中升壓電路利用兩相時(shí)鐘Φs和Φp控制。其中復(fù)制采樣開(kāi)關(guān)30應(yīng)該和采樣開(kāi)關(guān)31具有相同的尺寸。下面將具體說(shuō)明其工作原理。
由于電阻20小于電阻21和22，所以在節(jié)點(diǎn)33的分壓電平基本等于輸入信號(hào)Vin。又由于運(yùn)算放大器29和NMOS管30形成負(fù)反饋，節(jié)點(diǎn)34和節(jié)點(diǎn)33的電平相等，因此節(jié)點(diǎn)34的電平也基本等于輸入信號(hào)Vin。那么復(fù)制采樣開(kāi)關(guān)30的漏-源電壓將非常小，管子工作在深線性區(qū)，這與采樣開(kāi)關(guān)31的工作狀態(tài)是一致的。通過(guò)調(diào)節(jié)電阻20、21、22的阻值，可以讓復(fù)制采樣開(kāi)關(guān)30和采樣開(kāi)關(guān)31的漏-源電壓基本相等。由于它們的漏端都接著Vin，因此它們的源端電位相等，即擁有相同的源一體偏襯電壓VSB。由下面列出的MOS管閾值電壓表達(dá)式可知，開(kāi)關(guān)管30和開(kāi)關(guān)管31擁有基本相等的閾值電壓。
VTHN=VTH0+γsub[2|Φf|+VSB-2|Φf|]]]>其中，VTHN為本征閾值電壓，γsub為體效應(yīng)系數(shù)，Φf為表面勢(shì)，VSB為源體電勢(shì)差。
由于節(jié)點(diǎn)33和節(jié)點(diǎn)34電平等于Vin，且電阻21和22相等，所以晶體管30的導(dǎo)通電阻等于電阻20。那么由下面的推導(dǎo)可以得到節(jié)點(diǎn)32的電平。所以利用升壓電路，將節(jié)點(diǎn)32的電平提升一個(gè)固定的電壓。
RON,M30=1μnCoxWL(V32-Vin-VTHN)=R20→V32=Vin+VTHN+1μnCoxWLR20]]>VBoost后作為采樣開(kāi)關(guān)31的控制信號(hào)，就可以讓采樣開(kāi)關(guān)31的導(dǎo)通電阻表達(dá)式與Vin和VTHN都無(wú)關(guān)(見(jiàn)下式)，從而大大提高開(kāi)關(guān)的線性度。
RON,M31=1μnCoxWL(Vin+VTHN+1μuCoxWLR20+VBoost-Vin-VTHN)=1μnCoxWL(1μnCoxWLR20+VBoost)]]>這里，RON，M30，RON，M31分別表示MOS管30和31的導(dǎo)通電阻，R20、R32分別表示電阻20、32的阻值，其余符號(hào)含義同前。


圖1采樣開(kāi)關(guān)原理圖。
圖2傳統(tǒng)柵壓自舉開(kāi)關(guān)電路圖。
圖3本發(fā)明提出的具有高線性度的新型CMOS模擬開(kāi)關(guān)結(jié)構(gòu)圖。
圖4本發(fā)明中所使用的電壓提升電路圖。
標(biāo)號(hào)說(shuō)明1、3、6、9、11、13、15、16、17、18、19、30、31、36、39、42、44、46、48、49、50、51為NMOS管，12、14、45、47為PMOS管，2、4、7、10、25、37、40、43為電容，5、8、38、41為反向器，20、21、22、為電阻，29為運(yùn)算放大器，23、27為時(shí)鐘Φs控制的開(kāi)關(guān)，24、26、28為反相時(shí)鐘Φp控制的開(kāi)關(guān)，33、34、35為節(jié)點(diǎn)。
具體實(shí)施例方式
下面結(jié)合附圖進(jìn)一步描述本發(fā)明。
在圖3中，電阻21和22具有相同的阻值，并遠(yuǎn)大于電阻20的阻值。因此輸入信號(hào)Vin經(jīng)過(guò)電阻20、21分壓后，在節(jié)點(diǎn)33產(chǎn)生一個(gè)近似等于Vin的信號(hào)作為運(yùn)放29正端的輸入。運(yùn)放29和復(fù)制采樣開(kāi)關(guān)(采用晶體管)30組成負(fù)反饋電路，使得節(jié)點(diǎn)34的電平等于33點(diǎn)的電平，即也近似等于輸入信號(hào)Vin。因此晶體管30的漏-源電壓非常小，工作在深線性區(qū)，這與采樣開(kāi)關(guān)管31的工作狀態(tài)一致。由于復(fù)制采樣開(kāi)關(guān)30和采樣開(kāi)關(guān)31具有相同的尺寸，通過(guò)調(diào)節(jié)電阻20、21、22的阻值，就可以讓復(fù)制采樣開(kāi)關(guān)30和采樣開(kāi)關(guān)管31的漏-源電壓基本相等。由于復(fù)制采樣開(kāi)關(guān)30和采樣開(kāi)關(guān)管31具有相同的漏電壓，那么它們的源電壓也相等，因此具有相同的體效應(yīng)，從而有相同的閾值電壓VTHN(見(jiàn)下式)。
VTHN=VTHO+γsub[2|Φf|+VSB-2|Φf|]]]>由于節(jié)點(diǎn)33和節(jié)點(diǎn)34的電平都等于Vin，且電阻21和22相等，可得晶體管30的導(dǎo)通電阻RON，M30等于電阻20的阻值。由此可以推導(dǎo)出節(jié)點(diǎn)32的電平如下。最后利用升壓電路把節(jié)點(diǎn)32的電平提升一個(gè)固定RON,M30=1μnCoxWL(V32-Vin-VTHN)=R20→V32=Vin+VTHN+1μnCoxWLR20]]>電壓VBoost后作為采樣開(kāi)關(guān)31柵端(節(jié)點(diǎn)35)的控制電壓，則可由下式計(jì)算出采樣開(kāi)關(guān)管31的導(dǎo)通電阻與輸入信號(hào)和閾值電壓均無(wú)關(guān)，因此具有很高的線性度。
RON,M31=1μnCoxWL(Vin+VTHN+1μuCoxWLR20+Vdd-Vin-VTHN)=1μnCoxWL(1μnCoxWLR20+Vdd)]]>其中由元件23～28組成的升壓電路，具體采用了圖4中的結(jié)構(gòu)，為常規(guī)電路，將圖4中的Vin節(jié)點(diǎn)連接到圖3中的32節(jié)點(diǎn)，將圖4中的Vg節(jié)點(diǎn)連接到圖3中的35節(jié)點(diǎn)，就可以形成一個(gè)VBoost＝Vdd的升壓電路。
權(quán)利要求
1.一種高線性度CMOS模擬開(kāi)關(guān)，其特征在于由分壓電阻(20、21、22)、電壓提升電路、運(yùn)算放大器(29)、復(fù)制采樣開(kāi)關(guān)(30)和采樣開(kāi)關(guān)(31)經(jīng)電路連構(gòu)成，其中分壓電阻(20、21)形成從輸入信號(hào)端到地之間的分壓，分壓輸出連接到運(yùn)算放大器(29)的正輸入端；復(fù)制采樣管(30)的漏端連接到輸入信號(hào)端，柵端連接到運(yùn)算放大器(29)的輸出端，源端連接到運(yùn)算放大器(29)的負(fù)輸入端，分壓電阻(22)的一端連接到復(fù)制采樣開(kāi)關(guān)(30)的源端，另一端連接到地；電壓提升電路為常規(guī)電路，由時(shí)鐘Φs控制的開(kāi)關(guān)(23、27)，反向時(shí)鐘Φp控制的開(kāi)關(guān)(24、26、28)和電容(25)經(jīng)電路連接組成，其Vin連接到運(yùn)算放大器(29)的輸出端，Vg連接到采樣開(kāi)關(guān)(31)的柵端；采樣開(kāi)關(guān)(31)的漏端連接到輸入信號(hào)端，柵端連接到電壓提升電路的輸出端，源端連接到采用輸出端。
2.根據(jù)權(quán)利要求1所述的高線性度CMOS模擬開(kāi)關(guān)，其特征在于電阻(21、22)具有相同的阻值，且大于電阻(20)的阻值。
3.根據(jù)權(quán)利要求1所述的高線性度CMOS模擬開(kāi)關(guān)，其特征在于復(fù)制采樣開(kāi)關(guān)(30)和采樣開(kāi)關(guān)(31)具有相同的尺寸。
全文摘要
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體為一種具有高線性度的新型模擬開(kāi)關(guān)。它由3個(gè)分壓電阻、1個(gè)運(yùn)算放大器、1個(gè)復(fù)制采樣開(kāi)關(guān)、1個(gè)采樣開(kāi)關(guān)、1個(gè)升壓電路組成。由運(yùn)算放大器和復(fù)制采樣開(kāi)關(guān)形成負(fù)反饋電路，為復(fù)制采樣開(kāi)關(guān)復(fù)制出與采樣開(kāi)關(guān)相同的閾值電壓。將復(fù)制采樣開(kāi)關(guān)的柵電壓經(jīng)過(guò)升壓電路后，作為采樣開(kāi)關(guān)的控制信號(hào)，以消除采樣開(kāi)關(guān)導(dǎo)通電阻隨輸入信號(hào)和閾值電壓的變化，從而大大提高了采樣開(kāi)關(guān)的線性度。
文檔編號(hào)G11C27/02GK1901371SQ200610029168
公開(kāi)日2007年1月24日 申請(qǐng)日期2006年7月20日 優(yōu)先權(quán)日2006年7月20日
發(fā)明者彭云峰, 嚴(yán)偉, 周鋒 申請(qǐng)人:復(fù)旦大學(xué)