專利名稱：信息處理裝置的制作方法
發(fā)明
背景技術(shù)：
領(lǐng)域本發(fā)明涉及一種用于再現(xiàn)光盤設(shè)備等裝置內(nèi)的記錄介質(zhì)上的信息并對所述信息進(jìn)行解碼和解碼處理的信息處理裝置，更具體的說，本發(fā)明涉及一種用于再現(xiàn)信息的二進(jìn)制化電路單元的結(jié)構(gòu)。
背景技術(shù)：
在數(shù)字通用盤(DVD)等光盤記錄介質(zhì)中，數(shù)字信息串與受到抑制的直流(DC)分量一同被記錄下來。因此，原則上，如果在二進(jìn)制化已再現(xiàn)RF信號的同時(shí)通過AC耦合抽取DC分量，就可以讀出盤記錄介質(zhì)上的信息。
具體的說，通過光拾取器讀取記錄在盤記錄介質(zhì)上的數(shù)字信息，RF放大器對所述信息執(zhí)行預(yù)定的處理，以獲得數(shù)據(jù)串信號(RF信號)。然后，二進(jìn)制化電路對所述數(shù)據(jù)串信號(RE信號)二進(jìn)制化?；谠诙M(jìn)制化電路中二進(jìn)制化的RF信號，時(shí)鐘被提取出來，且作為數(shù)字二進(jìn)制數(shù)據(jù)(RF數(shù)據(jù))輸入到八到十四調(diào)制(EFM)解調(diào)電路，并被解調(diào)。
關(guān)于用于再現(xiàn)光盤設(shè)備等裝置中的盤記錄介質(zhì)的信息的二進(jìn)制化電路，現(xiàn)在已經(jīng)提出了多種建議方案(例如，參考日本未審查專利申請(Kokai)No.11-134800)。
圖1是用于光盤的二進(jìn)制化電路的結(jié)構(gòu)的實(shí)施例的電路圖。圖1中所示的這個(gè)二進(jìn)制化電路1具有比較器2、低通濾波器(LPF)3、限制電平反饋放大器4、用于消除直流分量(DC分量)的耦合電容器C1和C2、電阻器元件R1到R4、可變電阻器元件R5和R6以及電容器C3到C6。
二進(jìn)制化電路1通過耦合電容器C1和C2將DC分量從差分RF信號中去除，其結(jié)果作為信號RFAC和XRFAC輸入到比較器2，比較器2對所述信號二進(jìn)制化。二進(jìn)制化的信號輸入到未示出的PLL(鎖相環(huán))和LPF3。PLL進(jìn)行數(shù)據(jù)再現(xiàn)。LPF3積分二進(jìn)制化信號，以產(chǎn)生二進(jìn)制化信號的平均值A(chǔ)SY1。在理想狀態(tài)下，二進(jìn)制化信號的平均值以等式Vc＝(Vh-V1)/2給定，其中，二進(jìn)制化信號的H電平為Vh，L電平為V1。實(shí)際上，其數(shù)值不同于理想狀態(tài)下的數(shù)值，因此，信號ASY1的電平與理想平均值Vc并不一致。通過將放大平均值信號ASY1與理想平均值Vc之間的差獲得的電壓值定義為限制電平反饋放大器4處的限制電平并將其反饋到比較器2，可控制相對于理想狀態(tài)的差值，使其變?yōu)榱?0)。
然而，在所述結(jié)構(gòu)中，還存在下文中所指出的問題。所有這些問題都是劣化再現(xiàn)狀態(tài)的因素。
換句話說，在二進(jìn)制化RF信號的過程中，在如圖2A和2B所示的上升時(shí)間與下降時(shí)間的傳播延遲DLYR和DLYF之間存在時(shí)間差(上升時(shí)間與下降時(shí)間之間的傳播延遲的時(shí)間差將被稱為“傳播延遲差”)。此外，如圖3所示，在二進(jìn)制化信號輸入到LPF3的輸入節(jié)點(diǎn)ASY0處，其成為了形成波形干擾和在平均值信號ASY1中產(chǎn)生誤差的因素，其波形干擾例如過沖、下沖和波形鈍化。另外，用于與平均值信號ASY1相比較的參考電壓Vc在大批量生產(chǎn)的過程中發(fā)生變化，也成為了產(chǎn)生誤差的因素。同樣，反饋放大器4的輸入補(bǔ)償電壓在大批量生產(chǎn)的過程中也發(fā)生變化，并成為了產(chǎn)生誤差的因素。此外，比較器2的輸入補(bǔ)償電壓在大批量生產(chǎn)的過程中發(fā)生變化，成為產(chǎn)生誤差的因素。而且，由于溫度波動(dòng)、電壓波動(dòng)、老化等因素的影響，各種類型的誤差因素都在發(fā)生變動(dòng)，因此在運(yùn)輸?shù)倪^程中進(jìn)行控制是十分困難的。此外，需要將反饋控制為使H電平與L電平的長度在節(jié)點(diǎn)ASY0具有相同的數(shù)值。然而，從分支點(diǎn)CMPOUT到PLL的路徑上的傳播延遲差與從分支點(diǎn)CMPOUT到節(jié)點(diǎn)ASY0的路徑上的傳播延遲差并不重合，因此，即使在節(jié)點(diǎn)ASY0處于最佳狀態(tài)的情況下，輸入到PLL的信號也不是最佳狀態(tài)。也就是說，沒有加入反饋以使信號在輸入到PLL的輸入點(diǎn)處變成最佳。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠減小傳播延遲差和減少誤差因素、能夠?qū)崿F(xiàn)高精度的二進(jìn)制化控制并由此實(shí)現(xiàn)高精度再現(xiàn)的信息處理裝置。
根據(jù)本發(fā)明的第一方面，提供了一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取和再現(xiàn)記錄數(shù)據(jù)，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；再現(xiàn)狀態(tài)估計(jì)裝置，用于估計(jì)讀取數(shù)據(jù)的再現(xiàn)狀態(tài)；傳播延遲差控制量計(jì)算裝置，用于從所述再現(xiàn)狀態(tài)估計(jì)裝置的再現(xiàn)狀態(tài)估計(jì)值計(jì)算控制傳播延遲差的量值作為所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差值；和控制裝置，用于根據(jù)來自所述傳播延遲差控制量計(jì)算裝置的控制量控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
根據(jù)本發(fā)明的第二方面，提供了一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取和再現(xiàn)記錄數(shù)據(jù)，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；抖動(dòng)測量裝置，用于從測量的邊沿位置中測量編碼的抖動(dòng)信息；控制裝置，用于根據(jù)來自所述抖動(dòng)測量裝置的抖動(dòng)信息控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；和通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)。
根據(jù)本發(fā)明的第三方面，提供了一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取和再現(xiàn)記錄數(shù)據(jù)，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；邊沿間隔測量裝置，用于從測量的邊沿位置中測量邊沿間隔；控制裝置，用于根據(jù)來自所述邊沿間隔測量裝置的邊沿間隔控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；和通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)。
根據(jù)本發(fā)明的第四方面，提供了一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取和再現(xiàn)記錄數(shù)據(jù)，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；抖動(dòng)測量裝置，用于從測量的邊沿位置中測量編碼的抖動(dòng)信息；邊沿間隔測量裝置，用于從測量的邊沿位置中測量邊沿間隔；控制裝置，用于根據(jù)來自所述抖動(dòng)測量裝置的抖動(dòng)信息和來自所述邊沿間隔測量裝置的邊沿間隔控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；和通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)。
根據(jù)本發(fā)明的第五方面，提供了一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取記錄數(shù)據(jù)和將輸入數(shù)據(jù)作為預(yù)定格式的數(shù)據(jù)記錄在所述介質(zhì)上，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；抖動(dòng)測量裝置，用于從測量的邊沿位置中測量編碼的抖動(dòng)信息；控制裝置，用于根據(jù)來自所述抖動(dòng)測量裝置的抖動(dòng)信息控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)；解調(diào)電路，用于解調(diào)來自所述通道數(shù)據(jù)鑒別裝置的讀取數(shù)據(jù)；處理電路，用于對經(jīng)過所述解調(diào)的數(shù)據(jù)執(zhí)行預(yù)定的誤差校正碼解碼處理和編碼處理；調(diào)制電路，用于調(diào)制所述編碼數(shù)據(jù)，并將其作為記錄數(shù)據(jù)輸出到所述介質(zhì)；存儲(chǔ)器部分，包括可以存儲(chǔ)至少具有所述每個(gè)流水線級所需的容量的數(shù)據(jù)的至少一個(gè)存儲(chǔ)器，并可以被所述解調(diào)電路、處理電路和調(diào)制電路中的任意一個(gè)電路訪問；和總線部分，用于根據(jù)預(yù)定的狀態(tài)信息切換所述解調(diào)電路和處理電路與所述存儲(chǔ)器部分的存儲(chǔ)器之間的數(shù)據(jù)路徑，并在流水線級之間進(jìn)行數(shù)據(jù)傳輸。
根據(jù)本發(fā)明的第六方面，提供了一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取記錄數(shù)據(jù)和將輸入數(shù)據(jù)作為預(yù)定格式的數(shù)據(jù)記錄在所述介質(zhì)上，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量通過所述二進(jìn)制化裝置獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；邊沿間隔測量裝置，用于從測量的邊沿位置測量邊沿間隔；控制裝置，用于根據(jù)來自所述邊沿間隔測量裝置的邊沿間隔控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)；解調(diào)電路，用于解調(diào)通過所述通道數(shù)據(jù)鑒別裝置獲得的讀取數(shù)據(jù)；處理電路，用于對經(jīng)過所述解調(diào)的數(shù)據(jù)執(zhí)行預(yù)定的誤差校正碼解碼處理和編碼處理；調(diào)制電路，用于調(diào)制所述編碼數(shù)據(jù)，并將其作為記錄數(shù)據(jù)輸出到所述介質(zhì)；存儲(chǔ)器部分，包括可以存儲(chǔ)至少具有所述每個(gè)流水線級所需的容量的數(shù)據(jù)的至少一個(gè)存儲(chǔ)器，并可以被所述解調(diào)電路、處理電路和調(diào)制電路中的任意一個(gè)電路訪問；和總線部分，用于根據(jù)預(yù)定的狀態(tài)信息切換所述解調(diào)電路和處理電路與所述存儲(chǔ)器部分的存儲(chǔ)器之間的數(shù)據(jù)路徑，并在流水線級之間進(jìn)行數(shù)據(jù)傳輸。
根據(jù)本發(fā)明的第七方面，提供了一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取記錄數(shù)據(jù)和將輸入數(shù)據(jù)作為預(yù)定格式的數(shù)據(jù)記錄在所述介質(zhì)上，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；抖動(dòng)測量裝置，用于從測量的邊沿位置中測量編碼的抖動(dòng)信息；邊沿間隔測量裝置，用于從測量的邊沿位置測量邊沿間隔；控制裝置，用于根據(jù)來自所述抖動(dòng)測量裝置的抖動(dòng)信息和來自所述邊沿間隔測量裝置的邊沿間隔控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)；解調(diào)電路，用于解調(diào)來自所述通道數(shù)據(jù)鑒別裝置的讀取數(shù)據(jù)；處理電路，用于對經(jīng)過所述解調(diào)的數(shù)據(jù)執(zhí)行預(yù)定的誤差校正碼解碼處理和編碼處理；調(diào)制電路，用于調(diào)制所述編碼數(shù)據(jù)，并將其作為記錄數(shù)據(jù)輸出到所述介質(zhì)；存儲(chǔ)器部分，包括可以存儲(chǔ)至少具有所述每個(gè)流水線級所需的容量的數(shù)據(jù)的至少一個(gè)存儲(chǔ)器，并可以被所述解調(diào)電路、處理電路和調(diào)制電路中的任意一個(gè)電路訪問；和總線部分，用于根據(jù)預(yù)定的狀態(tài)信息切換所述解調(diào)電路和處理電路與所述存儲(chǔ)器部分的存儲(chǔ)器之間的數(shù)據(jù)路徑，并在流水線級之間進(jìn)行數(shù)據(jù)傳輸。
換句話說，根據(jù)本發(fā)明，例如，二進(jìn)制化裝置將從介質(zhì)讀取的數(shù)據(jù)轉(zhuǎn)換為二進(jìn)制數(shù)據(jù)，并將其輸出到邊沿位置測量裝置。邊沿位置測量裝置測量二進(jìn)制數(shù)據(jù)在時(shí)間軸上的邊沿位置，并將測量結(jié)果作為邊沿位置信息輸出到通道數(shù)據(jù)鑒別裝置、抖動(dòng)測量裝置和邊沿間隔測量裝置。通道數(shù)據(jù)鑒別裝置根據(jù)從邊沿位置測量裝置得到的邊沿位置信息相應(yīng)于通道時(shí)鐘再現(xiàn)數(shù)據(jù)。抖動(dòng)測量裝置根據(jù)邊沿位置測量裝置提供的邊沿位置信息測量抖動(dòng)量，并將結(jié)果輸出到控制裝置。邊沿間隔測量裝置根據(jù)來自邊沿位置測量裝置的邊沿位置信息測量邊沿間隔長度，并將結(jié)果輸出到控制裝置。之后，控制裝置根據(jù)來自抖動(dòng)測量裝置的抖動(dòng)信息以及來自邊沿間隔測量裝置的邊沿間隔長度通過控制例如二進(jìn)制化裝置的限制電平控制二進(jìn)制數(shù)據(jù)的傳播延遲差。
根據(jù)本發(fā)明，由于具有下述優(yōu)點(diǎn)，因而可以提高再現(xiàn)狀態(tài)，簡化生產(chǎn)過程，降低生產(chǎn)成本。換句話說，輸入到通道數(shù)據(jù)鑒別單元中的信號和用于計(jì)算傳播延遲差控制量的信號具有相同的精度，因此，使傳播誤差測量量為零，從而可以獲得最佳通道數(shù)據(jù)鑒別精度，實(shí)現(xiàn)高精度控制。此外，即使存在模擬電路元件的溫度波動(dòng)、電壓波動(dòng)、老化等因素的影響，也可以在執(zhí)行信號再現(xiàn)的同時(shí)進(jìn)行校正。此外，模擬電路元件在生產(chǎn)過程中產(chǎn)生的變化可以被校正。另外，所述控制是采用數(shù)字處理過程實(shí)現(xiàn)的，而不是利用信號的波形信息實(shí)現(xiàn)的，因此，誤差因素更少。再者，由模擬電路實(shí)現(xiàn)的元件數(shù)量很少。
本發(fā)明的這些和其它方面以及特征通過下文中參考附圖而給出的優(yōu)選實(shí)施例的詳細(xì)說明將更加明顯，其中圖1是通用二進(jìn)制化電路的結(jié)構(gòu)的實(shí)施例的電路圖；圖2A和2B是用于解釋作為圖1的電路中所出現(xiàn)的一個(gè)問題的差分傳播延遲的曲線圖；圖3是用于解釋作為圖1的電路中的一個(gè)誤差因素的波形干擾的曲線圖；圖4是根據(jù)本發(fā)明的實(shí)施例的作為信息處理裝置的DVD記錄/再現(xiàn)裝置的方框圖；圖5是根據(jù)本發(fā)明的實(shí)施例的作為信息處理裝置的DVD播放器的方框圖；圖6是根據(jù)本發(fā)明的實(shí)施例的作為信息處理裝置的DVD記錄器的方框圖；圖7是根據(jù)本發(fā)明的實(shí)施例的二進(jìn)制化電路的結(jié)構(gòu)的實(shí)施例的方框圖；圖8A到8C是根據(jù)本發(fā)明的實(shí)施例在抖動(dòng)測量單元中采用正交時(shí)鐘的情況下抖動(dòng)量測量狀態(tài)的曲線圖；圖9A和9B是根據(jù)本發(fā)明的實(shí)施例在邊沿間隔測量單元中采用正交時(shí)鐘的情況下邊沿間隔測量狀態(tài)的曲線圖；圖10是根據(jù)本發(fā)明實(shí)施例的傳播延遲差控制計(jì)算單元的結(jié)構(gòu)的具體實(shí)施例的電路圖；圖11A到11C是用于解釋根據(jù)本發(fā)明的實(shí)施例在傳播延遲差控制量計(jì)算單元中所進(jìn)行的抖動(dòng)量變換過程的曲線圖；圖12A到12C是用于解釋根據(jù)本發(fā)明的實(shí)施例的傳播延遲差控制量計(jì)算單元中所進(jìn)行的邊沿間隔長度變換過程的曲線圖；圖13是根據(jù)本發(fā)明的實(shí)施例的傳播延遲差控制量計(jì)算單元的結(jié)構(gòu)的另一實(shí)施例的電路圖；圖14是根據(jù)本發(fā)明的實(shí)施例的傳播延遲差控制量計(jì)算單元的結(jié)構(gòu)的再一實(shí)施例的電路圖；圖15是圖14的傳播路徑延遲單元的結(jié)構(gòu)的實(shí)施例的電路圖；圖16是根據(jù)本發(fā)明的實(shí)施例的二進(jìn)制化電路的通用結(jié)構(gòu)的方框圖；圖17是在數(shù)據(jù)再現(xiàn)的過程中進(jìn)行解碼并具體示出了數(shù)據(jù)路徑的情況下根據(jù)本發(fā)明的實(shí)施例的解碼器/編碼器電路中的誤差校正器、存儲(chǔ)器部分以及總線部分的具體結(jié)構(gòu)的方框圖；圖18是在數(shù)據(jù)記錄的過程中進(jìn)行編碼并具體示出了數(shù)據(jù)路徑的情況下根據(jù)本發(fā)明的實(shí)施例的解碼器/編碼器電路中的誤差校正器、存儲(chǔ)器部分以及總線部分的具體結(jié)構(gòu)的方框圖；圖19是用于解釋DVD數(shù)據(jù)格式的圖表，其示出了數(shù)據(jù)幀的結(jié)構(gòu)；
圖20是用于解釋DVD數(shù)據(jù)格式的圖表，其示出了ECC塊的結(jié)構(gòu)；圖21是用于解釋在解碼過程中狀態(tài)在狀態(tài)0與狀態(tài)1之間交替切換的圖表；圖22是在解碼過程中有效輸入狀態(tài)信息ST0的情況下由總線部分構(gòu)成的、存儲(chǔ)器部分的第一到第三存儲(chǔ)器以及流水線處理電路的連接結(jié)構(gòu)的方框圖，其中，所述流水線處理電路由EFM解調(diào)器、ECC電路、EDC電路和主機(jī)接口電路構(gòu)成；圖23是在解碼過程中有效輸入狀態(tài)信息ST1的情況下存儲(chǔ)器部分的第一到第三存儲(chǔ)器以及流水線處理電路的由總線部分構(gòu)成的連接結(jié)構(gòu)的方框圖，其中，所述流水線處理電路由EFM解調(diào)器、ECC電路、EDC電路和主機(jī)接口電路構(gòu)成；圖24是用于解釋在編碼過程中狀態(tài)在狀態(tài)0與狀態(tài)1之間交替切換的圖；圖25是在編碼過程中有效輸入狀態(tài)信息ST0的情況下存儲(chǔ)器部分的第一到第三存儲(chǔ)器以及流水線處理電路的由總線部分構(gòu)成的連接結(jié)構(gòu)的方框圖，其中，所述流水線處理電路由EFM解調(diào)器、ECC電路、EDC電路和主機(jī)接口電路構(gòu)成；圖26是在編碼過程中有效輸入狀態(tài)信息ST1的情況下存儲(chǔ)器部分的第一到第三存儲(chǔ)器以及流水線處理電路的由總線部分構(gòu)成的連接結(jié)構(gòu)的方框圖，其中，所述流水線處理電路由EFM解調(diào)器、ECC電路、EDC電路和主機(jī)接口電路構(gòu)成；圖27是用于解釋解碼器流水線處理過程的圖表；圖28是示出在根據(jù)本發(fā)明的實(shí)施例的電路中進(jìn)行解碼的過程中存儲(chǔ)器訪問狀態(tài)的圖表；圖29示出傳統(tǒng)電路中存儲(chǔ)器訪問狀態(tài)的圖表；圖30是用于解釋編碼器流水線處理過程的圖表；圖31是示出在根據(jù)本發(fā)明的實(shí)施例的電路中進(jìn)行編碼時(shí)存儲(chǔ)器訪問狀態(tài)的圖表；圖32是示出傳統(tǒng)電路中存儲(chǔ)器訪問狀態(tài)的圖表。
具體實(shí)施例方式
下面將參考附圖對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)的描述。在實(shí)施例中，將以光盤記錄/再現(xiàn)裝置(具體來說是DVD記錄/再現(xiàn)系統(tǒng))作為信息處理裝置為例來給出說明。
圖4是根據(jù)本發(fā)明的實(shí)施例的作為信息處理裝置的光盤記錄/再現(xiàn)裝置的方框圖，其采用了二進(jìn)制化電路。
如圖4所示，光盤記錄/再現(xiàn)裝置100具有光盤(下文簡稱為盤)101、主軸電機(jī)102、光拾取器103、致動(dòng)器104、滑板結(jié)構(gòu)105、RF放大器106、伺服數(shù)字信號處理器(伺服DSP)107、驅(qū)動(dòng)器電路108、激光驅(qū)動(dòng)器109、二進(jìn)制化電路110、時(shí)鐘再現(xiàn)電路111、物理地址讀取電路112、時(shí)鐘發(fā)生電路113、寫脈沖發(fā)生電路114、解碼器/編碼器電路(DEC/ENC)115、系統(tǒng)控制器116和主裝置117。
如后所述，所述光盤記錄/再現(xiàn)裝置100可以在解碼器/編碼器電路115中解碼從光盤101中讀出的數(shù)據(jù)，然后將其通過主機(jī)接口電路傳送到個(gè)人計(jì)算機(jī)(PC)或其它主裝置117。另一方面，所述裝置也可以通過主機(jī)接口電路接收來自主裝置117的數(shù)據(jù)，并且如后所述的，在解碼器/編碼器電路(DEC/ENC)115中對其編碼，將其記錄在盤101上。應(yīng)當(dāng)注意，作為一個(gè)實(shí)施例，本實(shí)施方式示出了PC作為主裝置與其進(jìn)行連接的系統(tǒng)結(jié)構(gòu)，但是本發(fā)明不僅能適用于PC，其也可以適用于視頻播放器、調(diào)諧器、游戲機(jī)、電話、網(wǎng)絡(luò)設(shè)備、視頻記錄器、汽車導(dǎo)航系統(tǒng)或其它裝置中的任意一種，只要其可以對數(shù)據(jù)進(jìn)行處理。
此外，本發(fā)明也可以構(gòu)成為如圖5所示的僅再現(xiàn)數(shù)據(jù)的系統(tǒng)或如圖6所示的僅記錄數(shù)據(jù)的系統(tǒng)。例如，圖5的光盤再現(xiàn)裝置100A可以由圖4的電路去除記錄系統(tǒng)所需的激光驅(qū)動(dòng)器109、物理地址讀取電路112、時(shí)鐘發(fā)生電路113以及寫脈沖發(fā)生電路114而構(gòu)成。而且，解碼器/編碼器電路115也可以僅由解碼電路115A構(gòu)成。例如，圖6的光盤記錄裝置100B可以由圖4的電路去除再現(xiàn)系統(tǒng)所需的二進(jìn)制化電路110和時(shí)鐘再現(xiàn)電路111而構(gòu)成。而且，解碼器/編碼器電路115可以僅由編碼器電路115B構(gòu)成。
下面的說明僅是示例性的。可以在系統(tǒng)中進(jìn)行多種改進(jìn)。本發(fā)明并不局限于下文中所描述的系統(tǒng)。
下面將參考附圖順序描述光盤記錄/再現(xiàn)裝置100的部件的梗概、DVD數(shù)據(jù)格式的具體構(gòu)成和功能、具備本發(fā)明特征的二進(jìn)制化電路100以及在再現(xiàn)和記錄時(shí)用于執(zhí)行預(yù)定流水線處理過程解碼器/編碼器電路(DEC/ENC)115。
盤101由主軸電機(jī)102驅(qū)動(dòng)旋轉(zhuǎn)。來自光拾取器103的激光束掃描盤101。盤101反射激光束的部分或所有的光線。光拾取器103具有激光二極管、用于將自所述激光二極管發(fā)射的激光束會(huì)聚到盤101的信號記錄表面的物鏡、用于改變自光盤101反射的光線的方向的偏振分束器、用于接收所述反射光的光檢測器等，致動(dòng)器104和由驅(qū)動(dòng)器電路108的驅(qū)動(dòng)信號S108a驅(qū)動(dòng)的滑板機(jī)構(gòu)105控制所述光拾取器在物鏡的光軸方向或盤徑向上移動(dòng)。光拾取器103將反射信號光在光檢測器中轉(zhuǎn)換為電信號，并將該信號輸出到RF放大器106。此時(shí)，入射到光拾取器103的光量由于盤101的結(jié)構(gòu)和物理特性的變化而產(chǎn)生變化，因此，反映盤的結(jié)構(gòu)和物理特性的信號被傳輸?shù)絉F放大器106。
致動(dòng)器104被驅(qū)動(dòng)器電路108的驅(qū)動(dòng)信號S108a控制驅(qū)動(dòng)，所述致動(dòng)器包括用于在盤徑方向上相對盤101的記錄軌道移動(dòng)由激光束形成的光點(diǎn)的跟蹤致動(dòng)器和用于在光軸方向上移動(dòng)光拾取器103的物鏡的聚焦致動(dòng)器?；鍣C(jī)構(gòu)105使用滑板進(jìn)給電機(jī)在盤徑向上移動(dòng)光拾取器103和致動(dòng)器104，所述滑板進(jìn)給電機(jī)以驅(qū)動(dòng)器電路108的驅(qū)動(dòng)信號S108a作為驅(qū)動(dòng)源而被控制驅(qū)動(dòng)。
RF放大器106對自光拾取器103傳送過來的多個(gè)信號進(jìn)行操作，產(chǎn)生跟蹤誤差信號TE和聚焦誤差信號FE，并將其輸出到伺服DSP107，對數(shù)據(jù)串信號(RF信號)整形，并將所述結(jié)果作為信號S106輸出到二進(jìn)制化電路110。此外，在將數(shù)據(jù)記錄到盤101的過程中，RF放大器106根據(jù)盤101的反射光將用于讀取物理地址的信號輸出到物理地址讀取電路112。
伺服DSP107使用在RF放大器106處產(chǎn)生的跟蹤誤差信號TE和聚焦誤差信號FE進(jìn)行聚焦伺服、跟蹤伺服以及滑動(dòng)伺服控制。伺服DSP107利用數(shù)字濾波器對跟蹤誤差信號TE和聚焦誤差信號FE執(zhí)行濾波處理，并將控制信號S107輸出到驅(qū)動(dòng)器電路108。
驅(qū)動(dòng)器電路108根據(jù)來自伺服DSP107的控制信號S107產(chǎn)生驅(qū)動(dòng)信號S108a，將電流或電壓提供給光拾取器103的致動(dòng)器104，在聚焦方向或跟蹤方向上移動(dòng)光拾取器103，和移動(dòng)滑板機(jī)構(gòu)105。由此，控制光點(diǎn)處于盤101上的讀取位置。
此外，主軸電機(jī)102的旋轉(zhuǎn)量通過監(jiān)控所提取的時(shí)鐘的頻率和相位而被控制保持恒定。或者，也可以通過監(jiān)控自主軸電機(jī)102輸出的旋轉(zhuǎn)位置信息的頻率和相位以例如驅(qū)動(dòng)器電路108的控制信號S108b控制所述旋轉(zhuǎn)量保持恒定。
激光驅(qū)動(dòng)器電路109驅(qū)動(dòng)光拾取器103的激光二極管，以在例如將數(shù)據(jù)記錄到盤101的過程中根據(jù)寫脈沖發(fā)生電路114產(chǎn)生的寫脈沖記錄期望的數(shù)據(jù)。
二進(jìn)制化電路110將來自RF放大器106的RF信號S106二進(jìn)制化，并將結(jié)果輸出到時(shí)鐘再現(xiàn)電路111。
這里，將參考附圖來詳細(xì)解釋作為本發(fā)明的特征的二進(jìn)制化電路110的具體結(jié)構(gòu)。
圖7是根據(jù)本發(fā)明實(shí)施例的二進(jìn)制化電路的結(jié)構(gòu)的實(shí)施例的方框圖。如圖7所示，所述二進(jìn)制化電路110具有比較器1101、邊沿位置測量單元1102、通道數(shù)據(jù)鑒別單元1103、抖動(dòng)測量單元1104、邊沿間隔測量單元1105、傳播延遲差控制量計(jì)算單元1106、數(shù)字/模擬轉(zhuǎn)換器(DAC)1107、用于消除DC分量的耦合電容器C101和C102、電容器C103和C104以及可變電阻器元件R101和R102。
二進(jìn)制化電路110接收來自RF放大器106的差分RF信號S106，通過耦合電容器C101和C102去處DC分量，并將結(jié)果作為前相信號RFAC和反相信號XRFAC輸入到比較器1101。這里，當(dāng)RF信號S106以一個(gè)相位從RF放大器106中輸出時(shí)，XRFAC通過耦合電容器C102連接到地線GND。比較器1101將前相信號RFAC與反相信號XRFAC轉(zhuǎn)換為二進(jìn)制數(shù)據(jù)(信號)S1101，之后，所述數(shù)據(jù)(信號)輸出到邊沿位置測量單元1102。
邊沿位置測量單元1102具有多相(n相)壓控振蕩器(VCO)11021、相對于二進(jìn)制信號S1101的輸入并行設(shè)置的n個(gè)觸發(fā)器FF101到FF10n以及相應(yīng)于觸發(fā)器FF11到FF1n的輸出設(shè)置的n個(gè)觸發(fā)器FF111到FF11n。
邊沿位置測量單元1102通過來自多相VCO11021的多相時(shí)鐘測量由比較器1101提供的二進(jìn)制信號S1101在時(shí)間軸上的邊沿位置。假設(shè)多相VCO11021具有例如32個(gè)相位的輸出時(shí)鐘CLK1到CLK32，并且，假設(shè)相鄰相位之間的邊沿位置間隔在所有相位之間都是相等的?？梢詫Χ嘞郪CO11021的頻率進(jìn)行控制，使其變成例如通道時(shí)鐘頻率。這時(shí)，測出的邊沿位置精度為1/32T。這里，1T是一個(gè)通道時(shí)鐘周期。應(yīng)當(dāng)注意，所述VOC不一定是多相VCO，VCO的頻率并不總是通道時(shí)鐘頻率，其也可以是所述頻率的整數(shù)倍或分?jǐn)?shù)倍，或者還可以是與通道時(shí)鐘頻率完全無關(guān)的頻率?？梢韵鄬τ谕ǖ罆r(shí)鐘頻率以足夠高的精度測量邊沿位置。邊沿位置測量單元1102將以1/32T的精度測量的邊沿位置信息S1102輸出到通道數(shù)據(jù)鑒別單元1103、抖動(dòng)測量單元1104、邊沿間隔測量單元1105。
通道數(shù)據(jù)鑒別單元1103是一種PLL，也被稱為“數(shù)字PLL”。通道數(shù)據(jù)鑒別單元1103基于來自邊沿位置測量單元1102的邊沿位置信息S1102再現(xiàn)相應(yīng)于通道時(shí)鐘的數(shù)據(jù)，并將其輸出到時(shí)鐘再現(xiàn)電路111。
抖動(dòng)測量單元1104根據(jù)來自邊沿位置測量單元1102的邊沿位置信息S1102測量抖動(dòng)量，并將所述結(jié)果輸出到傳播延遲差控制量計(jì)算單元1106。這時(shí)，二進(jìn)制信號極性被輸入到傳播延遲差控制量計(jì)算單元1106。這里，“抖動(dòng)”意味著在以通道時(shí)鐘進(jìn)行數(shù)據(jù)鑒別時(shí)二進(jìn)制信號的理想位置與真實(shí)位置之間存在偏差量。圖8A到8C是當(dāng)使用正交時(shí)鐘時(shí)抖動(dòng)測量的狀態(tài)的視圖。圖8A示出了二進(jìn)制信號S1101，圖8B示出了多相時(shí)鐘CLKn的上升沿EDGR，圖8C示出了通道時(shí)鐘位置PCK。
邊沿間隔測量單元1105根據(jù)來自邊沿位置測量單元1102的邊沿位置信息S1102測量邊沿間隔長度，并將結(jié)果輸出到傳播延遲差控制量計(jì)算單元1106。這時(shí)，二進(jìn)制信號極性被輸入到傳播延遲差控制量計(jì)算單元1106。圖9A和9B是表示當(dāng)使用正交時(shí)鐘時(shí)邊沿間隔測量的狀態(tài)的視圖。圖9A示出了二進(jìn)制信號S1101，圖9B示出了多相時(shí)鐘CLKn的上升沿。
傳播延遲差控制量計(jì)算單元1106接收作為輸入信號的來自抖動(dòng)測量單元1104的抖動(dòng)量以及來自邊沿間隔測量單元1105的邊沿間隔長度，并通過經(jīng)過DAC1107加入比較器1107的限制電平電壓來控制傳播延遲差。將所述限制電平電壓確定為使抖動(dòng)誤差量或數(shù)字和數(shù)值(DSV)誤差量或者這兩個(gè)量值都變小。這里，DSV誤差量表示當(dāng)H電平為1、L電平為0時(shí)距離平均值0.5的偏差量。
圖10是根據(jù)本發(fā)明的實(shí)施例的傳播延遲差控制量計(jì)算單元1106的具體結(jié)構(gòu)的視圖。如圖10所示，所述傳播延遲差控制量計(jì)算單元1106具有切換電路11061和11062、放大器11063到11066、數(shù)字濾波器11067和11068以及加法器11069。應(yīng)當(dāng)注意，數(shù)字濾波器11067和11068是典型的LPF。
傳播延遲差控制量計(jì)算單元1106接收作為輸入信號的來自抖動(dòng)測量單元1104的抖動(dòng)測量值和與邊沿相隨的二進(jìn)制信號的極性。所述計(jì)算單元根據(jù)二進(jìn)制信號的極性(在H電平時(shí)為1，在L電平時(shí)為0)在切換電路11061中對抖動(dòng)量執(zhí)行變換處理，然后將其輸入到數(shù)字濾波器11067。數(shù)字濾波器1067的輸出在放大器11065中以Gj為增益而被放大。另一方面，邊沿間隔長度測量值與二進(jìn)制信號的極性自邊沿間隔測量單元1105輸入。其根據(jù)二進(jìn)制信號的極性在切換電路11062中對邊沿間隔長度執(zhí)行變換處理，然后輸入到數(shù)字濾波器11068中。數(shù)字濾波器11068的輸出在放大器11066中以Gj為增益而被放大。抖動(dòng)量和邊沿間隔長度被濾波，之后在加法器11069中相加，成為傳播延遲差控制量。當(dāng)控制量變大時(shí)，傳播延遲差控制量計(jì)算單元1106增大限制電平，當(dāng)控制量變小時(shí)，計(jì)算單元減小限制電平。應(yīng)當(dāng)注意，放大器11065和11066的增益Gi和Gj其中之一也可以是零。
這里，將參考圖11A到11C對傳播延遲差控制量計(jì)算單元1106中所進(jìn)行的抖動(dòng)量的變換過程進(jìn)行詳細(xì)解釋。在圖11A到11C中，SLC1代表第一限制電平，SLC2代表第二限制電平。此外，圖11A示出了二進(jìn)制化之前的前相信號RFAC，圖11B示出了基于第一限制電平SLC1的二進(jìn)制信號S1101-1，圖11C示出了基于第二限制電平SLC2的二進(jìn)制化信號S1101-2。另外，附圖中的向上箭頭示出了通道時(shí)鐘邊沿。與第一限制電平SLC1相應(yīng)的二進(jìn)制信號S1101-1具有抖動(dòng)。
從圖11A到11C中可以得知，限制電平對于上升沿處的正向抖動(dòng)必須較小，對于下降沿的負(fù)向抖動(dòng)也必須較小。因此，當(dāng)與所述邊沿相隨的RF二進(jìn)制信號為H時(shí)，由于所述邊沿是上升沿，因此，抖動(dòng)量反相。
下面將參考圖12A到12C對傳播延遲差控制量計(jì)算單元1106中所進(jìn)行的對邊沿間隔長度變換的過程進(jìn)行詳細(xì)解釋。在圖12A到12C中，SLC1表示第一限制電平，SLC2表示第二限制電平。此外，圖12A示出了二進(jìn)制化之前的前向信號RFAC，圖12B示出了基于第一限制電平SLC1的二進(jìn)制信號S1101-1，圖12C示出了基于第二限制電平SLC2的二進(jìn)制信號S1101-2。
從圖12A到12C中可以看出，在與第一限制電平SLC1相應(yīng)的二進(jìn)制信號S1101-1中，H部分和L部分是不平衡的。為了消除所述不平衡，有必要在H部分很長時(shí)增大限制電平，在L部分很長時(shí)減小限制電平。因此，H部分的邊沿間隔取正值，L部分的邊沿間隔取負(fù)值。
通過采用上述二進(jìn)制化電路110，由于存在下述優(yōu)點(diǎn)，可以提高再現(xiàn)狀態(tài)，簡化生產(chǎn)過程，降低生產(chǎn)成本。換句話說，輸入到通道數(shù)據(jù)鑒別單元1103的信號以及用于計(jì)算傳播延遲誤差控制量的信號具有相同的精度，因此，使傳播誤差的測量量變?yōu)榱?，這將導(dǎo)致最佳的通道數(shù)據(jù)鑒別精度，并能實(shí)現(xiàn)高精度控制。此外，即使模擬電路元件中存在溫度波動(dòng)、電壓波動(dòng)、老化等因素，也可以在再現(xiàn)信號的同時(shí)對它們進(jìn)行校正。并且，模擬電路元件的生產(chǎn)過程中的變化也可以被校正。此外，由于采用數(shù)字處理過程進(jìn)行控制，而沒有使用信號波形信息，因此，誤差因素很少。另外，需要由模擬電路實(shí)現(xiàn)的元件數(shù)很少。
應(yīng)當(dāng)注意，邊沿位置測量單元1102不一定使用上述多相時(shí)鐘，其也可以通過使用頻率遠(yuǎn)遠(yuǎn)高于通道時(shí)鐘的時(shí)鐘來測量邊沿位置。此外，VCO可以與通道時(shí)鐘同步或不同步。要點(diǎn)在于可以以足夠高的精度測量出邊沿位置。
此外，如圖13所示，傳播延遲差控制量計(jì)算單元1106A可以通過控制二進(jìn)制信號的驅(qū)動(dòng)能力來控制傳播延遲上的差別。也就是說，當(dāng)比較器1101中存在傳播延遲差時(shí)，其利用了下述事實(shí)其上升特性/下降特性曲線越陡峭(驅(qū)動(dòng)能力越高)，傳播延遲差越小，其上升特性/下降特性曲線越鈍(驅(qū)動(dòng)能力越小)，傳播延遲差越大。
此外，例如，如圖14所示，傳播延遲差控制量計(jì)算單元1106B可以通過以傳播路徑選擇器1108改變二進(jìn)制信號的傳播路徑來控制傳播延遲差。傳播路徑選擇器1108由例如圖15中所示的緩沖器BF1到BF42以及選擇器11081實(shí)現(xiàn)。帶有+標(biāo)記的緩沖器BF22到BF42下降沿的延遲量大于上升沿的延遲量，帶有一標(biāo)記的緩沖器BF1到BF21下降沿的延遲量小于上升沿的延遲量。由于采用了這種結(jié)構(gòu)，傳播延遲量可以受到控制。
此外，圖16是示出根據(jù)本發(fā)明的實(shí)施例的二進(jìn)制化電路110的常用形式的結(jié)構(gòu)視圖。二進(jìn)制化電路110主要具有下述結(jié)構(gòu)。
1)其具有配備有傳播延遲差控制功能的量化單元1101A；2)測量量化信號的邊沿位置之后，以數(shù)字方式進(jìn)行處理；和3)在邊沿位置測量之后的數(shù)字處理過程中，抖動(dòng)測量單元1104、邊沿間隔測量單元1105以及通道數(shù)據(jù)鑒別單元1103具有相同的模擬/數(shù)字接口。
應(yīng)當(dāng)注意，在圖16中，傳播延遲差調(diào)節(jié)單元1109相當(dāng)于圖7的結(jié)構(gòu)中的DAC1107，相當(dāng)于對圖13的結(jié)構(gòu)中構(gòu)成量化單元1101A的比較器1101的驅(qū)動(dòng)能力進(jìn)行的調(diào)整，相當(dāng)于在圖14的結(jié)構(gòu)中包括比較器1101和傳播路徑延遲單元1108的結(jié)構(gòu)。
時(shí)鐘再現(xiàn)電路111包括PLL電路，基于在二進(jìn)制化電路110中二進(jìn)制化的RF信號來提取時(shí)鐘，并將RF信號作為數(shù)字信號輸出到解碼器/編碼器電路115。所述時(shí)鐘再現(xiàn)電路111包括例如圖7、圖13以及圖14的通道數(shù)據(jù)鑒別單元1103。
這樣，在RF信號被二進(jìn)制化之后，時(shí)鐘被提取出來。二進(jìn)制化和時(shí)鐘提取結(jié)束之后的信號變成數(shù)字信號，所述數(shù)字信號輸入到解碼器/編碼器電路115，并進(jìn)行EFM+解調(diào)。在這種情況下，將一系列數(shù)據(jù)輸入到用于執(zhí)行流水線處理的解碼器/編碼器電路115，所述數(shù)據(jù)具有以塊(BLK)為單位的每個(gè)流水線級所需的數(shù)量。例如，可以連續(xù)提供多個(gè)塊(例如BLK1到BLK3)。
物理地址讀取電路112在記錄數(shù)據(jù)時(shí)將根據(jù)從RF放大器106提供的信號把將要被記錄的物理地址提供到寫脈沖發(fā)生電路114。時(shí)鐘發(fā)生電路113在記錄數(shù)據(jù)時(shí)基于解碼器/編碼器電路115編碼并進(jìn)行EFM+調(diào)制的數(shù)據(jù)提取時(shí)鐘，將其輸出到寫脈沖發(fā)生電路114。寫脈沖發(fā)生電路114根據(jù)來自時(shí)鐘發(fā)生電路113的時(shí)鐘以及來自物理地址讀取電路112的物理地址產(chǎn)生期望的寫脈沖，并將其輸出到激光驅(qū)動(dòng)器109。激光驅(qū)動(dòng)器電路109根據(jù)所述寫脈沖驅(qū)動(dòng)光拾取器103的激光二極管，并將期望的數(shù)據(jù)記錄在盤101的期望軌道的期望位置上。
一個(gè)或多個(gè)一連串的塊單元(下文稱為“塊數(shù)據(jù)”)被輸入到解碼器/編碼器電路115，所述解碼器/編碼器電路使用能夠切換連接的多個(gè)存儲(chǔ)器以及跟蹤緩沖器執(zhí)行解碼器流水線處理和編碼器流水線處理。在進(jìn)行解碼的情況下，解碼器/編碼器電路115根據(jù)狀態(tài)信息ST0或ST1并行訪問多個(gè)存儲(chǔ)器(例如兩個(gè)存儲(chǔ)器，即，第一和第二存儲(chǔ)器)，執(zhí)行解碼，將處理后的數(shù)據(jù)存儲(chǔ)在跟蹤存儲(chǔ)器中，然后根據(jù)來自主裝置117的請求將存儲(chǔ)在跟蹤存儲(chǔ)器中的數(shù)據(jù)傳輸?shù)街餮b置117。在進(jìn)行編碼的情況下，解碼器/編碼器電路115將來自主裝置117、以塊單元形式傳輸?shù)挠脩魯?shù)據(jù)寫入到用作跟蹤緩沖器的第三存儲(chǔ)器，開始編碼，根據(jù)狀態(tài)信息ST0或ST1并行訪問多個(gè)存儲(chǔ)器，以進(jìn)行編碼，最后將結(jié)果輸出到時(shí)鐘發(fā)生電路113。
解碼器/編碼器電路115基本具有如圖4到6所示的作為主要元件的EFM+解調(diào)器1151、EFM+調(diào)制器1152、誤差校正器1153、主機(jī)接口電路1154、存儲(chǔ)器部分1155以及總線部分1156，其中所述誤差校正器具有奇偶校驗(yàn)碼產(chǎn)生功能，所述校正器可以用作誤差處理電路和記錄數(shù)據(jù)準(zhǔn)備電路。
EFM+解調(diào)器1151在再現(xiàn)數(shù)據(jù)時(shí)對塊再現(xiàn)電路111以一系列數(shù)據(jù)塊的形式提供的數(shù)字RF信號執(zhí)行EFM+解調(diào)，并根據(jù)狀態(tài)信息ST0和ST1通過總線部分1156將解調(diào)后的數(shù)據(jù)寫入到存儲(chǔ)器部分1155中的多個(gè)存儲(chǔ)器(如本實(shí)施例所述，第一存儲(chǔ)器和第二存儲(chǔ)器中的兩個(gè)存儲(chǔ)器)中的任意一個(gè)中。
EFM+調(diào)制器1152根據(jù)狀態(tài)信息ST1或ST2讀出給出ECC奇偶校驗(yàn)碼等且存儲(chǔ)在存儲(chǔ)器部分1155的多個(gè)存儲(chǔ)器中的任一個(gè)中的用戶數(shù)據(jù)(準(zhǔn)備好的要被記錄的數(shù)據(jù))，對讀出數(shù)據(jù)執(zhí)行EFM+調(diào)制，并將結(jié)果作為二進(jìn)制信號輸出到時(shí)鐘發(fā)生電路113。
在本發(fā)明實(shí)施例中，在解碼過程中，使用隨EFM+解調(diào)器1151和誤差處理電路之間的至少一個(gè)電路的處理狀況的改變而變化的信息作為狀態(tài)信息ST0和ST2。具體的說，當(dāng)EFM+解調(diào)器1151將EFM+解調(diào)后的數(shù)據(jù)寫入第一或第二存儲(chǔ)器時(shí)，其在狀態(tài)0和狀態(tài)1之間交替變化。在狀態(tài)0時(shí)，所述數(shù)據(jù)成為狀態(tài)信息ST0，而在狀態(tài)1時(shí)，其成為狀態(tài)信息ST1。在編碼過程中，使用隨EFM+調(diào)制器1152與作為記錄數(shù)據(jù)準(zhǔn)備電路的誤差校正器1153之間的至少一個(gè)電路的處理狀況的改變而變化的信息作為狀態(tài)信息ST0和ST1。具體的說，當(dāng)EFM+調(diào)制器1152從第一存儲(chǔ)器或第二存儲(chǔ)器中讀出用于EFM+調(diào)制的要被記錄的數(shù)據(jù)時(shí)，其在狀態(tài)0和狀態(tài)1之間交替變化。在狀態(tài)0時(shí)，其成為狀態(tài)信息ST0，而在狀態(tài)1時(shí)，其成為狀態(tài)信息ST1。
應(yīng)當(dāng)注意，狀態(tài)信息并不局限于隨電路的處理狀況變化的信息。也可以如此構(gòu)成系統(tǒng)，使?fàn)顟B(tài)信息ST0和ST1在例如定時(shí)器的控制下每隔預(yù)定時(shí)間被交替輸出。各種方式都是可能的。此外，由于本實(shí)施例中包含了第一存儲(chǔ)器和第二存儲(chǔ)器兩個(gè)存儲(chǔ)器，因此使用了兩個(gè)狀態(tài)信息，但是，也可以根據(jù)存儲(chǔ)器的數(shù)量適當(dāng)改變狀態(tài)信息的數(shù)量。
誤差校正器1153包括ECC電路和EDC電路。當(dāng)再現(xiàn)數(shù)據(jù)時(shí)，其根據(jù)狀態(tài)信息ST0和ST1通過總線部分1156讀出寫入到存儲(chǔ)器部分1115的多個(gè)存儲(chǔ)器中的任意一個(gè)中的經(jīng)過EFM+解調(diào)的數(shù)據(jù)，執(zhí)行EEC處理和EDC處理之類的誤差校正處理，同時(shí)限據(jù)狀態(tài)信息ST0和ST1訪問存儲(chǔ)器部分1155的多個(gè)存儲(chǔ)器，通過總線部分1156將已經(jīng)經(jīng)過誤差校正的數(shù)據(jù)存儲(chǔ)到存儲(chǔ)器部分1156的跟蹤存儲(chǔ)器中。此外，當(dāng)記錄數(shù)據(jù)時(shí)，誤差校正器1153通過總線部分1156從存儲(chǔ)器部分1155的跟蹤存儲(chǔ)器中讀出用戶數(shù)據(jù)，進(jìn)行加擾、EDC奇偶校驗(yàn)碼產(chǎn)生、ID產(chǎn)生、各種字段信息產(chǎn)生等操作，并根據(jù)每個(gè)塊單元的狀態(tài)信息ST0和ST1將加擾用戶數(shù)據(jù)、EDC奇偶校驗(yàn)碼、ID以及各種字段信息交替寫入存儲(chǔ)器部分1155的多個(gè)存儲(chǔ)器中。
當(dāng)再現(xiàn)數(shù)據(jù)時(shí)，主機(jī)接口電路1154根據(jù)來自主裝置117的請求將存儲(chǔ)器部分1155的跟蹤存儲(chǔ)器中存儲(chǔ)的解碼后的數(shù)據(jù)傳送到主裝置117。當(dāng)記錄數(shù)據(jù)時(shí)，主機(jī)接口電路1154通過總線部分1156將來自主裝置117的以塊單元形式傳送的要被編碼的用戶數(shù)據(jù)寫入到存儲(chǔ)器部分1155的跟蹤緩沖器中。
存儲(chǔ)器部分1155包括多個(gè)存儲(chǔ)器(在本實(shí)施例中為兩個(gè)存儲(chǔ)器，即第一存儲(chǔ)器和第二存儲(chǔ)器)，所述存儲(chǔ)器可以由例如用作所述存儲(chǔ)器的能夠存儲(chǔ)具有每個(gè)流水線級所需的容量的數(shù)據(jù)的SRAM以及用作緩沖存儲(chǔ)器(第三存儲(chǔ)器)的由例如DRAM構(gòu)成的存儲(chǔ)器組成，所述存儲(chǔ)部分在再現(xiàn)數(shù)據(jù)和記錄數(shù)據(jù)的過程中執(zhí)行下述處理過程。當(dāng)再現(xiàn)數(shù)據(jù)時(shí)，存儲(chǔ)器部分1155將通過根據(jù)狀態(tài)信息ST0和ST1形成的總線部分1156的數(shù)據(jù)路徑提供的經(jīng)過EFM+解調(diào)器1151EFM+解調(diào)的以塊為單位的數(shù)據(jù)交替寫入到第一存儲(chǔ)器和第二存儲(chǔ)器，通過根據(jù)狀態(tài)信息ST0和ST1形成的總線部分1156的數(shù)據(jù)路徑從第一存儲(chǔ)器或第二存儲(chǔ)器中讀出沒有寫入到誤差校正器1153的記錄數(shù)據(jù)，將用于誤差校正的數(shù)據(jù)(EDC)寫入到第一存儲(chǔ)器或第二存儲(chǔ)器，并將結(jié)束誤差校正的數(shù)據(jù)存儲(chǔ)到第三存儲(chǔ)器(跟蹤存儲(chǔ)器)。當(dāng)記錄數(shù)據(jù)時(shí)，存儲(chǔ)器部分1155通過總線部分1156將自主裝置117以塊為單位(或以小扇區(qū)為單位，1數(shù)據(jù)塊＝16扇區(qū))傳輸?shù)挠脩魯?shù)據(jù)寫入到用作跟蹤緩沖器的第三存儲(chǔ)器(跟蹤存儲(chǔ)器)，誤差校正器1153在編碼開始之后讀出存儲(chǔ)在第三存儲(chǔ)器中的用戶數(shù)據(jù)，在誤差校正器1153中加擾的用戶數(shù)據(jù)、EDC奇偶校驗(yàn)碼、ID和各種字段信息通過根據(jù)狀態(tài)信息ST0和ST1形成的總線部分1156的數(shù)據(jù)路徑，將每個(gè)數(shù)據(jù)塊單位交替寫入到第一存儲(chǔ)器和第二存儲(chǔ)器，EFM+調(diào)制器1152讀出存儲(chǔ)在第一存儲(chǔ)器或第二存儲(chǔ)器中的數(shù)據(jù)。
總線部分1156具有用于根據(jù)狀態(tài)信息ST0和ST1在EFM+解調(diào)器1151、EFM+調(diào)制器1152與誤差校正器1153之間與存儲(chǔ)器部分1155的第一存儲(chǔ)器和第二存儲(chǔ)器切換數(shù)據(jù)傳輸路徑的路徑切換功能，可以在誤差校正器1153和主機(jī)接口電路1154以及存儲(chǔ)器部分1155的跟蹤緩沖器之間形成數(shù)據(jù)傳輸路徑，在再現(xiàn)數(shù)據(jù)的過程中有效執(zhí)行解碼流水線處理和在記錄數(shù)據(jù)的過程中執(zhí)行編碼流水線處理。
下面將詳細(xì)描述解碼器/編碼器電路115中的誤差校正器1153、存儲(chǔ)器部分1155以及總線部分1156的更加具體的結(jié)構(gòu)和功能。
圖17是在再現(xiàn)數(shù)據(jù)的過程中進(jìn)行解碼的情況下解碼器/編碼器電路115中的誤差校正器1153、存儲(chǔ)器部分1155以及總線部分1156的具體結(jié)構(gòu)的視圖，其具體示出了數(shù)據(jù)路徑。此外，圖18是在記錄數(shù)據(jù)的過程中進(jìn)行編碼的情況下解碼器/編碼器電路115中的誤差校正器1153、存儲(chǔ)器部分1155以及總線部分1156的具體結(jié)構(gòu)的視圖，其具體示出了數(shù)據(jù)路徑。在這些附圖中，WR代表寫操作，RD代表讀操作。
圖17和圖18的誤差校正器1153包括ECC電路11531和EDC電路11532。圖17和圖18的存儲(chǔ)器部分1155包括由例如SRAM構(gòu)成的第一存儲(chǔ)器11551(有時(shí)也被稱為存儲(chǔ)器α)、由例如SRAM構(gòu)成的第二存儲(chǔ)器11552(有時(shí)也被稱為存儲(chǔ)器β)以及由DRAM構(gòu)成的第三存儲(chǔ)器(跟蹤存儲(chǔ)器)11553。圖17和圖18的總線部分1156具有EFM+解調(diào)器1151、EFM+調(diào)制器1152、誤差校正器1153的ECC電路11531、包括根據(jù)狀態(tài)信息ST0和ST1切換EDC電路11532與存儲(chǔ)器部分1155的第一存儲(chǔ)器11551和第二存儲(chǔ)器11552之間的數(shù)據(jù)傳輸路徑的功能的第一總線(E-BUS)11561以及用于在EDC電路11532與主機(jī)接口電路1154以及存儲(chǔ)器部分1155的第三存儲(chǔ)器(跟蹤存儲(chǔ)器)11553之間形成數(shù)據(jù)傳輸路徑的第二總線(T-BUS)11562。
這里，為了易于理解下述說明，將參考圖19和圖20概述DVD的數(shù)據(jù)格式。
圖19是用于解釋DVD數(shù)據(jù)格式的圖表，其示出了數(shù)據(jù)幀結(jié)構(gòu)。圖20是用于解釋DVD數(shù)據(jù)格式的圖表，其示出了ECC塊結(jié)構(gòu)。
如圖19所示，數(shù)據(jù)幀由2046字節(jié)的主數(shù)據(jù)、排布在主數(shù)據(jù)的標(biāo)頭側(cè)的4字節(jié)的ID(識別數(shù)據(jù))、2字節(jié)的IED(ID誤差檢測碼)、6字節(jié)的CPR MAI(版權(quán)管理信息)以及主數(shù)據(jù)之后的4字節(jié)的EDC(誤差檢測碼)總共2064字節(jié)構(gòu)成。在具有上述結(jié)構(gòu)的數(shù)據(jù)幀中，經(jīng)過EDC計(jì)算，添加了2048字節(jié)的主數(shù)據(jù)。其變成了加擾幀。
一個(gè)ECC塊由16個(gè)連續(xù)的加擾幀構(gòu)成。即，如圖20所示，ECC塊由作為信息字段的16個(gè)加擾幀形成。圖20中所示的172字節(jié)×192行等于72字節(jié)×12行×16加擾幀。172列中的每一列都給予了一里德-索羅門(RS)16字節(jié)外碼奇偶校正碼(PO)。包括PO碼的208行中的每一行都給予了10字節(jié)內(nèi)碼奇偶校正碼(PI)。
在解碼過程中，ECC電路11531對存儲(chǔ)在存儲(chǔ)器部分1155的第一存儲(chǔ)器11551和第二存儲(chǔ)器11552中的經(jīng)過EFM+解調(diào)的塊數(shù)據(jù)進(jìn)行誤差校正處理。解碼時(shí)在ECC電路11531中進(jìn)行的誤差校正處理的存儲(chǔ)器訪問伴隨著PI碼的讀取操作、根據(jù)PI碼的誤差校正結(jié)果的誤差校正處理、PO碼的讀取操作以及根據(jù)PO碼的誤差校正結(jié)果的誤差校正處理一同進(jìn)行。根據(jù)需要，PI校正和PO校正重復(fù)進(jìn)行。在編碼過程中，ECC電路11531將ECC奇偶校驗(yàn)碼附加到經(jīng)過EDC電路11532進(jìn)行的所謂EDC處理的存儲(chǔ)在第一存儲(chǔ)器11551或第二存儲(chǔ)器11552中的數(shù)據(jù)上。誤差校正處理為以下述方式進(jìn)行的處理從存儲(chǔ)器中讀出具有誤差的數(shù)據(jù)，從檢測誤差和讀出數(shù)據(jù)中計(jì)算校正數(shù)據(jù)和將校正數(shù)據(jù)寫入到存儲(chǔ)器中。編碼時(shí)ECC電路11531的存儲(chǔ)器訪問伴隨著PI碼的讀取操作、PI碼的奇偶校驗(yàn)碼部分重寫處理、PO碼的讀取操作以及PO碼的奇偶校驗(yàn)碼部分重寫處理一同進(jìn)行。應(yīng)當(dāng)注意，可以采用兩種方法實(shí)現(xiàn)對奇偶校驗(yàn)碼部分的重寫處理。第一種方法是從存儲(chǔ)器中讀出奇偶校驗(yàn)碼部分、計(jì)算正確的奇偶校驗(yàn)碼和將奇偶校驗(yàn)碼寫入到存儲(chǔ)器n。第二種方法是直接寫入正確的奇偶校驗(yàn)碼，而不必讀出奇偶檢驗(yàn)碼部分。
EDC電路11532(參考圖17)在解碼過程中對誤差較正處理之后的數(shù)據(jù)執(zhí)行EDC校驗(yàn)和解擾，并將解擾后的數(shù)據(jù)寫入到存儲(chǔ)器部分1155的跟蹤緩沖器(第三存儲(chǔ)器)11553。
這里，EDC校驗(yàn)和解擾是同時(shí)進(jìn)行的。由于數(shù)據(jù)讀取序列在兩個(gè)處理中是相同的，因此，這是可以做到的。解擾是通過采用用于加擾的某密鑰信息(密鑰)解擾通過使用該密鑰信息(密鑰)加擾的數(shù)據(jù)。解擾數(shù)據(jù)并不寫回原存儲(chǔ)器，而是寫入到存儲(chǔ)器部分1155的跟蹤緩沖器(第三存儲(chǔ)器)11553。因此，在解碼處理系統(tǒng)11532D中，同時(shí)進(jìn)行從存儲(chǔ)器部分1155的第一存儲(chǔ)器(存儲(chǔ)器α)11551或從第二存儲(chǔ)器(存儲(chǔ)器β)11552中獲取EDC數(shù)據(jù)的EDC數(shù)據(jù)讀取處理(EDC-RD)和將EDC數(shù)據(jù)寫入到跟蹤緩沖器11553的EDC數(shù)據(jù)寫入處理(EDC-WR)。寫入到跟蹤緩沖器11553的數(shù)據(jù)是結(jié)束解碼之后的數(shù)據(jù)。
在編碼過程中，EDC電路11532從存儲(chǔ)器部分1155的跟蹤緩沖器11553中讀出用戶數(shù)據(jù)，進(jìn)行加擾，進(jìn)行EDC奇偶校驗(yàn)碼生成、ID生成以及各種字段信息生成等生成處理，并將加擾的用戶數(shù)據(jù)、EDC奇偶校驗(yàn)碼、ID和各種字段信息寫入到存儲(chǔ)器部分1155的第一存儲(chǔ)器(存儲(chǔ)器α)11551或第二存儲(chǔ)器(存儲(chǔ)器β)11552。
這里，EDC奇偶校驗(yàn)碼產(chǎn)生過程和加擾過程是同時(shí)進(jìn)行的。由于數(shù)據(jù)讀取序列在兩個(gè)過程中是相同的，因此這種處理過程是可行的。加擾是使用某密鑰信息(密鑰)加擾數(shù)據(jù)。加擾數(shù)據(jù)并不寫回到原存儲(chǔ)器，而是寫入到存儲(chǔ)器部分1155的第一存儲(chǔ)器11551或第二存儲(chǔ)器11552。因此，從跟蹤緩沖器11553中讀取EDC數(shù)據(jù)的EDC數(shù)據(jù)讀取處理(EDC-RE)和將EDC數(shù)據(jù)寫入到存儲(chǔ)器部分1155的第一存儲(chǔ)器(存儲(chǔ)器α)11551或第二存儲(chǔ)器(存儲(chǔ)器β)11552的EDC數(shù)據(jù)寫入處理(EDC-WR)是同時(shí)進(jìn)行的。
如上所述，存儲(chǔ)器部分1155具有由SRAM構(gòu)成的第一存儲(chǔ)器11551(存儲(chǔ)器α)、由SRAM構(gòu)成的第二存儲(chǔ)器11552(存儲(chǔ)器β)以及由DRAM構(gòu)成的第三存儲(chǔ)器(跟蹤存儲(chǔ)器)11553。其存儲(chǔ)容量可以以下述方式設(shè)置。將第一存儲(chǔ)器11551和第二存儲(chǔ)器11552的存儲(chǔ)容量設(shè)置為可以存儲(chǔ)滿足每一流水線級所需的數(shù)據(jù)量的數(shù)據(jù)，具體來說，其可以存儲(chǔ)至少1ECC塊的容量。第三存儲(chǔ)器(跟蹤存儲(chǔ)器)11553的存儲(chǔ)容量設(shè)定為可以存儲(chǔ)N倍ECC塊的數(shù)據(jù)。應(yīng)當(dāng)注意，跟蹤緩沖器11553構(gòu)成了緩沖區(qū)，對來自主裝置117的傳輸請求的頻率波動(dòng)起到緩沖的作用?；蛘?，所述存儲(chǔ)器也可以是某種類型的具有預(yù)讀取處理功能的高速緩沖存儲(chǔ)器。
應(yīng)當(dāng)注意，在本實(shí)施例中，將數(shù)據(jù)存儲(chǔ)到第一存儲(chǔ)器11551和第二存儲(chǔ)器11552中時(shí)，也可以構(gòu)成所述系統(tǒng)，以便以預(yù)定密鑰編碼和存儲(chǔ)數(shù)據(jù)，在讀取數(shù)據(jù)時(shí)，使用加密過程中所采用的密鑰來解碼數(shù)據(jù)。
如上所述，總線部分1156具有根據(jù)狀態(tài)信息ST0和ST1切換EFM+解調(diào)器1153、EFM+調(diào)制器1152以及誤差校正器1153之間相對于存儲(chǔ)器部分1155的第一存儲(chǔ)器和第二存儲(chǔ)器的數(shù)據(jù)傳輸路徑的功能。
如圖21所示，在解碼過程中，初始狀態(tài)為狀態(tài)0。當(dāng)狀態(tài)0中的解調(diào)數(shù)據(jù)寫入處理(EFM-WR)結(jié)束時(shí)，狀態(tài)變?yōu)闋顟B(tài)1。之后，當(dāng)狀態(tài)1中的解調(diào)數(shù)據(jù)寫入處理(EFM-WR)結(jié)束時(shí)，狀態(tài)變?yōu)闋顟B(tài)0。這樣，對于EFM解調(diào)數(shù)據(jù)寫入處理(EFM-WR)的每次結(jié)束，狀態(tài)0和狀態(tài)1都相繼切換。
圖22是在解碼過程中有效輸入狀態(tài)信息ST0的情況下存儲(chǔ)器部分的第一到第三存儲(chǔ)器以及流水線處理電路的由總線部分構(gòu)成的連接狀態(tài)的方框圖，其中，所述流水線處理電路由EFM+解調(diào)器1151、ECC電路11531、EDC電路11532和主機(jī)接口電路1154構(gòu)成。此外，圖23是在解碼過程中有效輸入狀態(tài)信息ST1的情況下存儲(chǔ)器部分的第一到第三存儲(chǔ)器以及流水線處理電路的以總線部分相連的連接狀態(tài)的方框圖，其中，所述流水線處理電路由EFM+解調(diào)器1151、ECC電路11531、EDC電路11532和主機(jī)接口電路1154構(gòu)成。
如圖22所示，在狀態(tài)0時(shí)，總線部分1156的第一總線11561形成從EFM+解調(diào)器1151寫入到第一存儲(chǔ)器(存儲(chǔ)器α)的EFM+解調(diào)數(shù)據(jù)的數(shù)據(jù)傳輸路徑，同時(shí)在ECC電路11531和EDC電路11532以及第二存儲(chǔ)器(存儲(chǔ)器β)11552之間形成讀取PI碼(PI-RD)、讀取PO碼(PO-RD)以及讀取EDC數(shù)據(jù)(EDC-RD)的數(shù)據(jù)傳輸路徑。此外，其形成了用于PI誤差校正的讀/寫處理和PO誤差校正的讀/寫處理的傳輸路徑。此外，在狀態(tài)0時(shí)，如圖22所示，總線部分1156的第二總線11562形成了從EDC電路11532到第三存儲(chǔ)器(跟蹤緩沖器)11553的EDC數(shù)據(jù)寫入處理(EDC-WR實(shí)際上是加擾數(shù)據(jù)的寫入處理)的數(shù)據(jù)傳輸路徑以及從第三存儲(chǔ)器(跟蹤緩沖器)11553向主機(jī)接口電路1154的數(shù)據(jù)傳輸路徑。
在狀態(tài)1時(shí)，如圖23所示，總線部分1156的第一總線11561形成了將從EFM+解調(diào)器1151寫入第二存儲(chǔ)器(存儲(chǔ)器β)11552的EFM+解調(diào)數(shù)據(jù)的數(shù)據(jù)傳輸路徑，同時(shí)在ECC電路11531和EDC電路11532以及第一存儲(chǔ)器(存儲(chǔ)器α)11551之間形成讀取PI碼(PI-RD)、讀取PO碼(PO-RD)以及讀取EDC數(shù)據(jù)(EDC-RD)的數(shù)據(jù)傳輸路徑。此外，其形成了用于PI誤差校正的讀/寫處理和PO誤差校正的讀/寫處理的傳輸路徑。此外，在狀態(tài)1時(shí)，如圖23所示，與狀態(tài)0時(shí)的方式相同，總線部分1156的第二總線11562形成了從EDC電路11532到第三存儲(chǔ)器(跟蹤緩沖器)11553的EDC數(shù)據(jù)寫入處理(EDC-WR實(shí)際上是加擾數(shù)據(jù)的寫入處理)的數(shù)據(jù)傳輸路徑以及從第三存儲(chǔ)器(跟蹤緩沖器)11553到主機(jī)接口電路1154的數(shù)據(jù)傳輸路徑。
如圖24所示，同樣，在編碼過程中，初始狀態(tài)為0。當(dāng)狀態(tài)0中的EFM+調(diào)制之前的數(shù)據(jù)讀取處理(EFM-RD)結(jié)束時(shí)，狀態(tài)變?yōu)闋顟B(tài)1。之后，當(dāng)狀態(tài)1中的EFM+調(diào)制之前的數(shù)據(jù)讀取處理(EFM-RD)結(jié)束時(shí)，狀態(tài)變?yōu)闋顟B(tài)0。這樣，對于EFM+調(diào)制之前的數(shù)據(jù)讀取處理(EFM-RD)的每次結(jié)束，狀態(tài)0和狀態(tài)1都相繼切換。
圖25是在編碼過程中有效輸入狀態(tài)信息ST0的情況下存儲(chǔ)器部分的第一到第三存儲(chǔ)器以及流水線處理電路的以總線部分相連的連接狀態(tài)的方框圖，其中，所述流水線處理電路由EFM+調(diào)制器1152、ECC電路11531、EDC電路11532和主機(jī)接口電路1154構(gòu)成。此外，圖26是編碼過程中有效輸入狀態(tài)信息ST1的情況下存儲(chǔ)器部分的第一到第三存儲(chǔ)器以及流水線處理電路的以總線部分相連的連接狀態(tài)的方框圖，其中，所述流水線處理電路由EFM+調(diào)制器1152、ECC電路11531、EDC電路11532和主機(jī)接口電路1154構(gòu)成。
當(dāng)狀態(tài)0時(shí)，如圖25所示，總線部分1156的第一總線11561形成要從第一存儲(chǔ)器(存儲(chǔ)器α)11551讀入到EFM+調(diào)制器1152的數(shù)據(jù)的數(shù)據(jù)傳輸路徑，同時(shí)在ECC電路11531和EDC電路11532以及第二存儲(chǔ)器(存儲(chǔ)器β)11552之間形成讀取PI碼(PI-RD)、讀取PO碼(PO-RD)以及寫入EDC數(shù)據(jù)(EDC-WR)的數(shù)據(jù)傳輸路徑。此外，在狀態(tài)0時(shí)，如圖25所示，總線部分1156的第二總線11562形成了從第三存儲(chǔ)器(跟蹤緩沖器)11553到EDC電路11532的EDC數(shù)據(jù)讀取處理(EDC-RD)的數(shù)據(jù)傳輸路徑以及從主機(jī)接口電路1154到第三存儲(chǔ)器(跟蹤緩沖器)11553的數(shù)據(jù)傳輸路徑。
當(dāng)狀態(tài)1時(shí)，如圖26所示，總線部分1156的第一總線11561形成了要從第二存儲(chǔ)器(存儲(chǔ)器β)11552讀入到EFM+調(diào)制器1152的數(shù)據(jù)的數(shù)據(jù)傳輸路徑，同時(shí)在ECC電路11531和EDC電路11532以及第一存儲(chǔ)器(存儲(chǔ)器α)11551之間形成讀取PI碼(PI-RD)、讀取PO碼(PO-RD)以及寫入EDC數(shù)據(jù)(EDC-WR)的數(shù)據(jù)傳輸路徑。此外，在狀態(tài)1時(shí)，如圖26所示，總線部分1156的第二總線11562形成了從第三存儲(chǔ)器(跟蹤緩沖器)11553到EDC電路11532的EDC數(shù)據(jù)讀取處理(EDC-RD)的數(shù)據(jù)傳輸路徑以及從主機(jī)接口電路1154到第三存儲(chǔ)器(跟蹤緩沖器)11553的數(shù)據(jù)傳輸路徑。
下面將參考附圖來詳細(xì)解釋具有上述結(jié)構(gòu)(參考圖4)的光盤記錄/再現(xiàn)裝置100的操作過程，所述敘述過程以再現(xiàn)數(shù)據(jù)時(shí)的二進(jìn)制化電路110、以及記錄數(shù)據(jù)時(shí)的解碼器/編碼器電路115的解碼器流水線處理和編碼器流水線處理過程為重點(diǎn)。
首先，對數(shù)據(jù)再現(xiàn)操作過程進(jìn)行描述。將參考圖27對解碼器流水線處理過程進(jìn)行描述。
由光拾取器103從盤101上讀出并轉(zhuǎn)換為電信號的數(shù)據(jù)被輸入到RF放大器106。RF放大器106對自光拾取器103傳送的多個(gè)信號進(jìn)行處理，產(chǎn)生跟蹤誤差信號TE和聚焦誤差信號FE，將其輸出到伺服DSP 107，對數(shù)據(jù)串信號(RF信號)S106的波形整形，將其輸出到二進(jìn)制化電路110。伺服DSP 107利用在RF放大器106處產(chǎn)生的跟蹤誤差信號TE和聚焦誤差信號FE對聚焦伺服、跟蹤伺服和滑動(dòng)伺服進(jìn)行控制。
二進(jìn)制化電路110通過RF放大器106接收差分RF信號S106，通過耦合電容器C101和C102去除DC分量，并將其作為前相信號RFAC和反相信號XRFAC輸入到比較器1101。比較器1101將前相信號RFAC和反相信號XRFAC轉(zhuǎn)換為二進(jìn)制信號S1101，并將其輸出到邊沿位置測量單元1102。邊沿位置測量單元1102通過多相VCO11021產(chǎn)生的多相時(shí)鐘測量比較器1101所提供的二進(jìn)制信號S1101在時(shí)間軸上的邊沿位置，并將測量結(jié)果作為邊沿位置信息S1102輸出到通道數(shù)據(jù)鑒別單元1103、抖動(dòng)測量單元1104和邊沿間隔測量單元1105。
通道數(shù)據(jù)鑒別單元1103基于邊沿位置測量單元1102所提供的邊沿位置信息S1102相應(yīng)于通道時(shí)鐘再現(xiàn)數(shù)據(jù)。抖動(dòng)測量單元1104根據(jù)邊沿位置測量單元1102所提供的邊沿位置信息S1102測量抖動(dòng)量，并將結(jié)果輸出到傳播延遲差控制量計(jì)算單元1106。此時(shí)，傳播延遲差控制量計(jì)算單元1106接收作為輸入信號的二進(jìn)制信號極性。邊沿間隔測量單元1105基于來自邊沿位置測量單元1102的邊沿位置信息S1102測量邊沿間隔長度，并將結(jié)果輸出到傳播延遲差控制量計(jì)算單元1106。此時(shí)，傳播延遲差控制量計(jì)算單元1106接收作為輸入信號的二進(jìn)制信號極性。之后，傳播延遲差控制量計(jì)算單元1106根據(jù)來自抖動(dòng)測量單元1104的抖動(dòng)量和來自邊沿間隔測量單元1105的邊沿間隔長度計(jì)算用于控制比較器1101的輸入與輸出之間的傳播延遲差的控制量，并基于所述控制量通過經(jīng)DAC1107向比較器1101加入限制電平電壓執(zhí)行控制。
這樣，二進(jìn)制化電路110二進(jìn)制化來自RF放大器106的RF信號S106，同時(shí)，時(shí)鐘再現(xiàn)電路111基于在二進(jìn)制化電路110二進(jìn)制化的RF信號提取時(shí)鐘，并將RF信號作為數(shù)字信號輸入到解碼器/編碼器電路115。在這種情況下，以塊(BLK)為單位將具有每一流水線級所需數(shù)量的一系列數(shù)據(jù)連續(xù)輸入到用于執(zhí)行流水線處理的解碼器/編碼器電路115，所述單位塊是例如多個(gè)數(shù)據(jù)塊(例如BLK1到BLK3)。
此時(shí)，由于處于初始狀態(tài)，將所述有效的狀態(tài)信息ST0輸入到解碼器/編碼器電路115的總線部分1156，因此，總線部分1156處于狀態(tài)0的狀態(tài)。因此，解碼器/編碼器電路115的連接路徑形成為如圖22所示。
之后，如圖27所示，在相位0的情況下，當(dāng)二進(jìn)制化電路110二進(jìn)制化的RF數(shù)據(jù)(BLK1)輸入到EFM+解調(diào)電路1151時(shí)，所述數(shù)據(jù)進(jìn)行EFM+解調(diào)，并被寫入到α(第一存儲(chǔ)器)。當(dāng)EFM+解調(diào)數(shù)據(jù)的寫操作結(jié)束時(shí)，狀態(tài)變?yōu)闋顟B(tài)1，解碼器/編碼器電路115的連接路徑形成為如圖23所示。
在相位1的情況下，EFM+解調(diào)數(shù)據(jù)寫入到存儲(chǔ)器β(第二存儲(chǔ)器)。另一方面，對存儲(chǔ)在存儲(chǔ)器α中的數(shù)據(jù)進(jìn)行誤差校正處理之后，執(zhí)行EDC校驗(yàn)和解擾操作。誤差校正處理的存儲(chǔ)器訪問與PI碼的讀取操作、根據(jù)PI碼的誤差校正結(jié)果執(zhí)行的誤差校正處理、PO碼的讀取操作以及根據(jù)PO碼的誤差校正結(jié)果執(zhí)行的誤差校正處理同時(shí)進(jìn)行。根據(jù)需要，重復(fù)進(jìn)行PI校正和PO校正。同時(shí)執(zhí)行EDC、校驗(yàn)和解擾處理。由于兩個(gè)處理過程中的讀取序列是相同的，因此上述方式是可實(shí)現(xiàn)的。解擾數(shù)據(jù)并不寫回到原存儲(chǔ)器，而是寫入到跟蹤緩沖器(第三存儲(chǔ)器)11553。因此，自存儲(chǔ)器α的EDC數(shù)據(jù)讀取處理以及將EDC數(shù)據(jù)寫入到跟蹤緩沖器的EDC數(shù)據(jù)寫入處理同時(shí)執(zhí)行。寫入到跟蹤緩沖器的數(shù)據(jù)是經(jīng)過解碼的數(shù)據(jù)。之后，根據(jù)來自主裝置117的傳輸請求，所述數(shù)據(jù)通過主機(jī)接口電路1154傳輸?shù)街餮b置117。如上所述，跟蹤緩沖器11553構(gòu)成一環(huán)形緩沖器，對來自主機(jī)的傳輸請求的頻率波動(dòng)起緩沖單元的作用。或者，其也可以是用于上述讀取處理的某種高速緩沖存儲(chǔ)器。
用于EDC校驗(yàn)的數(shù)據(jù)讀取操作在一個(gè)ECC塊的EFM+數(shù)據(jù)的寫操作結(jié)束之前結(jié)束。當(dāng)一個(gè)ECC塊的EFM+數(shù)據(jù)的寫操作結(jié)束時(shí)，總線部分1156的狀態(tài)再次變?yōu)闋顟B(tài)0。
因此，解碼器/編碼器電路115的連接路徑形成為如圖22所示。
在階段2，EFM+解調(diào)數(shù)據(jù)的寫操作在存儲(chǔ)器α處進(jìn)行，ECC解碼、EDC校驗(yàn)、解擾等操作在存儲(chǔ)器β處進(jìn)行。
在階段3，需要的EFM數(shù)據(jù)的寫操作已經(jīng)結(jié)束，因此，EFM+解調(diào)數(shù)據(jù)的寫操作還沒有進(jìn)行，但是與存儲(chǔ)器α相關(guān)的ECC解碼、EDC校驗(yàn)、解擾等操作已經(jīng)進(jìn)行。
這里，將比較根據(jù)本實(shí)施例的電路與傳統(tǒng)電路之間的存儲(chǔ)器訪問狀態(tài)的不同。圖28是根據(jù)本實(shí)施例的電路的存儲(chǔ)器訪問狀態(tài)的視圖；圖29是傳統(tǒng)電路的存儲(chǔ)器訪問狀態(tài)的視圖。二者都示出了對PI和PO重復(fù)執(zhí)行兩次校正的情形。
在圖29所示的傳統(tǒng)電路中，對單個(gè)存儲(chǔ)器產(chǎn)生類似EFM-WR、ECC PI-RD、ECC PO-RD、ECC P12-RD、ECC PO2-RD、ECC PI-RD&WR、ECC PO-RD&WR、ECC PI2-RD&WR、ECC PO2-RD&WR、EDC-RD、EDC-WR、HOST-WR、HOST-RD、EFM-WR的訪問。相反，在根據(jù)圖28所示的本實(shí)施例的電路中，對存儲(chǔ)器的訪問分散到了三個(gè)存儲(chǔ)器，因此可以緩解存儲(chǔ)器訪問的瓶頸問題。在圖28中，存儲(chǔ)器α用于EFM-WR情況下的訪問，存儲(chǔ)器β用于ECC PI-RD、ECC PO-RD、ECC P12-RD、ECC PO2-RD、ECC PI-RD&WR、ECC PO-RD&WR、ECC PI2-RD&WR、ECC PO2-RD&WR和EDC-RD情況下的訪問，跟蹤緩沖器用于EDC-WR和HOST-RD情況下的訪問。
通常，當(dāng)訪問發(fā)生重疊時(shí)，需要對存儲(chǔ)器的訪問權(quán)仲裁。在這種情況下，隨訪問權(quán)仲裁的發(fā)生產(chǎn)生了系統(tǒng)開銷。在圖29中，所有的訪問都集中在單獨(dú)一個(gè)存儲(chǔ)器上，因此，系統(tǒng)開銷變大。另一方面，在圖28中，發(fā)生重疊存儲(chǔ)器訪問的幾率很小，系統(tǒng)開銷也小。在對圖28的存儲(chǔ)器訪問進(jìn)行確認(rèn)的過程中，由于存儲(chǔ)器α僅用于EFM-WR的訪問，因此，不需要進(jìn)行仲裁。由于跟蹤緩沖器僅用于EDC-WR和HOST-RD的訪問，因此，連續(xù)訪問的次數(shù)可以很多，減少了系統(tǒng)開銷。由于存儲(chǔ)器β用于ECC處理和EDC處理的訪問，但是兩個(gè)處理是順序進(jìn)行的，因此沒必要對訪問權(quán)進(jìn)行仲裁。對于ECC的情況，雖然恰好發(fā)生編碼讀取操作與誤差校正處理的重疊，但是對于誤差校正過程(讀&寫)的訪問量很小，因此，系統(tǒng)開銷仍然很小。另外，存在對代碼的訪問，但幾乎沒有在時(shí)間上發(fā)生重疊的情況，所以系統(tǒng)開銷仍很小。跟蹤緩沖器寫入解碼數(shù)據(jù)。主機(jī)接口電路1154根據(jù)主裝置117的傳輸請求將解碼數(shù)據(jù)傳送到主裝置117。
下面將同時(shí)參考圖30和圖4來詳細(xì)解釋編碼器流水線處理過程。在階段0，當(dāng)用戶數(shù)據(jù)從主裝置117輸入到主機(jī)接口電路1154時(shí)，用戶數(shù)據(jù)通過第二總線11562寫入到跟蹤緩沖器11553。除用戶數(shù)據(jù)之外的地址信息和奇偶校驗(yàn)信息有時(shí)也被輸入，但是在這種情況下，地址產(chǎn)生過程和奇偶校驗(yàn)碼產(chǎn)生操作可以被省略。當(dāng)用戶數(shù)據(jù)的寫操作結(jié)束時(shí)，編碼開始。
此時(shí)，狀態(tài)是初始狀態(tài)，因此，解碼器/編碼器電路115的總線部分1156被有效輸入狀態(tài)信息ST0，總線部分1156處于狀態(tài)0的狀態(tài)。因此，解碼器/編碼器電路115的連接路徑形成為如圖25所示。
在階段1，跟蹤緩沖器11553讀出用戶數(shù)據(jù)，EDC電路11532執(zhí)行加擾、EDC奇偶校驗(yàn)碼生成、ID生成、各種信息生成等操作過程，并將加擾的用戶數(shù)據(jù)、EDC奇偶校驗(yàn)碼、ID和各種字段信息寫入到存儲(chǔ)器α。EDC奇偶校驗(yàn)碼生成過程和加擾過程可以同時(shí)執(zhí)行。由于兩個(gè)處理過程中所采用的數(shù)據(jù)讀取序列是相同的，因此上述方式是可行的。加擾數(shù)據(jù)并不寫回到原存儲(chǔ)器，而是寫入到跟蹤緩沖器。因此，從跟蹤緩沖器讀取EDC數(shù)據(jù)的EDC數(shù)據(jù)讀取處理和將EDC數(shù)據(jù)寫入到存儲(chǔ)器α(第一存儲(chǔ)器)的EDC數(shù)據(jù)寫入處理同時(shí)進(jìn)行。EDC奇偶校驗(yàn)碼被添加到存儲(chǔ)在存儲(chǔ)器α中的數(shù)據(jù)中。編碼過程中對存儲(chǔ)器的訪問與PI碼的讀取操作、PI碼的奇偶校驗(yàn)部分的重寫處理、PO碼的讀取操作以及PO碼的奇偶校驗(yàn)部分的重寫處理同時(shí)進(jìn)行。
在階段2，執(zhí)行對存儲(chǔ)在存儲(chǔ)器α內(nèi)的數(shù)據(jù)的讀取操作和對讀取數(shù)據(jù)的EFM+調(diào)制操作。受到EFM+調(diào)制的數(shù)據(jù)作為二進(jìn)制信號輸出，并執(zhí)行對盤的寫入處理。當(dāng)用于EFM+調(diào)制的讀取操作結(jié)束時(shí)，狀態(tài)變?yōu)闋顟B(tài)1，解碼器/編碼器電路115的連接路徑形成為如圖26所示。
另一方面，存儲(chǔ)器β(第二存儲(chǔ)器)進(jìn)行加擾用戶數(shù)據(jù)、EDC奇偶校驗(yàn)碼、ID和各種字段信息的寫處理以及ECC奇偶校驗(yàn)碼追加處理等。
在階段3，存儲(chǔ)器α進(jìn)形加擾用戶數(shù)據(jù)、EDC奇偶校驗(yàn)碼、ID和各種字段信息的寫處理以及ECC奇偶校驗(yàn)碼追加處理等。另一方面，對存儲(chǔ)在存儲(chǔ)器β內(nèi)的數(shù)據(jù)執(zhí)行用于EFM+解調(diào)的數(shù)據(jù)讀取操作處理。
在階段4，由于跟蹤緩沖器內(nèi)沒有保留數(shù)據(jù)，因此，不執(zhí)行ECC奇偶校驗(yàn)碼追加處理等過程。另一方面，對存儲(chǔ)器α中存儲(chǔ)的數(shù)據(jù)執(zhí)行用于EFM+解調(diào)的數(shù)據(jù)讀取操作。
這里，將比較根據(jù)本實(shí)施例的電路與傳統(tǒng)電路在存儲(chǔ)器訪問狀態(tài)上的差別。圖31是根據(jù)本實(shí)施例的電路的存儲(chǔ)器訪問狀態(tài)的視圖；而圖32是傳統(tǒng)電路的存儲(chǔ)器訪問的狀態(tài)的視圖。二者示出了執(zhí)行編碼操作時(shí)的情形。
在圖32的傳統(tǒng)電路中，對單個(gè)存儲(chǔ)器進(jìn)行用于EFM-RD、EDC-WR、ECCPI-RD、ECC PO-RD、ECC PI-RD&WR、ECC PO-RD&WR、HOST-WR、EDC-RD、EFM-DR等情況的訪問。
相反，在根據(jù)圖31所示的本實(shí)施例的電路中，對存儲(chǔ)器的訪問分散到了三個(gè)存儲(chǔ)器，因此可以緩解存儲(chǔ)器訪問的瓶頸問題。在圖31中，存儲(chǔ)器α用于EFM-RD情況下的訪問，存儲(chǔ)器β用于DC-WR、ECC PI-RD、ECC PO-RD、ECC PI-RD&WR和ECC PO-RD&WR情況下的訪問，跟蹤緩沖器11553用于HOST-WR和EDC-RD情況下的訪問。
通常，當(dāng)對存儲(chǔ)器的訪問在時(shí)間上重疊時(shí)，需要對存儲(chǔ)器的訪問權(quán)進(jìn)行仲裁。在這種情況下，隨訪問權(quán)仲裁的發(fā)生產(chǎn)生了系統(tǒng)開銷。在圖32中，所有的訪問都集中在單獨(dú)一個(gè)存儲(chǔ)器上，因此，系統(tǒng)開銷大。
另一方面，在圖31中，發(fā)生重疊存儲(chǔ)器訪問的幾率很小，系統(tǒng)開銷小。在對圖31的存儲(chǔ)器訪問進(jìn)行確認(rèn)時(shí)，由于存儲(chǔ)器α僅用于EFM-RD的訪問，因此，不需要進(jìn)行仲裁。由于跟蹤緩沖器11553僅用于EDC-RD和HOST-WR的訪問，因此，連續(xù)訪問的次數(shù)可以很多，減少了系統(tǒng)開銷。由于存儲(chǔ)器β在EDC處理和ECC處理過程中被訪問，但是兩個(gè)處理是順序進(jìn)行的，因此沒必要對訪問權(quán)進(jìn)行仲裁。對于ECC的情況，雖然編碼讀取操作與奇偶校驗(yàn)碼重寫處理在時(shí)間上重疊，但是對于奇偶校驗(yàn)碼重寫處理(讀&寫)的訪問量很小，因此，系統(tǒng)開銷仍然很小。此外，雖然需要對這些碼字進(jìn)行存取，但是在時(shí)間上幾乎沒有重疊的情況發(fā)生，因此，系統(tǒng)開銷仍很小。
如上所述，根據(jù)本實(shí)施例，提供了用于將前相信號RFAC和反相信號XRFAC轉(zhuǎn)換為二進(jìn)制信號的比較器1101、用于通過從多相VCO 11021產(chǎn)生的多相時(shí)鐘測量自比較器1101提供的二進(jìn)制信號S1101在時(shí)間軸上的邊沿位置的邊沿位置測量單元1102、用于根據(jù)來自邊沿位置測量單元1102的邊沿位置信息S1102測量抖動(dòng)量的抖動(dòng)測量單元1104、用于根據(jù)來自邊沿位置測量單元1102的邊沿位置信息S1102測量邊沿間隔長度的邊沿間隔測量單元1105、用于根據(jù)來自抖動(dòng)測量單元1104的抖動(dòng)量和來自邊沿間隔測量單元1105的邊沿間隔長度通過經(jīng)DAC1107向比較器1101加入例如限制電平電壓來控制比較器1101的輸入與輸出之間的傳播延遲差的傳播延遲差控制量計(jì)算單元1106，以及用于根據(jù)來自邊沿位置測量單元1102的邊沿位置信息S1102相應(yīng)于通道時(shí)鐘來再現(xiàn)數(shù)據(jù)的通道數(shù)據(jù)鑒別單元1103，因而可以實(shí)現(xiàn)下述效果。
即，輸入到通道數(shù)據(jù)鑒別單元1103的信號和用于計(jì)算傳播延遲差控制量的信號具有相同的精度，因此，使傳播誤差測量量為0，可獲得最佳的通道數(shù)據(jù)鑒別精度，也可以執(zhí)行高精度控制。此外，即使存在模擬電路元件的溫度波動(dòng)、電壓波動(dòng)、老化等因素的影響，也可以在執(zhí)行信號再現(xiàn)的同時(shí)進(jìn)行校正，所述控制是采用數(shù)字處理實(shí)現(xiàn)的，而不是利用信號的波形信息實(shí)現(xiàn)，因此，誤差因素更少。再者，模擬電路元件在生產(chǎn)過程中產(chǎn)生的變化可以被校正，由模擬電路實(shí)現(xiàn)的元件數(shù)量很少。因此，本發(fā)明具有減小了傳播延遲差和減少誤差因素的優(yōu)點(diǎn)，可以實(shí)現(xiàn)高精度二進(jìn)制控制，從而可以實(shí)現(xiàn)高精度再現(xiàn)。
此外，根據(jù)本實(shí)施例，可以產(chǎn)生這樣的構(gòu)成使得在再現(xiàn)數(shù)據(jù)的過程中，經(jīng)過EFM解調(diào)器1151EFM+解調(diào)的、通過根據(jù)狀態(tài)信息ST0和ST1形成的總線部分1156的數(shù)據(jù)路徑而提供的以塊為單位的數(shù)據(jù)可以交替地寫入到第一存儲(chǔ)器和第二存儲(chǔ)器，記錄數(shù)據(jù)通過根據(jù)狀態(tài)信息ST0或ST1形成的總線部分1156的數(shù)據(jù)路徑從數(shù)據(jù)還沒有被寫入的第一存儲(chǔ)器或第二存儲(chǔ)器讀出到誤差校正器1153，誤差校正過程(EDC)中的數(shù)據(jù)寫入到第一存儲(chǔ)器或第二存儲(chǔ)器，結(jié)束誤差校正之后的數(shù)據(jù)存儲(chǔ)在第三存儲(chǔ)器(跟蹤存儲(chǔ)器)中，在記錄數(shù)據(jù)的過程中，來自主裝置117的以塊為單位進(jìn)行傳送的用戶數(shù)據(jù)經(jīng)過總線部分1156寫入到作為跟蹤緩沖器的第三存儲(chǔ)器(跟蹤存儲(chǔ)器)中，編碼開始之后，存儲(chǔ)在第三存儲(chǔ)器中的用戶數(shù)據(jù)被誤差校正器1153讀取出來，在誤差校正器1153中加擾的用戶數(shù)據(jù)、EDC奇偶校驗(yàn)碼和各種字段信息經(jīng)過根據(jù)狀態(tài)信息ST0和ST1形成的總線部分1156的數(shù)據(jù)路徑以塊為單位交替地寫入到第一存儲(chǔ)器和第二存儲(chǔ)器，存儲(chǔ)在第一存儲(chǔ)器或第二存儲(chǔ)器內(nèi)的數(shù)據(jù)被EFM+調(diào)制器1152讀取出來。通過如此構(gòu)成所述裝置，可以獲得下述效果。
也就是說，當(dāng)執(zhí)行流水線處理時(shí)，存儲(chǔ)器被各級流水線級共享，因此，不需要針對數(shù)據(jù)傳輸進(jìn)行存儲(chǔ)器訪問。此外，當(dāng)執(zhí)行流水線處理時(shí)，在某個(gè)時(shí)刻，存儲(chǔ)器在每個(gè)流水線級都被占用，對一個(gè)存儲(chǔ)器的存儲(chǔ)器訪問很少。因此，可以實(shí)現(xiàn)高速操作，并可以降低功率補(bǔ)償。此外，系統(tǒng)的輸出級具有作為緩沖器的存儲(chǔ)器，因此，即使不存在對數(shù)據(jù)的數(shù)據(jù)請求，流水線操作也不會(huì)中斷，可以實(shí)現(xiàn)高速操作。再者，通過僅替換對同一緩沖存儲(chǔ)器進(jìn)行訪問的部分可以容易地滿足由于應(yīng)用而對用作系統(tǒng)所需的緩沖器的存儲(chǔ)器的容量進(jìn)行改變的請求。
此外，可以如此構(gòu)成本實(shí)施例，以便在將數(shù)據(jù)存儲(chǔ)到第一存儲(chǔ)器11551和第二存儲(chǔ)器11552時(shí)，以預(yù)定密鑰加密所述數(shù)據(jù)，并對其進(jìn)行存儲(chǔ)，當(dāng)讀取所述數(shù)據(jù)時(shí)，使用加密時(shí)的密鑰解碼數(shù)據(jù)，因此，即使存在數(shù)據(jù)寫入沒有被正確執(zhí)行的流水線級，沒有執(zhí)行寫入的部分的數(shù)據(jù)也會(huì)在其它流水線級中變?yōu)殄e(cuò)誤數(shù)據(jù)，因此避免了出錯(cuò)的產(chǎn)生。此外，在光盤設(shè)備中，即使存在由于EFM-WR過程中PLL的干擾和同步保護(hù)的干擾等因素的影響而產(chǎn)生的沒有經(jīng)過緩沖的數(shù)據(jù)，也不會(huì)降低誤差校正能力。此外，在光盤設(shè)備中，存在這樣一個(gè)優(yōu)點(diǎn)即使存在由于EFM-WR過程中PLL的干擾和同步保護(hù)的干擾等因素的影響而產(chǎn)生的沒有經(jīng)過緩沖的數(shù)據(jù)，EDC校驗(yàn)也不會(huì)不正常地變好而導(dǎo)致數(shù)據(jù)被錯(cuò)誤地輸出到主裝置117。
雖然已經(jīng)出于舉例說明的目的參考選出的具體實(shí)施例對本發(fā)明進(jìn)行了描述，但是在不背離本發(fā)明的基本概念以及范圍的條件下，本領(lǐng)域技術(shù)人員可以作出多種改進(jìn)，這是顯而易見的。
權(quán)利要求
1.一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取和再現(xiàn)記錄數(shù)據(jù)，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；再現(xiàn)狀態(tài)估計(jì)裝置，用于估計(jì)讀取數(shù)據(jù)的再現(xiàn)狀態(tài)；傳播延遲差控制量計(jì)算裝置，用于從所述再現(xiàn)狀態(tài)估計(jì)裝置的再現(xiàn)狀態(tài)估計(jì)值計(jì)算控制傳播延遲差的量值，作為所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差值；和控制裝置，用于根據(jù)來自所述傳播延遲差控制量計(jì)算裝置的控制量控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
2.根據(jù)權(quán)利要求1所述的信息處理裝置，其中，所述再現(xiàn)狀態(tài)估計(jì)值包括在一數(shù)據(jù)鑒別單元中得到的抖動(dòng)值。
3.根據(jù)權(quán)利要求1所述的信息處理裝置，其中，所述再現(xiàn)狀態(tài)估計(jì)值包括在誤差校正時(shí)的誤差率。
4.一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取和再現(xiàn)記錄數(shù)據(jù)，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；抖動(dòng)測量裝置，用于從測量的邊沿位置中測量編碼抖動(dòng)信息；控制裝置，用于根據(jù)來自所述抖動(dòng)測量裝置的抖動(dòng)信息控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；和通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)。
5.一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取和再現(xiàn)記錄數(shù)據(jù)，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；邊沿間隔測量裝置，用于從測量的邊沿位置中測量邊沿間隔；控制裝置，用于根據(jù)來自所述邊沿間隔測量裝置的邊沿間隔控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；和通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)。
6.一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取和再現(xiàn)記錄數(shù)據(jù)，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；抖動(dòng)測量裝置，用于從測量的邊沿位置中測量編碼的抖動(dòng)信息；邊沿間隔測量裝置，用于從測量的邊沿位置中測量邊沿間隔；控制裝置，用于根據(jù)來自所述抖動(dòng)測量裝置的抖動(dòng)信息和來自所述邊沿間隔測量裝置的邊沿間隔控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；和通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)。
7.根據(jù)權(quán)利要求4所述的信息處理裝置，其中所述二進(jìn)制化裝置根據(jù)預(yù)定限制電平進(jìn)行二進(jìn)制化處理，和所述控制裝置控制所述二進(jìn)制化裝置的所述限制電平，以控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
8.根據(jù)權(quán)利要求5所述的信息處理裝置，其中所述二進(jìn)制化裝置根據(jù)一預(yù)定限制電平進(jìn)行二進(jìn)制化處理，和所述控制裝置控制所述二進(jìn)制化裝置的所述限制電平，以控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
9.根據(jù)權(quán)利要求6所述的信息處理裝置，其中所述二進(jìn)制化裝置根據(jù)一預(yù)定限制電平進(jìn)行二進(jìn)制化處理，和所述控制裝置控制所述二進(jìn)制化裝置的所述限制電平，以控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
10.根據(jù)權(quán)利要求4所述的信息處理裝置，其中，所述控制裝置控制所述二進(jìn)制化裝置的二進(jìn)制數(shù)據(jù)的驅(qū)動(dòng)能力，以控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
11.根據(jù)權(quán)利要求5所述的信息處理裝置，其中，所述控制裝置控制所述二進(jìn)制化裝置的二進(jìn)制數(shù)據(jù)的驅(qū)動(dòng)能力，以控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
12.根據(jù)權(quán)利要求6所述的信息處理裝置，其中，所述控制裝置控制所述二進(jìn)制化裝置的二進(jìn)制數(shù)據(jù)的驅(qū)動(dòng)能力，以控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
13.根據(jù)權(quán)利要求4所述的信息處理裝置，其中所述裝置還具有用于選擇所述二進(jìn)制數(shù)據(jù)的傳播路徑選擇裝置，和所述控制裝置根據(jù)來自所述抖動(dòng)測量裝置的抖動(dòng)信息選擇所述二進(jìn)制數(shù)據(jù)的傳播路徑，以控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
14.根據(jù)權(quán)利要求5所述的信息處理裝置，其中所述裝置還具有用于選擇所述二進(jìn)制數(shù)據(jù)的傳播路徑選擇裝置，和所述控制裝置根據(jù)來自所述邊沿間隔測量裝置的邊沿間隔選擇所述二進(jìn)制數(shù)據(jù)的傳播路徑，以控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
15.根據(jù)權(quán)利要求6所述的信息處理裝置，其中所述裝置還具有用于選擇所述二進(jìn)制數(shù)據(jù)的傳播路徑選擇裝置，和所述控制裝置根據(jù)來自所述抖動(dòng)測量裝置的抖動(dòng)信息以及來自所述邊沿間隔測量裝置的邊沿間隔來選擇所述二進(jìn)制數(shù)據(jù)的傳播路徑，以控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差。
16.一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取記錄數(shù)據(jù)，和將輸入數(shù)據(jù)作為預(yù)定格式的數(shù)據(jù)記錄在所述介質(zhì)上，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；抖動(dòng)測量裝置，用于從測量的邊沿位置中測量編碼的抖動(dòng)信息；控制裝置，用于根據(jù)來自所述抖動(dòng)測量裝置的編碼的抖動(dòng)信息來控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)；解調(diào)電路，用于解調(diào)來自所述通道數(shù)據(jù)鑒別裝置的讀取數(shù)據(jù)；處理電路，用于對經(jīng)過所述解調(diào)的數(shù)據(jù)執(zhí)行預(yù)定的誤差校正碼的解碼處理和編碼處理；調(diào)制電路，用于調(diào)制所述編碼數(shù)據(jù)，并將其作為記錄數(shù)據(jù)輸出到所述介質(zhì)；存儲(chǔ)器部分，包括可以存儲(chǔ)至少具有所述每個(gè)流水線級所需的容量的數(shù)據(jù)的至少一個(gè)存儲(chǔ)器，并可以被所述解調(diào)電路、處理電路和調(diào)制電路中的任意一個(gè)電路訪問；和總線部分，用于根據(jù)預(yù)定的狀態(tài)信息切換所述解調(diào)電路和處理電路與所述存儲(chǔ)器部分的存儲(chǔ)器之間的數(shù)據(jù)路徑，并在流水線級之間進(jìn)行數(shù)據(jù)傳輸。
17.一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取記錄數(shù)據(jù)和將輸入數(shù)據(jù)作為預(yù)定格式的數(shù)據(jù)記錄在所述介質(zhì)上，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量通過所述二進(jìn)制化裝置獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；邊沿間隔測量裝置，用于從測量的邊沿位置測量邊沿間隔；控制裝置，用于根據(jù)來自所述邊沿間隔測量裝置的邊沿間隔來控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)；解調(diào)電路，用于解調(diào)通過所述通道數(shù)據(jù)鑒別裝置獲得的讀取數(shù)據(jù)；處理電路，用于對經(jīng)過所述解調(diào)的數(shù)據(jù)執(zhí)行預(yù)定的誤差校正碼的解碼處理和編碼處理；調(diào)制電路，用于調(diào)制所述編碼數(shù)據(jù)，并將其作為記錄數(shù)據(jù)輸出到所述介質(zhì)；存儲(chǔ)器部分，包括可以存儲(chǔ)至少具有所述每個(gè)流水線級所需的容量的數(shù)據(jù)的至少一個(gè)存儲(chǔ)器，并可以被所述解調(diào)電路、處理電路和調(diào)制電路中的任意一個(gè)電路訪問；和總線部分，用于根據(jù)預(yù)定的狀態(tài)信息切換所述解調(diào)電路和處理電路與所述存儲(chǔ)器部分的存儲(chǔ)器之間的數(shù)據(jù)路徑，并在流水線級之間進(jìn)行數(shù)據(jù)傳輸。
18.一種信息處理裝置，用于從以預(yù)定格式在其中記錄數(shù)據(jù)的介質(zhì)中讀取記錄數(shù)據(jù)和將輸入數(shù)據(jù)作為預(yù)定格式的數(shù)據(jù)記錄在所述介質(zhì)上，包括二進(jìn)制化裝置，用于二進(jìn)制化從所述介質(zhì)讀取的數(shù)據(jù)；邊沿測量裝置，用于測量從所述二進(jìn)制化裝置中獲得的二進(jìn)制數(shù)據(jù)的邊沿位置；抖動(dòng)測量裝置，用于從測量的邊沿位置中測量編碼的抖動(dòng)信息；邊沿間隔測量裝置，用于從測量的邊沿位置中測量邊沿間隔；控制裝置，用于根據(jù)來自所述抖動(dòng)測量裝置的抖動(dòng)信息和來自所述邊沿間隔測量裝置的邊沿間隔來控制所述二進(jìn)制數(shù)據(jù)的上升傳播延遲與下降傳播延遲之間的差；通道數(shù)據(jù)鑒別裝置，用于從測量的邊沿位置中鑒別通道數(shù)據(jù)；解調(diào)電路，用于解調(diào)來自所述通道數(shù)據(jù)鑒別裝置的讀取數(shù)據(jù)；處理電路，用于對經(jīng)過所述解調(diào)的數(shù)據(jù)執(zhí)行預(yù)定的誤差校正碼的解碼處理和編碼處理；調(diào)制電路，用于調(diào)制所述編碼的數(shù)據(jù)，并將其作為記錄數(shù)據(jù)輸出到所述介質(zhì)；存儲(chǔ)器部分，包括可以存儲(chǔ)至少具有所述每個(gè)流水線級所需的容量的數(shù)據(jù)的至少一個(gè)存儲(chǔ)器，并可以被所述解調(diào)電路、處理電路和調(diào)制電路中的任意一個(gè)電路訪問；和總線部分，用于根據(jù)預(yù)定的狀態(tài)信息切換所述解調(diào)電路和處理電路與所述存儲(chǔ)器部分的存儲(chǔ)器之間的數(shù)據(jù)路徑，并在流水線級之間進(jìn)行數(shù)據(jù)傳輸。
19.根據(jù)權(quán)利要求16所述的信息處理裝置，其中，所述路徑部分根據(jù)來自所述解調(diào)電路和誤差處理電路中的至少一個(gè)電路的處理狀態(tài)的轉(zhuǎn)換狀態(tài)信息切換所述解調(diào)電路和處理電路與所述存儲(chǔ)器部分的存儲(chǔ)器之間的所述數(shù)據(jù)路徑。
20.根據(jù)權(quán)利要求17所述的信息處理裝置，其中，所述路徑部分根據(jù)來自所述解調(diào)電路和誤差處理電路中的至少一個(gè)電路的處理狀態(tài)的轉(zhuǎn)換狀態(tài)信息切換所述解調(diào)電路和處理電路與所述存儲(chǔ)器部分的存儲(chǔ)器之間的所述數(shù)據(jù)路徑。
21.根據(jù)權(quán)利要求18所述的信息處理裝置，其中，所述路徑部分根據(jù)來自所述解調(diào)電路和誤差處理電路中的至少一個(gè)電路的處理狀態(tài)的轉(zhuǎn)換狀態(tài)信息切換所述解調(diào)電路和處理電路與所述存儲(chǔ)器部分的存儲(chǔ)器之間的所述數(shù)據(jù)路徑。
全文摘要
一種信息處理裝置，能夠減小傳播延遲差和減少誤差因素，能夠?qū)崿F(xiàn)高精度二進(jìn)制控制，進(jìn)而能夠?qū)崿F(xiàn)高精度再現(xiàn)，包括比較器，用于將RF信號轉(zhuǎn)換為二進(jìn)制信號；邊沿位置測量單元，用于通過多相時(shí)鐘測量二進(jìn)制信號在時(shí)間軸上的邊沿位置；抖動(dòng)測量單元，用于根據(jù)邊沿位置信息測量抖動(dòng)量；邊沿間隔測量單元，用于根據(jù)邊沿位置信息測量邊沿間隔長度；傳播延遲差控制量計(jì)算單元，用于根據(jù)測量的抖動(dòng)量和邊沿間隔長度通過經(jīng)DAC向比較器加入限制電平電壓來控制比較器的輸入與輸出之間的傳播延遲量；和通道數(shù)據(jù)鑒別單元，用于根據(jù)邊沿位置信息相應(yīng)于通道時(shí)鐘再現(xiàn)數(shù)據(jù)。
文檔編號H03K5/08GK1629965SQ200410010408
公開日2005年6月22日 申請日期2004年9月24日 優(yōu)先權(quán)日2003年9月26日
發(fā)明者林恒生 申請人:索尼株式會(huì)社