專利名稱：一種cmos電壓比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電壓比較器，尤其涉及一種由多級電路組成的CMOS電壓比較器。
背景技術(shù)：
在集成電路中傳統(tǒng)的比較器通常采用運算放大器來做比較器，利用運算放大器的開環(huán)增益很大的特點實現(xiàn)比較功能。若正端輸入電壓比負端的高則輸出為高電平；若正端輸入電壓比負端低則會出低電平。從而實現(xiàn)對正負輸入端輸入電壓大小的比較。該電路功能框圖及工作原理圖如圖1所示，圖1(a)是功能框圖，圖1(b)是工作原理圖，其中實線表示正負端的輸入電壓，虛線表示輸出信號，該種比較器的主要缺點如下由于運放失調(diào)電壓的存在，會影響比較器的精度。而且由于運放的開環(huán)增益很大，很小的失調(diào)電壓可能會導(dǎo)致電路的飽和。從而不能正常工作。
由于缺乏正反饋會導(dǎo)致比較器的速度受制于運放的轉(zhuǎn)換速率(SLEW RATE)，由于采用的是單級運放實現(xiàn)，所以切換速度很慢，導(dǎo)致轉(zhuǎn)換速度會很慢。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種由多級電路組成的CMOS電壓比較器，通過增加電路級數(shù)來減小失調(diào)電壓，以提高電路的比較精度。
本發(fā)明的有一目的是提高比較器的比較速度，多級電路可以提高比較器的比較速度。
本發(fā)明的又一目的是采用動態(tài)自偏置技術(shù)，將放大器的輸入和輸出端相連，以增加電路的輸入動態(tài)范圍。
為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案一種CMOS電壓比較器，其特點是，包括多級放大器，每一級放大器的第一輸出端通過一開關(guān)與第一輸入端相連，第二輸出端通過一開關(guān)與第二輸入端相連，所述兩個開關(guān)同時打開或閉合；每一級放大器的輸入端與前一級放大器的輸出端相連，所有放大器的開關(guān)同時打開或閉合；雙到單變換電路，輸入端與所述最后一級放大器的輸出端相連；多級輸出整形電路，輸入端與所述雙到單變換電路的輸出端相連；隔直流電容，位于所述各級放大器以及雙到單變換電路的輸入端之前；第一開關(guān)，輸入信號經(jīng)過所述第一開關(guān)再經(jīng)過所述隔直流電容后連接到所述第一級放大器；第二開關(guān)，所述輸入信號通過第二開關(guān)后接地，所述第二開關(guān)與所述多級放大器的所有開關(guān)同時打開或閉合。
由于采用了上述技術(shù)方案，本發(fā)明的CMOS電壓比較器具有以下優(yōu)點，比較速度快，比較精度高，輸入動態(tài)范圍大。


圖1是現(xiàn)有技術(shù)的比較器的結(jié)構(gòu)框圖以及工作原理圖；圖2是本發(fā)明的CMOS電壓比較器的一個實施例的結(jié)構(gòu)框圖；圖3是該實施例在清零狀態(tài)時的結(jié)構(gòu)框圖；圖4是該實施例在比較狀態(tài)時的結(jié)構(gòu)框圖；圖5是該實施例的各點的波形圖；圖6是該實施例的放大器的電路圖；圖7是該實施例的雙到單變換電路的電路圖；圖8是該實施例的開關(guān)的電路圖。
具體實施例方式
下面結(jié)合實施例和附圖來進一步說明本發(fā)明的技術(shù)方案。
圖2是本發(fā)明的CMOS電壓比較器的一個實施例的結(jié)構(gòu)框圖，該實施例中采用了兩級放大器級聯(lián)，如圖2所述，包括第一放大器21，其第一輸出端通過一開關(guān)26與第一輸入端相連，其第二輸出端通過一開關(guān)26與第二輸入端相連，兩個開關(guān)同時打開或閉合，可以看作是統(tǒng)一操作的，所以在圖中標記為同一符號；第二放大器22，輸入端與第一放大器21的輸出端相連，其第一輸出端通過一開關(guān)26與第一輸入端相連，其第二輸出端通過一開關(guān)26與第二輸入端相連，這兩個開關(guān)與第一放大器21的兩個開關(guān)同時打開或閉合，所以圖中也將它們看作是同一開關(guān)，故使用統(tǒng)一的標號26；雙到單變換電路23，輸入端與第二放大器22的輸出端相連；輸出整形電路24、25，輸入端與雙到單變換電路23的輸出端相連，該實施例中，使用的是兩級輸出整形電路，由兩級相同的輸出整形電路24、25級聯(lián)構(gòu)成；隔直流電容28，該實施例中，總共使用了六個隔直流電容，分別位于第一放大器21、第二放大器22以及雙到單變換電路23的輸入端之前；第一開關(guān)27，輸入信號經(jīng)過第一開關(guān)27再經(jīng)過隔直流電容28后連接到第一放大器21，由于有兩路輸出信號，因此第一開關(guān)27共有兩個；第二開關(guān)26，輸入信號通過第二開關(guān)26后接地，第二開關(guān)26與第一、第二放大器的四個開關(guān)26同時打開或閉合，因此可以看作是同一個開關(guān)，圖中使用統(tǒng)一的標號26。
本發(fā)明的CMOS電壓比較器在開關(guān)26和27的控制下分成兩種工作狀態(tài)，圖3是該實施例的CMOS電壓比較器在清零狀態(tài)時的結(jié)構(gòu)框圖。在開關(guān)26閉合，開關(guān)27打開時，電路為清零狀態(tài)，此時，兩級放大器21、22和雙到單變換電路23的輸入輸出均短接，如圖3所示。在清零狀態(tài)時電路主要完成兩個任務(wù)，求靜態(tài)工作點和消除失調(diào)電壓。電路由于輸入輸出短接，因此輸入信號為0，此時每級的失調(diào)電壓都轉(zhuǎn)移到輸出端，而由于級間采用電容28耦合，直流的失調(diào)電壓不能直接傳到下一級，從而消除了失調(diào)電壓的影響。而且采用了兩級放大電路，可以將每級的增益作得比較小，電路的切換速度可做得比較快。此時，各級電路的直流工作點也被定在vdd/2左右。
圖4是該實施例在比較狀態(tài)時的結(jié)構(gòu)框圖，比較狀態(tài)時開關(guān)26閉合，27打開，如圖4所示信號從輸入端通過開關(guān)27輸入，經(jīng)兩級放大器21、22和一級雙到單變化電路23放大并轉(zhuǎn)換成單端信號輸出。經(jīng)兩級輸出整形電路24、25整形后變?yōu)闃藴实臄?shù)字信號輸出。各點的大致波形如圖5所示。
圖5是該實施例的各點的波形圖，(a)為輸入信號的波形；(b)為經(jīng)兩極放大后的波形圖；(c)為雙端信號變?yōu)閱味诵盘柡蟮牟ㄐ危?d)經(jīng)整形后的波形。
圖6是該實施例的放大器的電路圖，如圖6所示，該實施例的第一、第二放大器包括7個MOS管，第七MOS管67為一NMOS管，其源極接地，柵極接偏置電壓(BIAS)；第五、六MOS管65、66為NMOS管，它們的源極均與第七MOS管67的漏極相連，柵極分別為第一或第二放大器的兩個輸入端IN+、IN-，漏極分別為第一或第二放大器的兩個輸出端OUT+、OUT-；第一、二、三、四MOS管61、62、63、64為PMOS管，它們的源極與電源VDD相連，第一、二MOS管61、62的柵極通過開關(guān)26與第五MOS管65的柵極相連；第三、四MOS管63、64的柵極通過開關(guān)26與第六MOS管66的柵極相連；第一、三MOS管61、63的漏極與第五MOS管65的漏極相連；第二、四MOS管62、64的漏極遇第六MOS管66的漏極相連；兩個輸出端OUT+、OUT-通過開關(guān)26與兩個輸入端IN-、IN+分別相連；第一、第二放大器中的開關(guān)既前述的開關(guān)26；兩個電容68，一個電容的一端與第一、二MOS管的柵級相連，另一端與電源VDD相連；另一個電容的一端與第三、四MOS管的柵級相連，另一端與電源VDD相連。
該實施例所使用的放大電路結(jié)構(gòu)簡單，電路對稱性好，失調(diào)電壓低。放大電路也如前面所述，有兩種工作狀態(tài)，在清零狀態(tài)時，輸入輸出短接，輸入輸出的直流電平被置在vdd/2左右。通過對vdd的兩個電容的存儲功能，為比較狀態(tài)時的NMOS負載管提供偏置電壓，在比較狀態(tài)時電路正常工作，對輸入的信號進行差分放大。下面的用作電流源的MOS管67需要另外提供一個偏置電壓BIAS，以保證電路正常工作。
圖7是該實施例的雙到單變換電路的電路圖，如圖7所示，該實施例中，雙到單變換電路包括第一、二MOS管71、72為PMOS管，它們的源極與電源相連，柵極互相連接，第一MOS管71的柵極還與該MOS管的漏極相連；
第三、四MOS管73、74為NMOS管，第三MOS管73的漏極與第一MOS管71的漏極相連，柵極和雙到單變換電路的一個輸入端IN+相連，該輸入端還通過開關(guān)26和第一、三MOS管71、73的漏極相連；第四MOS管74的漏極與第二MOS管72的漏極相連，柵極和雙到單變換電路的另一個輸入端IN-相連，該輸入端還通過開關(guān)26和第二、四MOS管72、74的漏極相連；第五MOS管75為NMOS管，源極接地，柵極與偏置電壓(BIAS)相連，漏極與第三、四MOS管73、74的源極相連；第六MOS管76為PMOS管，源極與電源相連，柵極與第二、四MOS管72、74的漏極相連，漏極與輸出端OUT相連；第七MOS為77NMOS管，源極接地，柵極與偏置電壓(BIAS)相連，漏極與輸出端OUT相連。
雙端到單端轉(zhuǎn)化電路可以實現(xiàn)兩個功能對信號進一步放大；將差分信號轉(zhuǎn)換成單端信號。電路也分兩種工作狀態(tài)，在清零狀態(tài)，輸入輸出短接，此時的輸出電壓低于后面的非們的閾值電壓，從而使得輸出為0；在比較狀態(tài)時，電路為一雙端輸入單端輸出的放大電路，對輸入信號進行進一步放大后，變?yōu)閱味诵盘栞敵觥?br> 圖8是該實施例的開關(guān)的電路圖，如圖8所示，該實施例中的開關(guān)26、27包括兩個MOS管81、82，均為NMOS管，第一MOS管81的柵極與電源相連，漏極為開關(guān)的一端，第二MOS管82的柵極通過一反向器83與電源相連，源極與漏極相連，并與第一MOS管81的源極相連，第二MOS管82的源極為開關(guān)的另一端。
此開關(guān)利用MOS的開關(guān)特性來實現(xiàn)，以NMOS管81為開關(guān)管，而源漏短接的NMOS管82用來吸收在開關(guān)關(guān)斷時，溝道中的電荷，減小開關(guān)的開與關(guān)對電路性能的影響。
由于采用了上述技術(shù)方案，本發(fā)明的CMOS電壓比較器具有以下優(yōu)點多級實現(xiàn)電路由多級放大器級聯(lián)實現(xiàn)，可增加電路的轉(zhuǎn)換速度。
消除失調(diào)電壓通過輸入電容存儲法消除失調(diào)電壓的影響，各級間采用電容偶合的方式，使電路的失調(diào)電壓可以做到很小，可達幾十微伏到幾百微伏的程度。
動態(tài)自偏置通過輸入輸出短接，在消除失調(diào)電壓的同時，將輸入輸出短的共摸電平動態(tài)的偏置到vdd/2左右。
開關(guān)采用NMOS實現(xiàn)開關(guān)，同時利用一個源漏短接且尺寸為開關(guān)管的一半NMOS來消除開關(guān)的開，關(guān)對電路性能的影響。
權(quán)利要求
1.一種CMOS電壓比較器，其特征在于，包括多級放大器，每一級放大器的第一輸出端通過一開關(guān)與第一輸入端相連，第二輸出端通過一開關(guān)與第二輸入端相連，所述兩個開關(guān)同時打開或閉合；每一級放大器的輸入端與前一級放大器的輸出端相連，所有放大器的開關(guān)同時打開或閉合；雙到單變換電路，輸入端與所述最后一級放大器的輸出端相連；多級輸出整形電路，輸入端與所述雙到單變換電路的輸出端相連；隔直流電容，位于所述各級放大器以及雙到單變換電路的輸入端之前；第一開關(guān)，輸入信號經(jīng)過所述第一開關(guān)再經(jīng)過所述隔直流電容后連接到所述第一級放大器；第二開關(guān)，所述輸入信號通過第二開關(guān)后接地，所述第二開關(guān)與所述多級放大器的所有開關(guān)同時打開或閉合。
2.如權(quán)利要求1所述的CMOS電壓比較器，其特征在于，所述輸出整形電路為兩級輸出整形電路。
3.如權(quán)利要求1或2所述的CMOS電壓比較器，其特征在于，包括兩級放大器，第一放大器和第二放大器。
4.如權(quán)利要求3所述的CMOS電壓比較器，其特征在于，所述第一放大器包括7個MOS管，第七MOS管為一NMOS管，其源極接地，柵極接偏置電壓；第五、六MOS管為NMOS管，它們的源極均與所述第七MOS管的漏極相連，柵極分別為所述第一放大器的兩個輸入端，漏極分別為所述第一放大器的兩個輸出端；第一、二、三、四MOS管為PMOS管，它們的源極與電源相連，第一、二MOS管的柵極通過開關(guān)與所述第五MOS管的柵極相連；第三、四MOS管的柵極通過開關(guān)與所述第六MOS管的柵極相連；第一、三MOS管的漏極與所述第五MOS管的漏極相連；第二、四MOS管的漏機遇所述第六MOS管的漏極相連；所述兩個輸出端通過開關(guān)與所述兩個輸入端分別相連；所述第一放大器中的所有開關(guān)均與所述第二開關(guān)同時打開或閉合；兩個電容，一個電容的一端與所述第一、二MOS管的柵級相連，另一端與所述電源相連；另一個電容的一端與所述第三、四MOS管的柵級相連，另一端與所述電源相連。
5.如權(quán)利要求3所述的CMOS電壓比較器，其特征在于，所述第二放大器包括7個MOS管，第七MOS管為一NMOS管，其源極接地，柵極接偏置電壓；第五、六MOS管為NMOS管，它們的源極均與所述第七MOS管的漏極相連，柵極分別為所述第一放大器的兩個輸入端，漏極分別為所述第一放大器的兩個輸出端；第一、二、三、四MOS管為PMOS管，它們的源極與電源相連，第一、二MOS管的柵極通過開關(guān)與所述第五MOS管的柵極相連；第三、四MOS管的柵極通過開關(guān)與所述第六MOS管的柵極相連；第一、三MOS管的漏極與所述第五MOS管的漏極相連；第二、四MOS管的漏機遇所述第六MOS管的漏極相連；所述兩個輸出端通過開關(guān)與所述兩個輸入端分別相連；所述第一放大器中的所有開關(guān)均與所述第二開關(guān)同時打開或閉合；兩個電容，一個電容的一端與所述第一、二MOS管的柵級相連，另一端與所述電源相連；另一個電容的一端與所述第三、四MOS管的柵級相連，另一端與所述電源相連。
6.如權(quán)利要求1或2所述的CMOS電壓比較器，其特征在于，所述雙到單變換電路包括7個MOS管，第一、二MOS管為PMOS管，它們的源極與電源相連，柵極互相連接，第一MOS管的柵極還與該MOS管的漏極相連；第三、四MOS管為NMOS管，第三MOS管的漏極與所述第一MOS管的漏極相連，柵極和所述雙到單變換電路的一個輸入端相連，該輸入端還通過開關(guān)和所述第一、三MOS管的漏極相連；第四MOS管的漏極與所述第二MOS管的漏極相連，柵極和所述雙到單變換電路的另一個輸入端相連，該輸入端還通過開關(guān)和所述第二、四MOS管的漏極相連；第五MOS管為NMOS管，源極接地，柵極與偏置電壓相連，漏極與所述第三、四MOS管的源極相連；第六MOS管為PMOS管，源極與電源相連，柵極與所述第二、四MOS管的漏極相連，漏極與輸出端相連；第七MOS為NMOS管，源極接地，柵極與所述偏置電壓相連，漏極與所述輸出端相連。
7.如權(quán)利要求3所述的CMOS電壓比較器，其特征在于，所述雙到單變換電路包括7個MOS管，第一、二MOS管為PMOS管，它們的源極與電源相連，柵極互相連接，第一MOS管的柵極還與該MOS管的漏極相連；第三、四MOS管為NMOS管，第三MOS管的漏極與所述第一MOS管的漏極相連，柵極和所述雙到單變換電路的一個輸入端相連，該輸入端還通過開關(guān)和所述第一、三MOS管的漏極相連；第四MOS管的漏極與所述第二MOS管的漏極相連，柵極和所述雙到單變換電路的另一個輸入端相連，該輸入端還通過開關(guān)和所述第二、四MOS管的漏極相連；第五MOS管為NMOS管，源極接地，柵極與偏置電壓相連，漏極與所述第三、四MOS管的源極相連；第六MOS管為PMOS管，源極與電源相連，柵極與所述第二、四MOS管的漏極相連，漏極與輸出端相連；第七MOS為NMOS管，源極接地，柵極與所述偏置電壓相連，漏極與所述輸出端相連。
8.如權(quán)利要求1或2所述的CMOS電壓比較器，其特征在于，所述第一、第二開關(guān)包括兩個MOS管，均為NMOS管，第一MOS管的柵極與電源相連，漏極為所述開關(guān)的一端，第二MOS管的柵極通過一反向器與電源相連，源極與漏極相連，并與所述第一MOS管的源極相連，所述第二MOS管的源極為所述開關(guān)的另一端。
9.如權(quán)利要求3所述的CMOS電壓比較器，其特征在于，所述第一、第二開關(guān)包括兩個MOS管，均為NMOS管，第一MOS管的柵極與電源相連，漏極為所述開關(guān)的一端，第二MOS管的柵極通過一反向器與電源相連，源極與漏極相連，并與所述第一MOS管的源極相連，所述第二MOS管的源極為所述開關(guān)的另一端。
全文摘要
一種CMOS電壓比較器，包括多級放大器，每一級放大器的第一輸出端通過一開關(guān)與第一輸入端相連，第二輸出端通過一開關(guān)與第二輸入端相連，兩個開關(guān)同時打開或閉合；每一級放大器的輸入端與前一級放大器的輸出端相連，所有放大器的開關(guān)同時打開或閉合；雙到單變換電路，輸入端與最后一級放大器的輸出端相連；多級輸出整形電路，輸入端與雙到單變換電路的輸出端相連；隔直流電容，位于各級放大器以及雙到單變換電路的輸入端之前；第一開關(guān)，輸入信號經(jīng)過第一開關(guān)再經(jīng)過隔直流電容后連接到第一級放大器；第二開關(guān)，輸入信號通過第二開關(guān)后接地，第二開關(guān)與多級放大器的所有開關(guān)同時打開或閉合。
文檔編號H03K19/0948GK1567723SQ03141480
公開日2005年1月19日 申請日期2003年7月9日 優(yōu)先權(quán)日2003年7月9日
發(fā)明者陳良生 申請人:上海華虹集成電路有限責任公司