專利名稱：分?jǐn)?shù)n型頻率合成器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及分?jǐn)?shù)N型(fractional-N)頻率合成器。
背景技術(shù)：
頻率合成器產(chǎn)生具有作為多個(gè)參考頻率的頻率的輸出信號(hào)。在從美國(guó)專利3,217,267的圖1復(fù)制的圖1所示的典型的現(xiàn)有技術(shù)電路中，通過(guò)鎖相環(huán)(PLL)控制頻率合成器的操作，在PLL中由相位鑒別器6將可變頻率振蕩器2鎖定到已知的參考頻率8的頻率。在這樣的安排中，典型振蕩器是電壓控制振蕩器(VCO)，相位鑒別器產(chǎn)生輸出電壓，輸出電壓與已知的參考頻率和振蕩器的輸出之間的相位差成比例。相位鑒別器的輸出電壓用于作為錯(cuò)誤信號(hào)以控制VCO的輸出頻率。
為了提供用于來(lái)自VCO的不同輸出頻率，可變頻率除數(shù)(divisor)4用于在其與參考頻率比較前分割輸出頻率。結(jié)果，來(lái)自VCO的輸出頻率是多個(gè)精確的參考頻率，以及如果除數(shù)是整數(shù)，那么VCO輸出頻率的最小增量等于參考頻率。因此，要求非常低的參考頻率，以當(dāng)使用整數(shù)除數(shù)時(shí)提供在鄰近的輸出頻率之間的小步長(zhǎng)。然而，低的參考頻率引出多種不可接受的后果。
為了避免使用低參考頻率，已經(jīng)設(shè)計(jì)了電路用于由分?jǐn)?shù)分割輸出頻率。作為美國(guó)專利5,038,117的圖1的圖2中所示的現(xiàn)有技術(shù)電路，包括電壓控制振蕩器11、分?jǐn)?shù)除法器(divider)13、相位比較器15和濾波器17?？刂齐娐?8控制整數(shù)部分N和分?jǐn)?shù)部分.F，由其除輸出頻率。如本技術(shù)領(lǐng)域所公知，不同的技術(shù)可以用于實(shí)現(xiàn)分?jǐn)?shù)N除法。在一個(gè)這樣的技術(shù)中，N.F的除法由平均除數(shù)得到，使得輸出頻率對(duì)占空比(duty cycle).F除以N而對(duì)占空比(1-.F)除以N+1。
有關(guān)這樣的分?jǐn)?shù)N頻率合成器的進(jìn)一步細(xì)節(jié)可在美國(guó)專利3,217,267和5,038,117中找到，通過(guò)引用而在這里包含。
不幸地是，在除數(shù)之間的切換導(dǎo)致在載波頻率附近不理想的相位錯(cuò)誤或者相位抖動(dòng)。減少這樣的相位錯(cuò)誤的技術(shù)也已公知，并且描述在美國(guó)專利4,609,881中以及在Steven R.Norsworthy et al.(Ed.)Delta-Sigma DataConverters Theory，Design，and Simulation，IEEE Press(1997)中，通過(guò)引用其在這里包含，以及以上引用的美國(guó)專利3,217,267和5,038,117。如由Delta-Sigma Data Converters的圖3.3復(fù)制的圖3所示，用于減少這樣的相位錯(cuò)誤的一般技術(shù)串聯(lián)多級(jí)第一或第二階Delta-Sigma調(diào)制器310、320和330并且提供每一級(jí)的輸出到數(shù)字抵消(cancellation)邏輯340。在圖4中顯示一般形式的每一個(gè)調(diào)制級(jí)，圖4根據(jù)Delta-Sigma Data Converters的圖3.1改編。如圖4所示，調(diào)制器包括第一和第二求和器412和413、第一和第二濾波器415和419以及量化器417。濾波器419連接從量化器417的輸出信號(hào)y(n)到第一求和器412的負(fù)極輸入，第一求和器412與濾波輸出結(jié)合輸入信號(hào)x(n)并且提供結(jié)果到濾波器415的輸入。濾波器415的輸出提供到量化器417的輸入。第二求和器413計(jì)算量化器417的輸出和輸入的信號(hào)間的差以產(chǎn)生信號(hào)e(n)，它表示量化器的量化錯(cuò)誤。理想地，對(duì)于圖3的電路，噪聲轉(zhuǎn)移函數(shù)是(1-Z-1)m，其中m是總階數(shù)。這樣的函數(shù)在Z-轉(zhuǎn)換平面中在z＝1處有m個(gè)重合(coincident)的零。
在由‘117專利的圖5(d)復(fù)制的圖5中顯示圖3的Delta-Sigma調(diào)制器的模型。這里，三個(gè)同級(jí)510、520和530的每一個(gè)包括第一和第二求和器512和513、積分器515、量化器517和Z-1延遲519。數(shù)字抵消邏輯電路540包括第一微分器542，其耦合到到第二級(jí)520的輸出；第二和第三微分器544、546，其串聯(lián)耦合到第三級(jí)530的輸出；以及求和電路550，耦合到第一級(jí)510、第一微分器542和第三微分器546的輸出。當(dāng)組合各項(xiàng)時(shí)，出現(xiàn)在圖5的電路不同級(jí)的一系列錯(cuò)誤項(xiàng)被抵消。特別地，可寫(xiě)出以下‘117專利的方程式16，即圖5的電路的組合輸出O＝f+(1-Z-1)Q1-(1-Z-1)Q1+(1-Z-1)2Q2-(1-Z-1)2Q2+(1-Z-1)3Q3這里，Qn是與級(jí)n關(guān)聯(lián)的量化錯(cuò)誤，此方程式削減為O＝f+(1-Z-1)3Q3如本領(lǐng)域技術(shù)人員會(huì)知道的，此方程式在Z-轉(zhuǎn)換平面中z＝1處有三個(gè)重合的零。
在圖6中顯示圖5的Delta-Sigma調(diào)制器的實(shí)際實(shí)現(xiàn)。這里，三個(gè)同級(jí)610、620和630的每一個(gè)都包括加法器614和Z-1延遲619。數(shù)字抵消邏輯電路640包括第一微分器642，耦合到第二級(jí)620的加法器614的進(jìn)位輸出；第二和第三微分器644、646，串聯(lián)耦合到第三級(jí)630的加法器614的進(jìn)位輸出；以及求和器電路，耦合到第一級(jí)610的加法器614的進(jìn)位輸出、第一微分器642的輸出和第三微分器646的輸出。

發(fā)明內(nèi)容
雖然圖3、5和6中顯示的類型的現(xiàn)有技術(shù)電路比常規(guī)的分?jǐn)?shù)N合成器電路性能更好，但是仍存在甚至更好性能的需要。
我們已設(shè)計(jì)這樣的電路。參考Z-轉(zhuǎn)換平面，通過(guò)分開(kāi)在Z-轉(zhuǎn)換平面中的各零得到這種更好的性能。結(jié)果，分?jǐn)?shù)N除數(shù)的噪聲分量譜從載波頻率移開(kāi)，因此減少了在載波頻率附近的分量并且增加了遠(yuǎn)離它的分量。因?yàn)榭梢酝ㄟ^(guò)常規(guī)濾波技術(shù)去除來(lái)自除數(shù)信號(hào)的較高頻率分量，這是有利的。用于分開(kāi)零的電路模型類似于圖4并且包括第一求和器、第一和第二濾波器以及量化器。第二濾波器連接量化器的輸出到第一求和器以及求和器的輸出連接第一濾波器的輸入，第一濾波器的輸出連接量化器的輸入。依據(jù)本發(fā)明，第二濾波器將離軸的零引入代表此電路的方程式。在優(yōu)選實(shí)施例中，由串聯(lián)連接的第一和第二延遲元件、乘法器和第二求和器實(shí)現(xiàn)第二濾波器。第一延遲元件的輸入連接到量化器的輸出以及第二延遲元件的輸出連接到第二求和器的輸入。乘法器的輸入連接第一和第二延遲元件之間的節(jié)點(diǎn)，乘法器的輸出連接第二求和器的輸入。第二求和器從來(lái)自乘法器的信號(hào)減去來(lái)自第二延遲元件的信號(hào)，并且將其提供到第一求和器作為輸入。
也可在軟件中實(shí)施本發(fā)明，以產(chǎn)生具有理想譜特性的分?jǐn)?shù)N除數(shù)。


本發(fā)明的這些和其它目的、特點(diǎn)和優(yōu)點(diǎn)通過(guò)下面本發(fā)明的詳述將會(huì)更加清楚，其中圖1是現(xiàn)有技術(shù)頻率合成器電路的方塊圖；圖2是現(xiàn)有技術(shù)分?jǐn)?shù)N數(shù)頻率合成器電路的方塊圖；圖3是現(xiàn)有技術(shù)多級(jí)Delta-Sigma調(diào)制器的方塊圖；圖4是現(xiàn)有技術(shù)一般Delta-Sigma調(diào)制器的一級(jí)的方塊圖；圖5是用于分?jǐn)?shù)N合成的現(xiàn)有技術(shù)多級(jí)調(diào)制器的方塊圖；圖6是圖5的調(diào)制器的現(xiàn)有技術(shù)實(shí)施的方塊圖；
圖7是本發(fā)明的多級(jí)調(diào)制器的說(shuō)明性實(shí)施例的方塊圖；以及圖8是本發(fā)明的調(diào)制器的一級(jí)的說(shuō)明性模型的方塊圖。
具體實(shí)施例方式
圖7是本發(fā)明的說(shuō)明性實(shí)施例的方塊圖。圖7的電路是三級(jí)調(diào)制器，適合用于在分?jǐn)?shù)N頻率合成器中產(chǎn)生除數(shù)。每一級(jí)包括加法器714和一個(gè)或者更多的濾波器元件。在第一和第二級(jí)710、720中，濾波器元件是Z-1延遲元件719。在第三級(jí)730中，濾波器元件包括串聯(lián)連接的第一和第二延遲元件721、723、乘法器725和求和器727。第一延遲元件721的輸入連接加法器的輸出以及第二延遲元件723的輸出連接求和器727的輸入。乘法器725的輸入連接第一和第二延遲元件721、723之間的節(jié)點(diǎn)以及乘法器的輸出連接求和器727的輸入。求和器從乘法器725的信號(hào)減去第二延遲元件723的信號(hào)并且將其提供給加法器714作為輸入。
求和器750的輸出可顯示為輸出＝f+(1-Z-1)Q1-(1-Z-1)Q1+(1-Z-1)2Q2-(1-Z-1)2Q2+(1-KZ-1+Z-2)(1-Z-1)2Q3＝f+(1-Z-1)2(1-KZ-1+Z-2)Q3因此，在抵消中間項(xiàng)中，圖7的電路達(dá)到圖5和圖6的電路的同樣優(yōu)點(diǎn)并且增加了優(yōu)點(diǎn)，即(1-KZ-1+Z-2)項(xiàng)的零對(duì)K＜2的情形不在橫坐標(biāo)上。
圖8中顯示第三級(jí)730的模型。此模型包括求和器812、第一和第二濾波器815、819和量化器817。第二濾波器連接量化器的輸出到求和器，求和器的輸出連接第一濾波器輸入，第一濾波器的輸出連接量化器的輸入。依據(jù)本發(fā)明，第二濾波器將離軸零引入到代表這電路的方程式。
濾波器819將多項(xiàng)式項(xiàng)(1-KZ-1+Z-2)引入代表圖7的電路的z-轉(zhuǎn)換方程式。這個(gè)項(xiàng)的零或根是K±K2-42]]>對(duì)于K＜2的值，這個(gè)項(xiàng)在橫坐標(biāo)的相對(duì)兩側(cè)將一對(duì)不重合的零引入方程式。
如根據(jù)前述的公開(kāi)對(duì)本領(lǐng)域技術(shù)人員會(huì)是明顯的，本發(fā)明的實(shí)踐可進(jìn)行多種變化。延遲元件、加法器和乘法器的其它的組合能用于在代表調(diào)制器的方程式中產(chǎn)生具有離軸零的其它多項(xiàng)式項(xiàng)。例如，使用多于三個(gè)延遲元件，和/或者多于一個(gè)加法器和/或者多于一個(gè)乘法器。而一般地，本領(lǐng)域技術(shù)人員將能組合加法器、乘法器和延遲元件以形成濾波器元件719，它由具有任何數(shù)量的離軸的零的多項(xiàng)式代表。本發(fā)明也不僅限于所述數(shù)量的級(jí)的調(diào)制器。雖然為了說(shuō)明的目的已經(jīng)公開(kāi)三級(jí)調(diào)制器，但是可使用任何想要的級(jí)數(shù)實(shí)施本發(fā)明。另外，本發(fā)明不限于用于已述的Delta-Sigma調(diào)制器中。它也可以實(shí)際用于想要產(chǎn)生離軸的零的其它電路中。
權(quán)利要求
1.一種分?jǐn)?shù)N頻率合成器中的電路，包括串聯(lián)連接的第一、第二和第三濾波器電路；數(shù)字抵消邏輯電路，包括使輸入連接到第二濾波器電路的輸出的第一微分器；串聯(lián)連接的第二和第三微分器，其中第二微分器使輸入連接到第三濾波器電路的輸出；求和器電路，使輸入連接到第一濾波器電路的輸出、第一微分器的輸出和第三微分器的輸出；作用為Sigma-Delta調(diào)制器的每一個(gè)所述第一和第二濾波器電路；所述第三濾波器電路包括加法器、求和器和延遲電路，延遲電路的輸入連接到加法器的輸出，所述延遲電路具有多個(gè)由所述求和器組合的輸出，以形成求和器輸出信號(hào)，將該信號(hào)提供到加法器作為輸入，所述延遲電路將至少一個(gè)離軸零引入代表所述電路的方程式。
2.一種分?jǐn)?shù)N頻率合成器中的電路模型，包括第一求和器；第一和第二濾波器；和量化器；第一求和器的輸出連接到第一濾波器的輸入，以及第一濾波器的輸出連接到量化器的輸入，量化器的輸出連接到第二濾波器，以及第二濾波器的輸出連接到求和器的輸入；其中第二濾波器引入至少一個(gè)離軸零到表示所述電路的方程式。
3.根據(jù)權(quán)利要求2所述的電路模型，其中第二濾波器包括使輸入耦合到量化器的輸出、輸出耦合到第二求和器的輸入的第一和第二電路元件，而所述第二求和器的輸出連接所述第一求和器的輸入。
4.一種在分?jǐn)?shù)N頻率合成器中的電路模型，包括串聯(lián)連接的至少第一和第二調(diào)制器級(jí)，每一個(gè)包括第一求和器；第一和第二濾波器；以及量化器，第一求和器的輸出連接到第一濾波器的輸入以及第一濾波器的輸出連接到量化器的輸入，量化器的輸出連接到第二濾波器以及第二濾波器的輸出連接到求和器的輸入；其中在至少一級(jí)中的第二濾波器將至少一個(gè)離軸的零引入代表所述電路的方程式。
5.根據(jù)權(quán)利要求4所述的電路模型，其中，在至少一級(jí)中的第二濾波器包括使輸入耦合到那一級(jí)中量化器的輸出并且使輸出耦合到第二求和器的輸入的第一和第二電路元件，并且所述第二求和器的輸出連接到在那級(jí)中的所述第一求和器的輸入。
6.一種分?jǐn)?shù)N頻率合成器中的電路模型，包括串聯(lián)連接的至少第一、第二和第三調(diào)制器級(jí)，每一個(gè)包括第一求和器、第一和第二濾波器以及量化器，第二濾波器的輸入連接到量化器的輸出，第二濾波器輸出連接到第一求和器的負(fù)極輸入，第一求和器的輸出連接到第一濾波器的輸入以及第一濾波器的輸出連接到量化器的輸入；數(shù)字抵消邏輯電路，包括使輸入連接到第二調(diào)制器級(jí)的輸出的第一微分器，串聯(lián)連接的第二和第三微分器，第二微分器的輸入連接到第三調(diào)制器級(jí)的輸出以及求和器電路的輸入連接第一調(diào)制器級(jí)的輸出、第一微分器的輸出和第三微分器的輸出；以及在至少一個(gè)調(diào)制器級(jí)中的電路，用于將至少一個(gè)離軸的零引入代表所述電路的方程式。
7.根據(jù)權(quán)利要求6所述的電路模型，還包括在所述第一和第二級(jí)的第二求和器，連接到所述量化器，以便產(chǎn)生量化錯(cuò)誤信號(hào)，將該信號(hào)提供到下一級(jí)的第一求和器作為輸入。
8.根據(jù)權(quán)利要求6所述的電路模型，其中第一濾波器是積分器。
9.根據(jù)權(quán)利要求6所述的電路模型，其中第二濾波器包括至少一個(gè)延遲元件。
10.一種在分?jǐn)?shù)N頻率合成器中的電路，包括包括第一加法器和延遲電路的第一電路，延遲電路的輸入連接到加法器的輸出以及延遲電路的輸出連接到加法器的輸入；第二電路，包括第一加法器和延遲電路，延遲電路的輸入連接到加法器的輸出以及延遲電路的輸出連接到加法器的輸入，第一電路的延遲電路的輸出連接到加法器的第二輸入；第三電路，包括第一加法器和延遲電路，延遲電路的輸入連接到加法器的輸出以及延遲電路的輸出連接到加法器的輸入，第二電路的延遲電路的輸出連接到加法器的第二輸入；數(shù)字抵消邏輯電路，包括使輸出連接到第二電路的加法器的進(jìn)位輸出的第一微分器，串聯(lián)連接的第二和第三微分器，第二微分器的輸入連接到第三電路的加法器的進(jìn)位輸出以及求和器電路的輸入連接到第一電路的加法器的進(jìn)位輸出、第一微分器的輸出和第三微分器的輸出；以及在所述第一、第二和第三電路的至少一個(gè)中的電路，用于將至少一個(gè)離軸的零引入代表所述電路的方程式。
11.根據(jù)權(quán)利要求10所述的電路，其中，用于引入至少一個(gè)離軸的零的電路包括串聯(lián)連接的第一和第二延遲元件，第一延遲元件的輸入連接到加法器的輸出以及至少一個(gè)乘法器或者附加的延遲元件連接到第一和第二延遲元件間的節(jié)點(diǎn)，所述第二延遲元件的輸出和所述乘法器或者附加的延遲元件連接到求和器，該求和器的輸出連接到那一級(jí)的第一加法器的第二輸入。
全文摘要
在分?jǐn)?shù)N頻率合成器(710、720和730)中，一種電路(730)，用于產(chǎn)生代表電路的方程式中的至少一個(gè)離軸的零(725)。
文檔編號(hào)H03L7/183GK1586038SQ02822296
公開(kāi)日2005年2月23日 申請(qǐng)日期2002年9月24日 優(yōu)先權(quán)日2001年9月26日
發(fā)明者卡蒂克·斯里達(dá)蘭 申請(qǐng)人:阿什瓦塔半導(dǎo)體公司