一種l波段頻率合成器電路的制作方法
【技術領域】
[0001]本發(fā)明涉及電子數字通信系統(tǒng)，特別涉及一種L波段頻率合成器電路，用于塔康地面臺、DME設備上。
【背景技術】
[0002]現代通信系統(tǒng)中，對設備的頻率穩(wěn)定度和準確度都要求很高。對于寬頻帶工作的通信系統(tǒng)，不但要求高的頻率穩(wěn)定度和準確度，而且要求其能方便、快速的變化頻率。塔康、DME (距離測量設備)設備的工作頻段寬，需要滿足這些要求。
[0003]現有的L波段頻率合成器電路由于技術和元器件的限制，存在以下問題:1、采用分離元件搭建的電壓控制振蕩器(以下簡稱VC0)，導致輸出頻率不穩(wěn)定，相位噪聲較大。2、使用有源的環(huán)路濾波器，引入了噪聲，加大了相位噪聲。3、控制信號使用并行信號模式，控制復雜。4、采用獨立的分頻器和鑒相器，電路組成復雜。由于以上問題，導致L波段頻率合成器電路工作不穩(wěn)定、性能不可靠，不能滿足塔康、DME設備工作頻段寬的需求，同時還存在成本高、功耗大等問題。如何解決這個問題就成為了本領域的技術人員所要研究和解決的課題。

【發(fā)明內容】

[0004]本發(fā)明的目的就是為克服現有技術的不足，針對現有電路相位噪聲大、電路組成復雜等問題，提供一種L波段頻率合成器電路的設計方案:1、通過選用集成VCO芯片，輸出頻率相位噪聲大大減小，頻率輸出穩(wěn)定度提高，同時減小了電路復雜程度。2、改用無源環(huán)路濾波器，調整環(huán)路濾波器的環(huán)路帶寬，使鎖相速度提高。3、選用新型的PLL芯片，該芯片集成了分頻器和鑒相器，減小了電路規(guī)模，同時該芯片使用三位串行控制信號，減小了控制復雜度。
[0005]本發(fā)明是通過這樣的技術方案實現的:一種L波段頻率合成器電路，其特征在于:包括鎖相環(huán)電路、環(huán)路濾波器、電壓控制振蕩器、置頻控制電路和參考頻率源電路，置頻控制電路和參考頻率源電路分別連接鎖相環(huán)電路，鎖相環(huán)電路連接環(huán)路濾波器，環(huán)路濾波器連接電壓控制振蕩器，電壓控制振蕩器連接鎖相環(huán)電路。
[0006]本發(fā)明的有益效果是:通過采取以上改進的電路設計方案，最終設計出技術先進、工作穩(wěn)定、性能可靠、體積小、功耗低的L波段頻率合成器電路，從而解決了現有電路穩(wěn)定性差、調試困難、相噪指標差等問題，滿足了塔康、DME設備工作頻段寬的需求。同時縮減了電路的大小，降低了成本。
【附圖說明】
[0007]圖1為本發(fā)明頻率合成器電路連接框圖；
圖2為圖1中參考頻率源電路原理圖；
圖3為圖1中置頻控制電路原理圖； 圖4位圖1中鎖相環(huán)電路、環(huán)路濾波器和電壓控制振蕩器原理圖。
【具體實施方式】
[0008]以下結合附圖對本發(fā)明作進一步說明:
如圖1所示，一種L波段頻率合成器電路包括鎖相環(huán)電路(PLL)、環(huán)路濾波器、電壓控制振蕩器(VC0)、置頻控制電路和參考頻率源電路，置頻控制電路和參考頻率源電路分別連接鎖相環(huán)電路，鎖相環(huán)電路連接環(huán)路濾波器，環(huán)路濾波器連接電壓控制振蕩器，電壓控制振蕩器連接鎖相環(huán)電路。
[0009]本電路利用一個參考頻率源，通過諧波發(fā)生器混頻和分頻產生大量的頻率組合，然后用鎖相環(huán)把VCO的頻率鎖定在某一頻率上，由VCO間接產生所需頻率。
[0010]如圖2所示，本發(fā)明的參考頻率源電路采用一個有源晶體振蕩器Y1，電阻Rl的一端與電容C2的一端、電容C3的一端以及有源晶體振蕩器Yl的4腳連接后接+3.3V電源，電容C2的另一端與電容C3的另一端連接后接地，電阻Rl的另一端連接電阻R2的一端以及有源晶體振蕩器Yl的I腳，電阻R2的另一端接地，有源晶體振蕩器Yl的3腳連接電容Cl的一端和電容C4的一端，電容Cl的另一端接地，電容C4的另一端連接電感LI的一端，電感LI的另一端為參考頻率輸出端，有源晶體振蕩器Yl的2腳接地。
[0011]參考頻率源電路采用有源晶體振蕩器，輸出頻率為10MHz，輸出的波形為正弦波。
[0012]如圖3所示，本發(fā)明的置頻控制電路采用一個LPC1114 ARM芯片Dl，ARM芯片Dl的4腳連接電阻R3的一端和電解電容C5的負端，同時又通過輕觸開關SI與電解電容C5的正端連接后接+5V電源，電阻R3的另一端接地；晶振Gl的兩端分別連接ARM芯片Dl的
14腳、15腳以及電容C6的一端、電容C7的一端，電容C6的另一端和電容C7的另一端連接后接地；ARM芯片Dl的16腳、17腳分別接地；ARM芯片Dl的29腳、38腳分別接+5V電源；ARM芯片Dl的44腳、43腳和42腳分別連到接插件P2的I腳、2腳和3腳。
[0013]采用ARM芯片管腳的三個I/O通信接口進行控制鎖相環(huán)電路，輸出信號為三位的串行控制信號。
[0014]置頻控制電路采用LPCl 114 ARM芯片管腳的三個I/O通信接口進行控制鎖相環(huán)電路，輸出信號為三位的串行控制信號。
[0015]如圖4所示，本發(fā)明的鎖相環(huán)電路采用一個ADF4113 PLL芯片D2，環(huán)路濾波器采用無源的電阻和電容，電壓控制振蕩器采用一個R0S-1250W-119+集成芯片VI，PLL芯片D2的5腳通過電容C15接地；PLL芯片D2的8腳通過電容C17連接電阻Rll的一端和電容C22的一端，電容C22的另一端為參考頻率輸入端，電阻Rll的另一端接地；PLL芯片D2的13腳分別連接電阻R13的一端和電阻R16的一端，PLL芯片D2的12腳分別連接電阻R14的一端和電阻R17的一端，PLL芯片D2的11腳分別連接電阻R15的一端和電阻R18的一端，PLL芯片D2的10腳接+3.3V電源，電阻R13的另一端、電阻R14的另一端和電阻R15的另一端分別連到接插件Pl的3腳、2腳和I腳，電阻R16的另一端、電阻R17的另一端和電阻R18的另一端分別接地；PLL芯片D2的3腳、4腳和9腳連接后接地；PLL芯片D2的I腳通過電阻R12接地；PLL芯片D2的2腳連接電容C19的一端、電阻RlO的一端和電阻R6的一端，電阻RlO的另一端通過電容C23接地；電阻R6的另一端連接電容C18的一端和電阻R7的一端，電阻R7的另一端連接電容C20的一端和集成芯片Vl的2腳，電容C19的另一端、電容C18的另一端和電容C20的另一端分別接地；集成芯片Vl的I腳、3腳和4腳連接后接地，集成芯片Vl的14腳與電容C24的一端和電容C25的一端連接后接+5V電源；集成芯片Vl的10腳通過電容C21連接電阻R8的一端，電阻R8的另一端連接電阻R5的一端和電阻R9的一端，電阻R9的另一端連接電容C16的一端，電容C16的另一端為頻率輸出端；電阻R5的另