專利名稱：用于調(diào)壓器的過(guò)電流保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于調(diào)壓器的過(guò)電流保護(hù)電路。
相關(guān)技術(shù)描述圖3示出用于調(diào)壓器的傳統(tǒng)過(guò)電流保護(hù)電路?；鶞?zhǔn)電壓源101對(duì)誤差放大器102的反向輸入端子施加恒壓Vref。誤差放大器102的輸出端與PMOS輸出驅(qū)動(dòng)晶體管105的柵極相連，并且還與過(guò)電流保護(hù)電路103的第一PMOS感測(cè)晶體管106的柵極以及PMOS晶體管107的漏極相連。PMOS輸出驅(qū)動(dòng)晶體管105的源極與輸入端子IN相連，并且其漏極與輸出端OUT相連。負(fù)載電阻114、電容器113以及由電阻器111和112組成的分壓電路104與輸出端OUT相連。分壓電路104將輸出電壓VOUT的分壓施加到誤差放大器102的非反向輸入端子。
過(guò)電流保護(hù)電路103包括第一PMOS感測(cè)晶體管106、PMOS晶體管107、NMOS晶體管108以及電阻109和110。在PMOS輸出驅(qū)動(dòng)晶體管105和第一PMOS感測(cè)晶體管106均運(yùn)行于飽和狀態(tài)的情況下，與流入PMOS輸出驅(qū)動(dòng)晶體管105的電流成正比的電流流入第一PMOS感測(cè)晶體管106。在這種情況下，此比例與各晶體管的晶體管尺寸比例大致相同。
可以將這種情況看作PMOS輸出驅(qū)動(dòng)晶體管105和第一PMOS感測(cè)晶體管106均運(yùn)行于飽和狀態(tài)的情況。如果PMOS輸出驅(qū)動(dòng)晶體管105送到負(fù)載114的電流很小，則與其成正比，流入第一PMOS感測(cè)晶體管106的電流也很小。這樣，在電阻器109的兩端產(chǎn)生的壓差也小，NMOS晶體管108處于非導(dǎo)通狀態(tài)。因此，由于電流不流入NMOS晶體管108，所以在電阻器110的兩端不產(chǎn)生壓差，PMOS晶體管也處于非導(dǎo)通狀態(tài)。
然而，在PMOS輸出驅(qū)動(dòng)晶體管105送到負(fù)載114的電流升高時(shí)，流入第一PMOS感測(cè)晶體管106的電流也與其成正比升高，在電阻器109的兩端產(chǎn)生的電壓也升高。這樣，NMOS晶體管108處于導(dǎo)通狀態(tài)。在NMOS晶體管108變成導(dǎo)通狀態(tài)并且在電阻器110的兩端產(chǎn)生的壓差升高時(shí)，PMOS晶體管107導(dǎo)通以提高PMOS輸出驅(qū)動(dòng)晶體管105的柵極電壓。這樣，會(huì)降低PMOS輸出驅(qū)動(dòng)晶體管105的驅(qū)動(dòng)能力，而且輸出電壓VOUT也降低。圖4示出這種情況。這樣，可以防止過(guò)電流損壞元件。
在圖3所示的電路中，在輸入電壓VIN與輸出電壓VOUT之間的差值小時(shí)，PMOS輸出驅(qū)動(dòng)晶體管105不飽和。然而，第一PMOS感測(cè)晶體管106卻在飽和狀態(tài)運(yùn)行。由于PMOS輸出驅(qū)動(dòng)晶體管105與第一PMOS感測(cè)晶體管106的運(yùn)行狀態(tài)不同，所以流入各晶體管的電流比與其晶體管尺寸比不同。流入第一PMOS感測(cè)晶體管106的電流比根據(jù)PMOS輸出驅(qū)動(dòng)晶體管105與第一PMOS感測(cè)晶體管106的晶體管尺寸比和流入PMOS輸出驅(qū)動(dòng)晶體管105的電流計(jì)算出的電流值大。
也就是說(shuō)，在PMOS輸出驅(qū)動(dòng)晶體管不飽和時(shí)，即使負(fù)載電流小，流入第一PMOS感測(cè)晶體管106的電流也升高。此時(shí)，如上所述，PMOS晶體管107導(dǎo)通從而產(chǎn)生PMOS輸出驅(qū)動(dòng)晶體管105的柵極電壓。因此，其缺陷在于，在過(guò)電流保護(hù)電路103內(nèi)會(huì)出現(xiàn)不正常運(yùn)行現(xiàn)象，例如降低PMOS輸出驅(qū)動(dòng)晶體管105的驅(qū)動(dòng)能力，并且與不設(shè)置過(guò)電流保護(hù)電路103的情況相比，輸出電壓VOUT下降得更嚴(yán)重。圖5示出這種情況。
此外，即使在輸入電壓VIN與輸出電壓VOUT的差值大并且PMOS輸出驅(qū)動(dòng)晶體管105與第一PMOS感測(cè)晶體管106均在飽和狀態(tài)運(yùn)行的情況下，因?yàn)楦骶w管的源極-漏極電壓互不相同，所以，由溝道長(zhǎng)度調(diào)節(jié)的影響而導(dǎo)致流入它們的電流比與其晶體管尺寸比也不同。結(jié)果，就存在一種缺陷，即過(guò)電流保護(hù)在什么負(fù)載電流下作用變得不精確。
發(fā)明概述本發(fā)明中，PMOS輸出驅(qū)動(dòng)晶體管與第一PMOS感測(cè)晶體管的運(yùn)行狀態(tài)始終一致，從而使流入這兩個(gè)晶體管的電流比與晶體管尺寸比相同。因此，本發(fā)明解決了這樣的問(wèn)題，即由于在輸入電壓VIN與輸出電壓VOUT的差值小情況下過(guò)電流保護(hù)電路的不正常運(yùn)行，和在輸入電壓VIN與輸出電壓VOUT的差值大情況下溝道長(zhǎng)度調(diào)節(jié)的影響所導(dǎo)致的輸出電壓降低，使得過(guò)流保護(hù)在什么樣的負(fù)載電流下作用變得不精確。
附圖簡(jiǎn)述附圖中圖1是具有本發(fā)明第一實(shí)施例的過(guò)電流保護(hù)電路的調(diào)壓器的電路圖；
圖2是具有根發(fā)明第二實(shí)施例的過(guò)電流保護(hù)電路的調(diào)壓器的電路圖；圖3是具有傳統(tǒng)過(guò)電流保護(hù)電路的調(diào)壓器的電路圖；圖4是表示負(fù)載電流與輸出電壓之間的關(guān)系曲線圖；以及圖5是表示具有本發(fā)明第一實(shí)施例或第二實(shí)施例的過(guò)電流保護(hù)電路的調(diào)壓器的輸入電壓與輸出電壓之間的關(guān)系該曲線圖，該曲線圖還示出具有傳統(tǒng)過(guò)電流保護(hù)電路的調(diào)壓器的輸入電壓與輸出電壓之間的關(guān)系。
優(yōu)選實(shí)施例詳述本發(fā)明中，始終使第一PMOS感測(cè)晶體管的漏極電壓等于輸出電壓VOUT，從而使PMOS輸出驅(qū)動(dòng)晶體管與第一PMOS感測(cè)晶體管的運(yùn)行狀態(tài)相同。因此，流入各晶體管的電流比等于其晶體管尺寸比。
(實(shí)施例)以下將參考


本發(fā)明實(shí)施例。
圖1示出本發(fā)明第一實(shí)施例的調(diào)壓器。除了過(guò)電流保護(hù)電路103的配置不同之外，該調(diào)壓器的電路與圖3所示的傳統(tǒng)電路相同。
在此實(shí)施例的過(guò)電流保護(hù)電路103內(nèi)，在圖3所示傳統(tǒng)過(guò)電流保護(hù)電路103的基礎(chǔ)上，提供了第二PMOS感測(cè)晶體管115、第一PMOS電平移動(dòng)器120、第二PMOS電平移動(dòng)器119、第三PMOS電平移動(dòng)器118以及構(gòu)成電流鏡像電路的NMOS晶體管116和117。第一PMOS電平移動(dòng)器的源極與第一感測(cè)晶體管106的漏極相連，第一電平移動(dòng)器120的漏極與電阻器109的一端和NMOS晶體管108的柵極相連。第二PMOS感測(cè)晶體管115的漏極與第二PMOS電平移動(dòng)器119的源極相連，并且第二電平移動(dòng)器119的漏極與NMOS晶體管116的柵極和漏極以及NMOS晶體管117的柵極相連，這樣就構(gòu)成了電流鏡像電路。NMOS晶體管117的漏極與第三PMOS電平移動(dòng)器118的柵極和漏極以及第一PMOS電平移動(dòng)器120和第二PMOS電平移動(dòng)器119的柵極相連。第三PMOS電平移動(dòng)器的源極與輸出端OUT相連。
為了簡(jiǎn)潔起見(jiàn)，對(duì)第一PMOS感測(cè)晶體管106與第二PMOS感測(cè)晶體管115具有相同晶體管尺寸的情況進(jìn)行說(shuō)明。在第一PMOS感測(cè)晶體管106與第二PMOS感測(cè)晶體管115具有相同晶體管尺寸時(shí)，由于各晶體管的柵極-源極電壓相同并且點(diǎn)A和點(diǎn)B的電壓相同(如下所述)，所以其源極-漏極電壓也相同。因此，流入各晶體管的電流相同。由于流入第二PMOS感測(cè)晶體管115的電流被由NMOS晶體管116和117構(gòu)成的電流鏡像偏置，所以流入NMOS晶體管117的電流等于流入第二PMOS感測(cè)晶體管115的電流。因此，第二PMOS感測(cè)晶體管115與NMOS晶體管相同，并且因此使得流入第一PMOS電平移動(dòng)器120、第二PMOS電平移動(dòng)器119以及第三PMOS電平移動(dòng)器118的電流也相同。因此，第一PMOS電平移動(dòng)器120的柵極-源極電壓、第二PMOS電平移動(dòng)器119的柵極-源極電壓以及第三PMOS電平移動(dòng)器118的柵極-源極電壓變得相同。順便提及，由于第三PMOS電平移動(dòng)器118的源極與輸出端子OUT相連，所以第三PMOS電平移動(dòng)器118的源極電壓等于輸出電壓VOUT。如上所述，由于第一、第二以及第三PMOS電平移動(dòng)器的柵極-源極電壓相等，所以點(diǎn)A和點(diǎn)B的電壓大致等于輸出電壓VOUT。
即使第一PMOS感測(cè)晶體管106與第二PMOS感測(cè)晶體管的晶體管尺寸互不相同，但是，顯然可以使第一、第二以及第三PMOS電平移動(dòng)器的柵極-源極電壓相等。因此，即使第一PMOS感測(cè)晶體管106與第二PMOS感測(cè)晶體管的晶體管尺寸不同，仍可以使點(diǎn)A和點(diǎn)B的電壓大致等于輸出電壓VOUT。
如上所述，由于PMOS輸出驅(qū)動(dòng)晶體管105與第一PMOS感測(cè)晶體管106的源極-漏極電壓大致相等，并且其源極-柵極電壓也相等，所以各晶體管的運(yùn)行狀態(tài)相同，而與輸入電壓VIN與輸出電壓VOUT之間的差值大小無(wú)關(guān)。也就是說(shuō)，流入PMOS輸出驅(qū)動(dòng)晶體管105與第一PMOS感測(cè)晶體管106的電流比等于其晶體管尺寸比。顯然，不存在溝道長(zhǎng)度調(diào)節(jié)的影響，因?yàn)楦骶w管的源極-漏極電壓互相相等。
現(xiàn)在將更具體地說(shuō)明一種輸入電壓VIN與輸出電壓VOUT之間差值小的情況。由于輸入電壓VIN與輸出電壓VOUT之間的差值小，所以PMOS輸出驅(qū)動(dòng)晶體管105運(yùn)行于非飽和狀態(tài)。然而，由于第一PMOS感測(cè)晶體管106也不飽和，并且各晶體管的源極-漏極電壓相等，所以流入PMOS輸出驅(qū)動(dòng)晶體管105與第一PMOS感測(cè)晶體管106的電流比大致取決于其晶體管尺寸比。因此，在輸入電壓VIN與輸出電壓VOUT之間的差值小時(shí)，可以避免因?yàn)檫^(guò)電流保護(hù)電路的非正常運(yùn)行引起的輸出電壓VOUT下降現(xiàn)象。圖5示出這種情況。
此外，如果輸入電壓VIN與輸出電壓VOUT之間的差值大，并且PMOS輸出驅(qū)動(dòng)晶體管105運(yùn)行于飽和狀態(tài)，則第一PMOS感測(cè)晶體管106也運(yùn)行于飽和狀態(tài)，并且各晶體管的源極-漏極電壓相等。因此，由于顯然不存在溝道長(zhǎng)度調(diào)節(jié)影響，并且流入PMOS輸出驅(qū)動(dòng)晶體管105與第一PMOS感測(cè)晶體管106的電流比取決于其晶體管尺寸比，所以可以使過(guò)電流保護(hù)在什么樣的負(fù)載電流下作用變的精確。
如果過(guò)電流流入負(fù)載114，流入第一PMOS感測(cè)晶體管106的電流也會(huì)升高，則在電阻器109兩端產(chǎn)生的壓差會(huì)增大，NMOS晶體管108會(huì)導(dǎo)通。在NMOS晶體管108導(dǎo)通，并且在電阻器110兩端產(chǎn)生的壓差變大時(shí)，PMOS晶體管107導(dǎo)通以提高PMOS輸出驅(qū)動(dòng)晶體管105的柵極電壓。這樣就降低了PMOS輸出驅(qū)動(dòng)晶體管105的驅(qū)動(dòng)能力。因此，象在傳統(tǒng)過(guò)電流保護(hù)電路中那樣，輸出電壓VOUT下降，并執(zhí)行負(fù)載過(guò)電流保護(hù)。圖4示出這種情況。
圖2示出本發(fā)明第二實(shí)施例的調(diào)壓器。在第二實(shí)施例中，在第一實(shí)施例的過(guò)電流保護(hù)電路的基礎(chǔ)上加上了恒流源121和122。由于盡管附加了恒流源121和122，但是流入第二電平移動(dòng)器119和第三電平移動(dòng)器118的電流仍與第一實(shí)施例中的此電流相同，所以，顯然，可以實(shí)現(xiàn)與第一實(shí)施例相同的效果。
這樣就提供了一種調(diào)壓器過(guò)電流保護(hù)電路。本技術(shù)領(lǐng)域內(nèi)的技術(shù)人員明白，不利用優(yōu)選實(shí)施例也可以實(shí)現(xiàn)本發(fā)明，所提供的優(yōu)選實(shí)施例僅是為了說(shuō)明問(wèn)題，并沒(méi)有限制意義，而僅由所附權(quán)利要求來(lái)限定本發(fā)明。
根據(jù)本發(fā)明，使PMOS輸出驅(qū)動(dòng)晶體管與第一PMOS感測(cè)晶體管的運(yùn)行狀態(tài)始終相同，從而使流入這兩個(gè)晶體管的電流比等于其晶體管尺寸比。因此，本發(fā)明的效果在于，通過(guò)避免因?yàn)樵谳斎腚妷篤IN與輸出電壓VOUT的差值小情況下，過(guò)電流保護(hù)電路不正常運(yùn)行，以及因?yàn)樵谳斎腚妷篤IN與輸出電壓VOUT的差值大情況下，溝道長(zhǎng)度調(diào)節(jié)影響而降低輸出電壓，使過(guò)電流保護(hù)在什么樣的負(fù)載電流下作用變得精確。
權(quán)利要求
1.一種用于調(diào)壓器的過(guò)電流保護(hù)電路，該過(guò)電流保護(hù)電路包括輸出驅(qū)動(dòng)晶體管，用于向負(fù)載提供電流；以及感測(cè)晶體管，用于檢測(cè)送到所述負(fù)載的電流，其中所述輸出驅(qū)動(dòng)晶體管與所述感測(cè)晶體管的運(yùn)行狀態(tài)相同。
2.根據(jù)權(quán)利要求1的過(guò)電流保護(hù)電路，其中使所述感測(cè)晶體管的漏極電壓等于所述調(diào)壓器的輸出電壓，從而使所述驅(qū)動(dòng)晶體管和所述感測(cè)晶體管的源極-漏極電壓相同，從而使所述各晶體管的運(yùn)行狀態(tài)相同。
全文摘要
本發(fā)明披露了一種在其內(nèi)可以避免過(guò)電流保護(hù)電路出現(xiàn)非正常運(yùn)行的調(diào)壓器。該調(diào)壓器可以使PMOS輸出驅(qū)動(dòng)晶體管與第一PMOS感測(cè)晶體管的運(yùn)行狀態(tài)始終相同，從而使流入各晶體管的電流比等于其晶體管尺寸比，從而解決了因?yàn)樵谳斎腚妷篤IN與輸出電壓VOUT的差值小情況下，過(guò)電流保護(hù)電路不正常運(yùn)行，以及因?yàn)樵谳斎腚妷篤IN與輸出電壓VOUT的差值大情況下，溝道長(zhǎng)度調(diào)節(jié)影響而降低輸出電壓從而使過(guò)電流保護(hù)在什么樣的負(fù)載電流下作用變得不精確的問(wèn)題。
文檔編號(hào)H03K17/687GK1398043SQ0214065
公開(kāi)日2003年2月19日 申請(qǐng)日期2002年7月12日 優(yōu)先權(quán)日2001年7月13日
發(fā)明者福井厚夫 申請(qǐng)人:精工電子有限公司