專利名稱：用于輸入/輸出靜電放電保護(hù)的閘極等電位電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路(IC)的靜電放電(Electro-Static Discharge；ESD)保護(hù)，特別是關(guān)于一種用于輸入/輸出(I/O)ESD保護(hù)的閘極等電位(gate-equivalent-potential)電路及方法。
ESD保護(hù)構(gòu)造典型地分為兩類，包含保護(hù)輸入緩沖器的構(gòu)造與保護(hù)輸出緩沖器及I/O節(jié)點(diǎn)的構(gòu)造。輸入緩沖器的保護(hù)相當(dāng)?shù)暮?jiǎn)單，因?yàn)镃MOS的閘極不導(dǎo)通電流，因此，特殊的保護(hù)構(gòu)造被實(shí)現(xiàn)在輸入緩沖器上，其限制晶體管的閘極電壓至最大崩潰(breakdown)電壓。對(duì)比之下，另一類輸出緩沖器及I/O節(jié)點(diǎn)含有較難受保護(hù)的構(gòu)造，其困難的成因是由于輸出緩沖器在ESD壓迫(stress)期間可能導(dǎo)通電流，因而可能受損。保護(hù)構(gòu)造必須被設(shè)計(jì)及布局使得在ESD壓迫情況下，該保護(hù)構(gòu)造釋放ESD壓迫而不自毀，但輸出緩沖器僅導(dǎo)通一最小電流。已知被使用的ESD保護(hù)構(gòu)造大致為利用保護(hù)電路的晶體管開(kāi)啟機(jī)制及晶體管驟回(snapback)機(jī)制兩種，前者以導(dǎo)通通道臨限電壓為其特征，后者則以晶體管崩潰電壓為其特征。較被廣泛使用的驟回機(jī)制在I/O墊與內(nèi)部電路之間的接點(diǎn)上加入ESD保護(hù)構(gòu)造，例如NMOS晶體管，當(dāng)發(fā)生ESD事件時(shí)，利用內(nèi)建的寄生雙載子晶體管的旁通以保護(hù)內(nèi)部電路。為使NMOS晶體管容許大量的ESD電流，但避免閘極構(gòu)造的縱寬過(guò)長(zhǎng)，指狀(finger)布局被采用，不幸的，由于指狀配置所導(dǎo)致的構(gòu)造上天生的差異，NMOS晶體管的指狀結(jié)構(gòu)不易被一致地開(kāi)啟，使得ESD電流因?yàn)榧性谛^(qū)域上而燒毀裝置，因此，縱使具有很大的ESD保護(hù)元件，其性能表現(xiàn)仍無(wú)法被接受。
在已知的解決方案中，如果NMOS晶體管的閘極被耦合一正電壓，其觸發(fā)電壓將被降低。然而，如果一多重指狀結(jié)構(gòu)NMOS晶體管包含已使用及未使用的MOS指狀結(jié)構(gòu)，已使用的MOS指狀結(jié)構(gòu)是指其閘極連接至前置驅(qū)動(dòng)器的，而未使用的MOS指狀結(jié)構(gòu)是指其閘極接地的，由于汲極與閘極之間的寄生電容，已使用指狀結(jié)構(gòu)的閘極將耦合一正電壓，因而已使用指狀結(jié)構(gòu)的觸發(fā)電壓遠(yuǎn)低于未使用指狀結(jié)構(gòu)的觸發(fā)電壓，因此，已使用指狀結(jié)構(gòu)在ESD事件期間將先被觸發(fā)而損毀，而未使用指狀結(jié)構(gòu)則不會(huì)。換言之，NMOS晶體管的ESD韌性取決于已使用指狀結(jié)構(gòu)的寬度，而非NMOS晶體管的總寬度。為防止已使用指狀結(jié)構(gòu)與未使用指狀結(jié)構(gòu)之間的不平衡觸發(fā)，未使用指狀結(jié)構(gòu)的閘極不應(yīng)該直接接地，使其可以在ESD事件期間耦合一正電壓。某些習(xí)知技術(shù)在未使用指狀結(jié)構(gòu)的閘極與接地之間連接一電阻，某些改用閘極連接電源的傳輸閘，其他的則是使用更復(fù)雜的電路。這些已知技術(shù)的目的皆為使已使用指狀結(jié)構(gòu)與未使用指狀結(jié)構(gòu)的閘極電位相同，進(jìn)而使其在ESD事件期間同時(shí)被觸發(fā)。然而，如果使用電阻，其占用大面積，而且不能確保未使用指狀結(jié)構(gòu)的閘極電位和已使用指狀結(jié)構(gòu)的閘極電位相同；如果改用傳輸閘，雖然可以縮小面積，卻依然不能確保未使用指狀結(jié)構(gòu)的閘極電位和已使用指狀結(jié)構(gòu)的閘極電位相同；如果使用復(fù)雜的電路，則增加電路設(shè)計(jì)的復(fù)雜度。
因此，一種在ESD事件期間使已使用及未使用的MOS指狀結(jié)構(gòu)的閘極等電位的電路及方法，乃為所冀。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種用于I/O ESD保護(hù)的閘極等電位電路及方法，其在發(fā)生ESD事件時(shí)，使用一ESD檢測(cè)裝置開(kāi)啟一開(kāi)關(guān)裝置，以耦合已使用及未使用的MOS(Metal Oxide Semiconductor)指狀結(jié)構(gòu)的閘極。
根據(jù)本發(fā)明，一種用于I/O墊的ESD保護(hù)的閘極等電位電路包括一開(kāi)關(guān)裝置連接已使用及未使用的MOS指狀結(jié)構(gòu)的閘極，一ESD檢測(cè)裝置連接該開(kāi)關(guān)裝置，該ESD檢測(cè)裝置包括一調(diào)節(jié)器及一充電器，一閘極調(diào)整電路連接該未使用MOS指狀結(jié)構(gòu)的閘極，在正常操作期間，該開(kāi)關(guān)裝置為關(guān)閉，當(dāng)發(fā)生ESD事件，I/O墊的電壓快速上升，因而促使該ESD檢測(cè)裝置傳送信號(hào)開(kāi)啟該開(kāi)關(guān)裝置，使得該未使用的MOS指狀結(jié)構(gòu)的閘極電位趨近該已使用的MOS指狀結(jié)構(gòu)的閘極電位，因此ESD指狀結(jié)構(gòu)更均勻地開(kāi)啟。
本發(fā)明還提供一種使輸入/輸出靜電放電保護(hù)的已使用及未使用的MOS指狀結(jié)構(gòu)的閘極在靜電放電事件中等電位的方法，包括下列步驟產(chǎn)生一靜電放電事件信號(hào)；以及響應(yīng)該靜電放電事件信號(hào)而耦合該已使用及未使用的MOS指狀結(jié)構(gòu)的閘極。
上述方法，更包括耦合該MOS指狀結(jié)構(gòu)的閘極至一電壓。
其中該靜電放電事件信號(hào)的產(chǎn)生包括下列步驟產(chǎn)生一開(kāi)啟信號(hào)；以該開(kāi)啟信號(hào)開(kāi)啟一充電器；以及從該充電器發(fā)出該靜電放電事件信號(hào)。
本發(fā)明可以使已使用的MOS指狀結(jié)構(gòu)的閘極電位與未使用的MOS指狀結(jié)構(gòu)的閘極電位相同，因此可以確保已使用及未使用的MOS指狀結(jié)構(gòu)被同時(shí)觸發(fā)。


圖1為根據(jù)本發(fā)明的一個(gè)較佳實(shí)施例；圖2A至圖2C為圖1中的閘極調(diào)整電路的三個(gè)實(shí)施例，圖2A表示一電容及電阻所組成的電路，圖2B為使用一開(kāi)關(guān)裝置，圖2C為將閘極直接接地；圖3A至圖3B為圖1中的ESD檢測(cè)裝置的兩個(gè)實(shí)施例，圖3A為應(yīng)用于PMOS充電器，圖3B為應(yīng)用于NMOS充電器；圖4A至圖4C為圖3中的調(diào)節(jié)器的實(shí)施例，圖4A及圖4B應(yīng)用于PMOS充電器，圖4C應(yīng)用于NMOS充電器；圖5為應(yīng)用在具有分離式電源的集成電路的一個(gè)實(shí)施例；圖6為應(yīng)用在具有單一電源的集成電路的一個(gè)實(shí)施例；圖7為一個(gè)ESD裝置的電流-電壓(I-V)特性曲線；圖8A至圖8C為在I/O墊的三種元件接法，圖8A為閘極接地的NMOS晶體管，圖8B為開(kāi)啟的NMOS晶體管，圖8C為閘極受調(diào)變的NMOS晶體管；圖9為圖8中的元件各自的電流-電壓特性曲線。
圖1為根據(jù)本發(fā)明的一個(gè)較佳實(shí)施例，ESD保護(hù)電路10含有已使用的MOS指狀結(jié)構(gòu)12及未使用的MOS指狀結(jié)構(gòu)14連接I/O墊18、I/O電源22與I/O接地20，在ESD事件期間從I/O墊18釋放ESD電流。MOS指狀結(jié)構(gòu)12及14中的NMOS晶體管28及30連接在I/O墊18與I/O接地20之間，而PMOS晶體管27及29連接在I/O墊18與I/O電源22之間。開(kāi)關(guān)裝置24連接NMOS晶體管28及30的閘極，ESD檢測(cè)裝置16連接開(kāi)關(guān)裝置24，而閘極調(diào)整電路26分別連接至NMOS晶體管30的閘極及I/O接地20。在正常操作期間，開(kāi)關(guān)裝置24為關(guān)閉的。當(dāng)I/O墊18受到ESD正電流壓迫，I/O墊18的電壓迅速上升，啟動(dòng)ESD檢測(cè)裝置16，而送出ESD事件信號(hào)EESD開(kāi)啟開(kāi)關(guān)裝置24，使MOS指狀結(jié)構(gòu)12及14中的NMOS晶體管28及30的閘極耦合，因而促使其為等電位，使得所有的MOS指狀結(jié)構(gòu)均勻地觸發(fā)。
閘極調(diào)整電路26在圖1的電路中作為軟下拉(soft-pul1-down)電路，其目的是在使MOS指狀結(jié)構(gòu)中NMOS晶體管28及30的閘極在ESI)事件期間耦合一電壓，以降低NMOS的觸發(fā)電壓，其可以為一電阻、一傳輸閘、一開(kāi)關(guān)裝置或完全不接。圖2A至圖2C為閘極調(diào)整電路26的三個(gè)實(shí)施例。圖2A為使用一電阻34連接一電容36，電阻34的另一端連接I/O接地，電容36的另一端連接I/O墊18，電阻34及電容36之間的接點(diǎn)G連接至MOS指狀結(jié)構(gòu)的閘極，當(dāng)發(fā)生ESD事件，電容36充電產(chǎn)生一電壓耦合至MOS指狀結(jié)構(gòu)的閘極。圖2B為使用一開(kāi)關(guān)38分別連接I/O墊18、MOS指狀結(jié)構(gòu)的閘極以及I/O接地，在正常工作時(shí)，開(kāi)關(guān)裝置38為低阻抗，當(dāng)發(fā)生ESD事件，開(kāi)關(guān)裝置38成為高阻抗。圖2C為將MOS指狀結(jié)構(gòu)的閘極直接連接I/O接地。
圖3A、圖3B為ESD檢測(cè)裝置16的兩個(gè)實(shí)施例，其由調(diào)節(jié)器(modulator)及充電器(pump)組成。圖3A為使用PMOS(Positive MOS)晶體管46作為充電器，調(diào)節(jié)器42經(jīng)節(jié)點(diǎn)A連接PMOS晶體管46的閘極，調(diào)節(jié)器42及PMOS晶體管46分別連接I/O電源40及41；在正常工作時(shí)，調(diào)節(jié)器42傳送高準(zhǔn)位信號(hào)至節(jié)點(diǎn)A，因此PMOS晶體管46被關(guān)閉；當(dāng)發(fā)生ESD事件，調(diào)節(jié)器42傳送低準(zhǔn)位信號(hào)至節(jié)點(diǎn)A，觸發(fā)PMOS晶體管46導(dǎo)通，因而發(fā)出ESD事件信號(hào)EESD。圖3B為使用NMOS(Negative MOS)晶體管48作為充電器，調(diào)節(jié)器44經(jīng)節(jié)點(diǎn)A連接NMOS晶體管48的閘極，調(diào)節(jié)器44及NMOS晶體管48分別連接I/O電源40及41，在正常工作時(shí)，調(diào)節(jié)器44傳送低準(zhǔn)位信號(hào)至節(jié)點(diǎn)A，因此NMOS晶體管48被關(guān)閉，當(dāng)發(fā)生ESD事件，調(diào)節(jié)器44傳送高準(zhǔn)位信號(hào)至節(jié)點(diǎn)A，觸發(fā)NMOS晶體管48導(dǎo)通，因而發(fā)出ESD事件信號(hào)EESD。
圖4A至圖4C為調(diào)節(jié)器42及44的實(shí)施例。圖4A為應(yīng)用于PMOS充電器，調(diào)節(jié)器42包括數(shù)個(gè)二極管串聯(lián)的二極管串52，其連接至內(nèi)部電源50，在正常操作期間，內(nèi)部電源50的高準(zhǔn)位信號(hào)使PMOS充電器保持關(guān)閉，在ESD事件期間，I/O電源或墊40受ESD正電流壓迫而充電至較高電壓，但二極管串52保持內(nèi)部電源50的電壓低于I/O電源或墊40的電壓，因此使得PMOS充電器開(kāi)啟。圖4B亦為應(yīng)用于PMOS充電器，其使用RC延遲電路作為調(diào)節(jié)器42，包括一電阻56連接一電容58，電容58的另一端接地，在電阻56及電容58之間的節(jié)點(diǎn)VC連接至PMOS充電器，在正常工作期間，其高準(zhǔn)位信號(hào)使PMOS充電器關(guān)閉，當(dāng)發(fā)生ESD事件，I/O電源或墊40的相位因?yàn)镽C電路的延遲，產(chǎn)生低準(zhǔn)位信號(hào)至PMOS充電器。圖4C為應(yīng)用于NMOS充電器，其亦使用RC延遲電路作為調(diào)節(jié)器44，包括一電容60連接電阻62，電阻62的另一端接地，在電容60及電阻62之間的節(jié)點(diǎn)VR連接至NMOS充電器，在正常工作期間，其低準(zhǔn)位信號(hào)使NMOS充電器關(guān)閉，當(dāng)發(fā)生ESD事件，I/O電源或墊40的相位因?yàn)镽C電路的超前，產(chǎn)生高準(zhǔn)位信號(hào)開(kāi)啟NMOS充電器。
圖1中的開(kāi)關(guān)裝置24可以有許多選擇，例如傳輸閘(pass gate)或其他類似的裝置，其為常態(tài)關(guān)閉，除非發(fā)生ESD事件。
圖5為一個(gè)應(yīng)用在具有分離式電源的集成電路的實(shí)施例，該集成電路包含至少兩個(gè)電源，例如I/O電源40及內(nèi)部電源50，開(kāi)關(guān)裝置24包括一個(gè)NMOS晶體管64及一個(gè)電阻66，NMOS晶體管64的汲極與源極分別連接NMOS晶體管30及28的閘極，而電阻66連接在NMOS晶體管64的閘極與I/O接地20之間，調(diào)節(jié)器42包括二極管串52串接內(nèi)部電源50，其輸出經(jīng)過(guò)節(jié)點(diǎn)A至PMOS充電器46的閘極，PMOS充電器46輸出的ESD事件信號(hào)EESD連接至開(kāi)關(guān)裝置24中的NMOS晶體管64的閘極。在正常操作期間，調(diào)節(jié)器42的高準(zhǔn)位輸出信號(hào)使PMOS充電器46關(guān)閉。然而，當(dāng)I/O墊18受到ESD正電流壓迫，I/O電源40將被充電至較高電壓，但是二極管串52使內(nèi)部電源50保持低于I/O電源40的電壓，因此PMOS充電器46被觸發(fā)導(dǎo)通。PMOS充電器46可以使用未使用的指狀結(jié)構(gòu)或額外的晶體管，其占用面積小。當(dāng)I/O墊18受ESD正電流壓迫，其電壓快速上升，使得節(jié)點(diǎn)A的電壓低于I/O墊18的電壓，PMOS充電器46將因?yàn)槎O管串52的緣故而開(kāi)啟。一旦PMOS充電器46導(dǎo)通，其將從I/O墊18汲取ESD電流的一部分而流經(jīng)開(kāi)關(guān)裝置24中的電阻66至I/O接地20，因而提高NMOS晶體管64的閘極電壓而使其導(dǎo)通。NMOS晶體管64可以使用未使用的指狀結(jié)構(gòu)或額外的晶體管，其占用面積小。當(dāng)NMOS晶體管64導(dǎo)通，其使得NMOS晶體管28及30的閘極耦合，其電壓因此趨近，所以NMOS的所有指狀結(jié)構(gòu)將均勻地開(kāi)啟。
圖6為一個(gè)應(yīng)用在單一電源的集成電路的實(shí)施例，充電器46及開(kāi)關(guān)裝置24和圖5的實(shí)施例電路相同，但是調(diào)節(jié)器42是由電阻56及電容58組成，電容58的另一端連接I/O接地20，在電阻56及電容58之間的節(jié)點(diǎn)電壓VC經(jīng)過(guò)節(jié)點(diǎn)A控制PMOS充電器46。調(diào)節(jié)器42為RC延遲電路，利用其RC延遲時(shí)間分辨正常運(yùn)作及ESD事件，例如，ESD事件通常在數(shù)納秒的范圍，但是電源電壓的上升時(shí)間通常為數(shù)厘秒的等級(jí)，因此，調(diào)節(jié)器42的RC時(shí)間常數(shù)可以選擇為微秒級(jí)。在正常工作期間，電源電壓的上升足夠慢，使得節(jié)點(diǎn)A的電壓追隨I/O電源40的電壓而關(guān)閉充電器46，然而在ESD事件期間，I/O電源40的電壓的上升迅速，使得節(jié)點(diǎn)A的電壓無(wú)法追隨，因而開(kāi)啟充電器46。在正常操作期間，調(diào)節(jié)器42的輸出信號(hào)控制PMOS充電器46關(guān)閉。當(dāng)I/O墊18受ESD正電流壓迫，其電壓快速上升，由于調(diào)節(jié)器42的RC時(shí)間常數(shù)遠(yuǎn)大于ESD事件的時(shí)間，節(jié)點(diǎn)A的電壓將低于I/O墊18的電壓而開(kāi)啟PMOS充電器46。當(dāng)PMOS充電器46導(dǎo)通，其將從I/O墊18汲取ESD電流的一部分而流經(jīng)開(kāi)關(guān)裝置24中的電阻66至I/O接地20，因而提高NMOS晶體管64的閘極電壓而使其導(dǎo)通。NMOS晶體管64的導(dǎo)通使NMOS晶體管28及30的閘極耦合，其電壓因此趨近，所以NMOS的所有指狀結(jié)構(gòu)將均勻地開(kāi)啟。
圖7為一個(gè)ESD裝置的驟回特性電流-電壓曲線圖。當(dāng)壓迫一個(gè)ESD裝置時(shí)，其電壓快速上升，而且?guī)缀鯖](méi)有電流流過(guò)它，直到其崩潰。因此，崩潰電壓必須遠(yuǎn)大于集成電路的正常操作電壓，使ESD裝置不致于影響集成電路的正常操作。在崩潰點(diǎn)VBD以后，電流開(kāi)始增加，直到到達(dá)觸發(fā)點(diǎn)Vtrig以后，進(jìn)入負(fù)電阻區(qū)70，其電壓迅速下降，而電流的變化不大。負(fù)電阻區(qū)非常短，很快地便到達(dá)維持點(diǎn)Vhold，此后電流又跟隨著電壓往上且快速地增加。因此，維持點(diǎn)以后的區(qū)域被用來(lái)旁通大部分的ESD電流。
圖8A至圖8C為在I/O墊18的三種元件接法。圖8A為閘極接地的NMOS晶體管(grounded-gate NMOS)72，其源極與閘極連接低壓，汲極連接高壓。圖8B為開(kāi)啟的NMOS晶體管(“on”NMOS)74，其源極連接低壓，汲極連接高壓，而閘極連接另一高壓。圖8C為閘極受調(diào)變的NMOS晶體管76，其閘極連接一閘極調(diào)整電路78，汲極連接高壓，源極連接閘極調(diào)整電路78及低壓。已使用的MOS指狀結(jié)構(gòu)的閘極在ESD事件期間為浮接(floating)，而浮接閘極的NMOS晶體管為閘極受調(diào)變的NMOS晶體管的一種。圖9為圖8A-圖8C的三種裝置各自的電流-電壓曲線圖，其中曲線80為圖8A的閘極接地的NMOS晶體管72的電流-電壓曲線，曲線82對(duì)應(yīng)圖8B的開(kāi)啟的NMOS晶體管74，曲線84為圖8C的閘極受調(diào)變的NMOS晶體管76的電流一電壓曲線。在ESD事件期間，從圖9中的曲線可知，閘極受調(diào)變的NMOS晶體管76(曲線84)的觸發(fā)電壓低于閘極接地的NMOS晶體管72(曲線80)的觸發(fā)電壓，如此，已使用的NMOS指狀結(jié)構(gòu)將先被開(kāi)啟而汲取大部分的ESD電流，然后因?yàn)槲词褂玫腘MOS指狀結(jié)構(gòu)(其閘極直接接地)的難以開(kāi)啟而在較低位階(level)便被損毀。雖然習(xí)知技術(shù)將NMOS指狀結(jié)構(gòu)的閘極耦合一電壓，以降低其觸發(fā)電壓而改善其ESD韌性，但是卻因?yàn)橐咽褂弥笭罱Y(jié)構(gòu)及未使用指狀結(jié)構(gòu)的閘極調(diào)整電路不同，不能確保二者在ESD事件期間同時(shí)被開(kāi)啟。相反地，在本發(fā)明中，閘極調(diào)整電路及閘極等電位電路一并被用來(lái)使已使用的MOS指狀結(jié)構(gòu)的閘極電位與未使用的MOS指狀結(jié)構(gòu)的閘極電位相同，因此可以確保已使用及未使用的MOS指狀結(jié)構(gòu)被同時(shí)觸發(fā)。根據(jù)本發(fā)明，僅使用一個(gè)未使用指狀結(jié)構(gòu)的PMOS晶體管、一個(gè)傳輸閘及一個(gè)小電阻，因此其消耗的額外面積很小，而且可以有效地使已使用指狀結(jié)構(gòu)與未使用指狀結(jié)構(gòu)的閘極電位相同。
以上對(duì)于實(shí)施例所作的敘述的目的是為了闡明本發(fā)明，而無(wú)意對(duì)本發(fā)明進(jìn)行限定，基于以上的說(shuō)明或從本發(fā)明的實(shí)施例學(xué)習(xí)而作修改或變化是可能的，因此，本發(fā)明的技術(shù)思想企圖應(yīng)由本案的權(quán)利要求范圍及其均等來(lái)決定。
權(quán)利要求
1.一種用于輸入/輸出靜電放電保護(hù)的閘極等電位電路，該靜電放電保護(hù)含有在基板上的輸入/輸出墊連接的已使用及未使用MOS指狀結(jié)構(gòu)，其特征在于該閘極等電位電路包括一開(kāi)關(guān)裝置，連接該MOS指狀結(jié)構(gòu)的閘極；一靜電放電檢測(cè)裝置，連接該開(kāi)關(guān)裝置；以及一閘極調(diào)整電路，連接該MOS指狀結(jié)構(gòu)的閘極。
2.如權(quán)利要求1所述的閘極等電位電路，其特征在于其中該靜電放電檢測(cè)裝置包括一調(diào)節(jié)器以及一充電器。
3.如權(quán)利要求2所述的閘極等電位電路，其特征在于其中該充電器為PMOS晶體管。
4.如權(quán)利要求3所述的閘極等電位電路，其特征在于其中該調(diào)節(jié)器為由二極管串以及一內(nèi)部電源所組成。
5.如權(quán)利要求3所述的閘極等電位電路，其特征在于其中該調(diào)節(jié)器為電阻及電容組成的延遲電路。
6.如權(quán)利要求2所述的閘極等電位電路，其特征在于其中該充電器為NMOS晶體管。
7.如權(quán)利要求6所述的閘極等電位電路，其特征在于其中該調(diào)節(jié)器為電容及電阻組成的延遲電路。
8.如權(quán)利要求1所述的閘極等電位電路，其特征在于其中該閘極調(diào)整電路包括電阻。
9.如權(quán)利要求1所述的閘極等電位電路，其特征在于其中該閘極調(diào)整電路包括傳輸閘。
10.如權(quán)利要求1所述的閘極等電位電路，其特征在于其中該閘極調(diào)整電路包括另一開(kāi)關(guān)裝置。
11.如權(quán)利要求1所述的閘極等電位電路，其特征在于其中該閘極調(diào)整電路包括連接線。
12.如權(quán)利要求1所述的閘極等電位電路，其特征在于其中該開(kāi)關(guān)裝置包括閘極偏壓的MOS晶體管。
13.一種使輸入/輸出靜電放電保護(hù)的已使用及未使用的MOS指狀結(jié)構(gòu)的閘極在靜電放電事件中等電位的方法，其特征在于該方法包括下列步驟產(chǎn)生一靜電放電事件信號(hào)；以及響應(yīng)該靜電放電事件信號(hào)而耦合該已使用及未使用的MOS指狀結(jié)構(gòu)的閘極。
14.如權(quán)利要求13所述的方法，其特征在于更包括耦合該MOS指狀結(jié)構(gòu)的閘極至一電壓。
15.如權(quán)利要求13所述的方法，其特征在于其中該靜電放電事件信號(hào)的產(chǎn)生包括下列步驟產(chǎn)生一開(kāi)啟信號(hào)；以該開(kāi)啟信號(hào)開(kāi)啟一充電器；以及從該充電器發(fā)出該靜電放電事件信號(hào)。
全文摘要
一種用于輸入/輸出靜電放電保護(hù)的閘極等電位電路及方法，該靜電放電保護(hù)含有已使用及未使用的金氧半導(dǎo)體指狀結(jié)構(gòu)連接輸入/輸出墊，該閘極等電位電路包括一開(kāi)關(guān)裝置、一靜電放電檢測(cè)裝置以及一閘極調(diào)整電路，該開(kāi)關(guān)裝置連接該金氧半導(dǎo)體指狀結(jié)構(gòu)的閘極，該靜電放電檢測(cè)裝置連接該開(kāi)關(guān)裝置，該閘極調(diào)整電路連接該金氧半導(dǎo)體指狀結(jié)構(gòu)的閘極，當(dāng)發(fā)生靜電放電事件，該靜電放電檢測(cè)裝置開(kāi)啟該開(kāi)關(guān)裝置，以耦合該已使用及未使用的金氧半導(dǎo)體指狀結(jié)構(gòu)的閘極，使其獲得相同的電位。
文檔編號(hào)H03K19/0175GK1466267SQ02140180
公開(kāi)日2004年1月7日 申請(qǐng)日期2002年7月4日 優(yōu)先權(quán)日2002年7月4日
發(fā)明者賴純祥, 劉孟煌, 蘇醒, 盧道政 申請(qǐng)人:旺宏電子股份有限公司