專利名稱：：高精度數(shù)字信號處理通用脈沖發(fā)生裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種高精度數(shù)字信號處理通用脈沖發(fā)生裝置，屬電力系統(tǒng)控制
技術(shù)領(lǐng)域：
。脈沖發(fā)生器是新型靜止無功發(fā)生器(ASVG)裝置中最為重要的部分之一。首先，為了保證ASVG裝置的運(yùn)行，脈沖發(fā)生器必須產(chǎn)生脈沖使ASVG輸出的電壓始終與系統(tǒng)電壓保持高度的步調(diào)一致(同步)，否則ASVG裝置將過電流而無法工作。其次，脈沖發(fā)生器必須產(chǎn)生高度對稱的觸發(fā)脈沖，保證ASVG單相橋正負(fù)半周完全對稱，否則將導(dǎo)致直流偏磁引起橋內(nèi)部過電流。其三，由于大型的ASVG裝置產(chǎn)生的電壓與系統(tǒng)電壓的相角差δ在零無功功率時(shí)幾乎為零，而在額定無功功率時(shí)僅3度左右。因此，為了精確控制無功功率，必須對裝置和系統(tǒng)電壓的相角差進(jìn)行精密的調(diào)節(jié)，所以脈沖發(fā)生器必須能產(chǎn)生高精度的觸發(fā)脈沖。觸發(fā)信號的產(chǎn)生有多種方法，歸納起來有三種模擬方法、模擬和數(shù)字相結(jié)合的方法以及純數(shù)字方法。模擬方法的主要特點(diǎn)是輸出信號的頻率、相位連續(xù)可調(diào)，輸出信號的幅值可獲得很高的穩(wěn)定性，但相位和頻率的時(shí)間穩(wěn)定性不好，電路調(diào)試?yán)щy，難以實(shí)現(xiàn)程控。實(shí)踐證明基于鎖相環(huán)技術(shù)的脈沖發(fā)生器，頻率跟蹤速度慢，脈沖精度較差(相對50Hz頻率為0.2度電角度)，在系統(tǒng)電壓發(fā)生變化時(shí)，ASVG容易過流，無功功率調(diào)節(jié)精度不高。而數(shù)字方式的主要特點(diǎn)是輸出信號頻率、相位和幅值穩(wěn)定性高，相位調(diào)節(jié)與幅度無關(guān)，電路調(diào)試簡單，與計(jì)算機(jī)接口方便。在《清華大學(xué)學(xué)報(bào)(自然科學(xué)版)》1997年第37卷、第7期上第35頁《高精度ASVG數(shù)字脈沖發(fā)生器研究》一文中介紹的脈沖發(fā)生器是采用單片機(jī)8798和聲表面波器件實(shí)現(xiàn)的，現(xiàn)場運(yùn)行證明精度無法達(dá)到設(shè)計(jì)要求(見《電力系統(tǒng)自動化》1999年第21期上文獻(xiàn)介紹)。國外文獻(xiàn)上介紹的ASVG脈沖發(fā)生器也基本是采用單片機(jī)實(shí)現(xiàn)的，因而精度不高。本發(fā)明的目的是設(shè)計(jì)高精度數(shù)字信號處理通用脈沖發(fā)生裝置使脈沖發(fā)生器能快速地與系統(tǒng)正序電壓同步，精確地測量系統(tǒng)正序電壓的頻率，同時(shí)自身具有足夠快的處理速度和精度才能保證產(chǎn)生的脈沖與系統(tǒng)電壓高度同步、具有高度的對稱性和高的精度。本發(fā)明設(shè)計(jì)的高精度數(shù)字信號處理通用脈沖發(fā)生裝置，由數(shù)字同步信號產(chǎn)生器，脈沖生成及處理器，鎖存器及雙口RAM組成；其中的數(shù)字同步信號發(fā)生器包括將電力系統(tǒng)送來的三相電壓信號進(jìn)行高速同相采樣保持、A/D轉(zhuǎn)換的芯片U9、U10和U11；其中的鎖存器包括將脈沖生成及處理器產(chǎn)生的脈沖進(jìn)行鎖存的芯片U4、U5、U6、U7；其中的脈沖生成及處理器包括將數(shù)字同步信號產(chǎn)生器送來的三相數(shù)字同步信號進(jìn)行處理與測量并根據(jù)雙口RAM送入的脈沖角度信號產(chǎn)生脈沖的芯片U1；其中的雙口RAM電路包括用以儲存控制器的角度信號的芯片U7和U8。本發(fā)明的效果如表1和表2所示，其中分別給出了實(shí)測的本發(fā)明裝置產(chǎn)生的L和R路脈沖的占空比、三相間的120度相差以及其它各重與0度橋間的相位差。表3則給出了在給定角度下所發(fā)出的脈沖與同步信號間的相位差。實(shí)驗(yàn)結(jié)果顯示該脈沖發(fā)生器的誤差小于0.1度，可以滿足工程要求。圖7給出了ASVG裝置并網(wǎng)前輸出的階梯波形及其頻譜，其中頻譜以各頻率成分與基波幅值相對的分貝數(shù)表示?？梢娸敵鲭A梯波中主要含23、25次諧波，它們的幅值分別為基波的4.15％和3.57％。該結(jié)果可以證明脈沖發(fā)生器產(chǎn)生的波形相位準(zhǔn)確，可以使ASVG輸出波形的諧波含量達(dá)到設(shè)計(jì)要求。表1L路脈沖測試結(jié)果表2R路脈沖測試結(jié)果<表3對給定δ的測試結(jié)果</tables>圖1是本發(fā)明設(shè)計(jì)的脈沖發(fā)生裝置的總體框圖。圖2、圖3是脈沖發(fā)生裝置中數(shù)字同步信號產(chǎn)生器的電路圖。圖4是鎖存器的電路圖。圖5是本發(fā)明的裝置中脈沖生成及處理器的電路圖。圖6是本發(fā)明的裝置中雙口RAM的電路圖。圖7(a)是本發(fā)明裝置產(chǎn)生的脈沖控制的ASVG裝置輸出電壓的波形。圖7(b)是本發(fā)明裝置產(chǎn)生的脈沖控制的ASVG裝置輸出電壓的頻譜。下面結(jié)合附圖詳細(xì)介紹本發(fā)明的內(nèi)容。本發(fā)明是基于“虛擬轉(zhuǎn)子法”以及DSP芯片的高精度脈沖發(fā)生裝置，其主要特點(diǎn)為1)對系統(tǒng)電壓采用基于“虛擬轉(zhuǎn)子法”濾波的處理算法，使同步電壓為純正序基波信號，因此可以精確地測量電壓的基波頻率。同時(shí)采用純正序基波電壓作同步信號，利用“空間矢量法”可以將脈沖每周期同步一次改進(jìn)為脈沖任意時(shí)刻均保持同步，大大增強(qiáng)了ASVG裝置在系統(tǒng)電壓變化時(shí)的生存能力。具體做法根據(jù)測得的某節(jié)點(diǎn)處的三相電壓瞬時(shí)值ua(t)、ub(t)和uc(t)，可以定義該節(jié)點(diǎn)的三相電壓空間矢量為u-p(t)=13[ua(t)+&alpha;&CenterDot;ub(t)+&alpha;2&CenterDot;uc(t)]]]>其中&alpha;=ej23&pi;]]>設(shè)u-p(t)=12[u&alpha;(t)+j&CenterDot;u&beta;(t)]]]>則三相電壓空間矢量up(t)在復(fù)平面上的實(shí)部和虛部分別為u&alpha;(t)u&beta;(t)=23&CenterDot;1-12-12032-32&CenterDot;ua(t)ub(t)uc(t)]]>利用卡爾曼濾波，獲得電壓基波純正序空間矢量up1(t)，令其幅值為Ap1(t)，相角為p1(t)，并定義電力系統(tǒng)的節(jié)點(diǎn)動態(tài)頻率為該空間矢量在復(fù)平面上的旋轉(zhuǎn)速度，即使用一個(gè)一階慣性環(huán)節(jié)構(gòu)成低通濾波器，將測頻算法的實(shí)測頻率作為其輸入，其輸出就是所需要的信號形成的“虛擬轉(zhuǎn)子”頻率。f0(s)=11+Tsfp1(s)]]>式中T為濾波器的時(shí)間常數(shù)，一般可取0.1到0.2秒。這樣就去除了實(shí)測頻率由于幅值的變化造成的振蕩分量，而且同時(shí)去除了頻率值本身所可能帶有的快速變化分量，所得的頻率分量更能準(zhǔn)確地反映電力系統(tǒng)的功率變化情況。因?yàn)檫@樣得到的頻率相當(dāng)于本地一個(gè)虛擬發(fā)電機(jī)的轉(zhuǎn)子頻率，所以稱為“虛擬轉(zhuǎn)子法”測頻。2)采用高速的數(shù)字信號處理芯片(DSP)，將產(chǎn)生脈沖的時(shí)間精度大大提高可達(dá)1微妙，即脈沖精度達(dá)到0.02度。既保證了脈沖的高度對稱性，又保證了ASVG產(chǎn)生電壓與系統(tǒng)電壓相角差δ可精密調(diào)節(jié)，從而可以精確地控制ASVG產(chǎn)生的無功功率。3)該脈沖發(fā)生裝置不僅可用于ASVG的控制，還可用于使用靜止開關(guān)器件的其他柔性交流輸電技術(shù)(簡稱FACTS)裝置。圖1為本發(fā)明設(shè)計(jì)的高精度脈沖發(fā)生裝置的總體框圖。其中數(shù)字同步信號發(fā)生器電路對電網(wǎng)三相電壓信號進(jìn)行高速采樣、A/D轉(zhuǎn)換；脈沖生成及處理器將A/D轉(zhuǎn)換的結(jié)果處理成三相純正序同步信號并測量三相同步信號的頻率及相位，并根據(jù)所測得的頻率與相位及雙口RAM送入的脈沖角度信號進(jìn)行計(jì)算處理，產(chǎn)生脈沖信號并將其送至脈沖鎖存器；鎖存器對脈沖生成及處理器送來的脈沖進(jìn)行鎖存；雙口RAM電路是控制器與本發(fā)明裝置交流信息的場所，它可以儲存控制器送來的脈沖角度信號，脈沖生成及處理器可以取得該信號，同時(shí)脈沖生成及處理器也可以送出信號至雙口RAM，以便控制器可以從雙口RAM取得。數(shù)字同步信號產(chǎn)生器電路如圖2、3所示。圖2中AD684的保持信號由U12(74273)的輸出ADHOLD提供，其地址為420000H，寫入“0”為保持狀態(tài)，可以開始啟動A/D轉(zhuǎn)換；寫入“1”為采樣狀態(tài)。A/D轉(zhuǎn)換芯片為AD7891AP，8通道12位(U9)，AD地址為430000H。向芯片地址寫入XXX100B為啟動XXX通道轉(zhuǎn)換，XXX從0到7為通道號。讀該芯片地址得到AD轉(zhuǎn)換結(jié)果。A/D轉(zhuǎn)換的速度為1.6微秒，因此啟動轉(zhuǎn)換后一般要等待一會在讀取轉(zhuǎn)換結(jié)果。由于8路采用同一個(gè)ADHOLD信號，因此可以作到8通道同步采樣。利用A/D轉(zhuǎn)換可以獲得三相電壓同步信號，DSP脈沖發(fā)生與處理器采用“虛擬轉(zhuǎn)子法”測量其相位與頻率。J4為DSP脈沖發(fā)生與處理器與脈沖擴(kuò)展電路的接口，其中SYIN為輸入的單相同步信號(本發(fā)明既可采用三相同步信號經(jīng)“虛擬轉(zhuǎn)子法”測頻與同步，也可僅用單路同步信號測頻同步，保證了與一般脈沖發(fā)生器的兼容性)，SL和RL信號分別為S路脈沖和R路脈沖鎖存器的鎖存脈沖，D0--D15為數(shù)據(jù)線。U14A(74LS221)為單穩(wěn)觸發(fā)器，對同步信號進(jìn)行整形。圖3為8路A/D轉(zhuǎn)換信號輸入的前置級，采用LM324構(gòu)成的跟隨器對輸入信號進(jìn)行隔離，同時(shí)帶有保護(hù)作用，因?yàn)楹竺娴腁D684采樣保持芯片價(jià)格較昂貴，加入該級可以對AD684起保護(hù)作用。鎖存器電路如圖4所示，實(shí)際上是脈沖擴(kuò)展電路。U5A輸出的為經(jīng)濾波、過零比較后的方波單相同步脈沖SYIN(保留該信號以保證與一般脈沖發(fā)生器的兼容性)。由于電力系統(tǒng)頻率在50Hz附近，因此采用帶通濾波對同步信號進(jìn)行濾波，然后進(jìn)行放大，使同步信號過零點(diǎn)非常陡，再經(jīng)過限幅，及去抖動、去毛刺電路后產(chǎn)生穩(wěn)定而干凈的方波同步信號。J3為脈沖擴(kuò)展電路與DSP脈沖產(chǎn)生及處理器的接口。U5、U6、U7、U8為脈沖鎖存器，其鎖存的脈沖信號經(jīng)反相后送至高速光電隔離芯片6N137，經(jīng)隔離后送往脈沖輸出接口IDC3。脈沖發(fā)生及處理器電路如圖5所示，其中U1為TMS320C31DSP芯片，是高精度脈沖發(fā)生裝置的核心，除了一般的地址線(A0--A23)、數(shù)據(jù)線(D0--D31)和讀寫(R/W)等控制線外，帶有仿真器接口EMU1及中斷接口(INTX0--INTX3)，XTAL12為外部晶振，產(chǎn)生時(shí)鐘信號，本發(fā)明中晶振頻率選為40MHz。S2和S3為安裝在一起同時(shí)動作的復(fù)位按鈕，按下后松開，在RST和INTX1分別產(chǎn)生低電平脈沖，由于所選電容E2大于E4，因此INTX1低電平脈沖上升時(shí)間比RST脈沖滯后，這樣按鈕松開后，TMS320C31產(chǎn)生復(fù)位，并接收到INTX1中斷，使其能夠從400000H地址讀取程序運(yùn)行。U5為EPROM，其起始地址為400000H，裝有數(shù)據(jù)處理及脈沖發(fā)生程序。該DSP的主要功能有三個(gè)a)對A/D采樣的數(shù)據(jù)進(jìn)行處理，如采用“虛擬轉(zhuǎn)子法”對三相數(shù)字電壓信號進(jìn)行處理，得出基波純正序信號，并測量相位及采用一定的慣性進(jìn)行頻率測量。b)根據(jù)測得的頻率及相位與雙口RAM中的脈沖角度計(jì)算出反映脈沖時(shí)間長短的計(jì)數(shù)值，并依次將其送給中斷定時(shí)器。c)一旦中斷定時(shí)器產(chǎn)生中斷即向相應(yīng)的端口(410000H對應(yīng)S路和400001H對應(yīng)R路)發(fā)送數(shù)據(jù)，數(shù)據(jù)的每一位代表一路脈沖。U1芯片的硬件資源使用如下外部中斷0(INT0)用于與系統(tǒng)單相同步，來自擴(kuò)展板的單相同步信號SYIN經(jīng)74LS221去除毛刺的干擾，其輸出(SYN)送入GAL22V10，經(jīng)狀態(tài)機(jī)處理后的輸出觸發(fā)C31的外部中斷0(INT0)。外部中斷服務(wù)程序讀取上一周期的測頻結(jié)果并啟動相應(yīng)的定時(shí)器裝載R、S路的第一個(gè)脈沖。采用純正序三相數(shù)字同步信號時(shí)該中斷不用。U1芯片得到測頻結(jié)果與相位后根據(jù)相位值啟動相應(yīng)的定時(shí)器裝載R、S路的第一個(gè)脈沖。外部中斷1(INT1)用于DSP程序的裝載，在上電或手動復(fù)位后產(chǎn)生此中斷。定時(shí)器0(TIMER0)用于單相同步信號的頻率測量，在外部中斷服務(wù)程序中被掛起和啟動，當(dāng)時(shí)頻率從其COUNTER寄存器中讀出。該頻率受上、下限保護(hù)，以減小干擾對脈沖質(zhì)量的影響。該定時(shí)器不引發(fā)中斷。采用純正序三相數(shù)字同步信號時(shí)該定時(shí)器不用。定時(shí)器1(TIMER1)用于發(fā)R/S第一個(gè)脈沖，在外部中斷服務(wù)程序中被加載。該定時(shí)器引發(fā)中斷，負(fù)責(zé)送出第一個(gè)脈沖并加載第二個(gè)。采用純正序三相數(shù)字同步信號時(shí)該定時(shí)器由DSP根據(jù)測量的相位啟動。串口0發(fā)送定時(shí)器用于發(fā)R/S的其余23個(gè)脈沖，在定時(shí)器1中斷服務(wù)程序中被初次加載(加載第二個(gè)脈沖)。該定時(shí)器引發(fā)中斷，負(fù)責(zé)送出當(dāng)前的脈沖并加載下一個(gè)直到加載完畢所有24個(gè)脈沖。現(xiàn)脈沖為每15度刷新一次，每周期刷新24次，有可能獲得更快的刷新速度。雙口RAM電路如圖6所示，U7、U8分別為IDT7132、IDT7142雙端口RAM芯片，它們共同構(gòu)成2K16位雙口RAM。該雙口RAM分別帶有兩組獨(dú)立的地址線和數(shù)據(jù)線，右邊的數(shù)據(jù)線(D0--D15)、地址線(A0--A10)及R/W控制線、選通線(DURAM)等與DSP脈沖發(fā)生器相連，而左邊相應(yīng)的線則與能給出脈沖控制角的CPU相連。該雙口RAM是DSP脈沖發(fā)生器與外部控制器的數(shù)據(jù)接口。當(dāng)雙口RAM兩邊對其內(nèi)部同一內(nèi)存單元同時(shí)進(jìn)行寫或一讀一寫時(shí)，其內(nèi)部的判斷邏輯將給出忙(BSYL或BSYR)信號，根據(jù)該信號可以對OEL或OER進(jìn)行控制，以避免對同一內(nèi)存單元的同時(shí)寫或一讀一寫。本發(fā)明中利用U6(GAL22V10)芯片編程實(shí)現(xiàn)。脈沖發(fā)生器側(cè)雙口RAM的起始地址均設(shè)定為450000H。U6還為EPROMU5，鎖存器U12，A/D轉(zhuǎn)換芯片U9，及脈沖擴(kuò)展板上的脈沖鎖存器(SL和RL)提供選通脈沖。U6對外部整形后的單路同步信號SYN進(jìn)行處理，使INTX0在SYN上升沿產(chǎn)生納秒級窄脈沖用于脈沖發(fā)生器的測頻與同步中斷。為方便與外部控制器接口，特別留出J1和J2口。如果外部控制器為一般的微機(jī)控制器則可設(shè)計(jì)一總線接口電路直接與J1相連，構(gòu)成帶脈沖發(fā)生器的完整控制器。如果外部控制器帶IDT7132、IDT7142雙口RAM，則可與J2相接。J1和J2也為一個(gè)控制器帶多個(gè)脈沖發(fā)生器提供了接口。權(quán)利要求1.一種高精度數(shù)字信號處理通用脈沖發(fā)生裝置，其特征在于該脈沖發(fā)生裝置由數(shù)字同步信號產(chǎn)生器，脈沖生成及處理器，鎖存器及雙口RAM組成；其中的數(shù)字同步信號發(fā)生器包括將電力系統(tǒng)送來的三相電壓信號進(jìn)行高速同相采樣保持、A/D轉(zhuǎn)換的芯片U9、U10和U11；其中的鎖存器包括將脈沖生成及處理器產(chǎn)生的脈沖進(jìn)行鎖存的芯片U4、U5、U6、U7；其中的脈沖生成及處理器包括將數(shù)字同步信號產(chǎn)生器送來的三相數(shù)字同步信號進(jìn)行處理與測量并根據(jù)雙口RAM送入的脈沖角度信號產(chǎn)生脈沖的芯片U1；其中的雙口RAM電路包括用以儲存控制器的角度信號的芯片U7和U8。全文摘要本發(fā)明涉及一種高精度數(shù)字信號處理通用脈沖發(fā)生裝置,包括將電力系統(tǒng)送來的三相電壓信號進(jìn)行采樣保持、A/D轉(zhuǎn)換的數(shù)字同步信號產(chǎn)生器芯片;將脈沖進(jìn)行鎖存的鎖存器;將三相數(shù)字同步信號進(jìn)行處理與測量并根據(jù)雙口RAM送入的脈沖角度信號產(chǎn)生脈沖的脈沖生成及處理器;用以儲存控制器的角度信號的雙口RAM電路。本發(fā)明設(shè)計(jì)的脈沖發(fā)生器產(chǎn)生的波形相位準(zhǔn)確,可以使ASVG輸出波形的諧波含量達(dá)到設(shè)計(jì)要求。文檔編號H03L7/00GK1260637SQ00100558公開日2000年7月19日申請日期2000年1月25日優(yōu)先權(quán)日2000年1月25日發(fā)明者姜齊榮,王強(qiáng),王仲鴻申請人:清華大學(xué)