10為本發(fā)明實(shí)施例的降壓型(BUCK型)DC-DC轉(zhuǎn)換器的功率管驅(qū)動(dòng)信號(hào)仿真示意圖。
【具體實(shí)施方式】
[0033]為使本發(fā)明要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。
[0034]本發(fā)明針對(duì)現(xiàn)有技術(shù)中的死區(qū)時(shí)間控制電路需另外設(shè)計(jì)電流運(yùn)算放大器，增加了功耗，且對(duì)精度和延時(shí)的要求更高的問題，提供一種應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路，通過將死區(qū)時(shí)間控制電路內(nèi)鉗于電平轉(zhuǎn)換電路中，通過對(duì)電平轉(zhuǎn)換電路中的脈沖輸入信號(hào)進(jìn)行交錯(cuò)處理，可以實(shí)現(xiàn)對(duì)死區(qū)時(shí)間的有效控制，有效的防止驅(qū)動(dòng)信號(hào)的延時(shí)而產(chǎn)生的交疊時(shí)間所導(dǎo)致的交疊損耗，從而降低開關(guān)損耗，提高芯片輕載情況下的效率，同時(shí)也可以減小芯片面積，簡(jiǎn)化整個(gè)芯片的設(shè)計(jì)。
[0035]如圖3所示，本發(fā)明實(shí)施例提供一種應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路，包括:
[0036]電平轉(zhuǎn)換電路1，用于根據(jù)兩個(gè)交錯(cuò)的脈沖輸入信號(hào)(X、Y)輸出跟隨浮動(dòng)電源電壓變化的第一電壓信號(hào)(Voutl)；
[0037]與所述電平轉(zhuǎn)換電路I連接的反相電路2，用于將所述第一電壓信號(hào)(Voutl)反相生成控制死區(qū)時(shí)間的第二電壓信號(hào)(Vout2)；
[0038]與所述反相電路2連接的驅(qū)動(dòng)緩沖電路3，用于根據(jù)所述第二電壓信號(hào)(Vout2)將所述DC-DC轉(zhuǎn)換器的一個(gè)驅(qū)動(dòng)信號(hào)提前或延時(shí)所述死區(qū)時(shí)間。
[0039]本發(fā)明的上述實(shí)施例中，通過將死區(qū)時(shí)間控制電路鉗于電平轉(zhuǎn)換電路I中，通過對(duì)脈沖輸入信號(hào)(Χ、γ)進(jìn)行交錯(cuò)處理，可以實(shí)現(xiàn)對(duì)死區(qū)時(shí)間的有效控制。且死區(qū)時(shí)間由脈沖輸入信號(hào)(Χ、Υ)的脈沖寬度確定。
[0040]具體的，本發(fā)明的上述實(shí)施例中，所述電平轉(zhuǎn)換電路I中的所述兩個(gè)交錯(cuò)的脈沖輸入信號(hào)包括第一脈沖輸入信號(hào)(X)和第二脈沖輸入信號(hào)(Y);所述浮動(dòng)電源電壓包括第一浮動(dòng)電源電壓(SW)和第二浮動(dòng)電源電壓(BS)，且所述第二浮動(dòng)電源電壓(BS)與第一浮動(dòng)電源電壓(SW)的差值大于零，所述第二浮動(dòng)電源電壓(BS)與第一浮動(dòng)電源電壓(SW)的差值為5V，即BS是相對(duì)于SW的浮動(dòng)電源，其總是會(huì)比SW節(jié)點(diǎn)電壓高5V的電源電壓；其中，
[0041]當(dāng)所述第一脈沖輸入信號(hào)(X)的脈沖發(fā)生時(shí)，所述第一電壓信號(hào)(Voutl)跟隨所述第二浮動(dòng)電源電壓(BS)變化；當(dāng)所述第二脈沖輸入信號(hào)(Y)的脈沖發(fā)生時(shí)，所述第一電壓信號(hào)(Voutl)跟隨所述第一浮動(dòng)電源電壓(SW)變化。其仿真圖如圖4所示；具體的，如圖5所示，本發(fā)明的上述實(shí)施例中，所述電平轉(zhuǎn)換電路I包括:第一 PMOS管Mpl、第二 PMOS管 Μρ2、第三 PMOS 管 Mp3、第四 PMOS 管 Mp4、第一 NMOS 管 Mnl、第二 NMOS 管 Μη2、第三 NMOS管Μη3、第四NMOS管Μη4、第五NMOS管Μη5、第六NMOS管Μη6、第一二極管Dl以及第二二極管D2 ;其中，
[0042]所述第一脈沖輸入信號(hào)X與所述第一 NMOS管Mnl的柵極連接，所述第二脈沖輸入信號(hào)Y與所述第二 NMOS管Μη2的柵極連接；所述第一 NMOS管Mnl的源極和襯底連接后接地，所述第二 NMOS管Μη2的源極和襯底連接后接地，所述第一 NMOS管Mnl的漏極分別與所述第一 PMOS管Mpl的漏極、所述第二 PMOS管Μρ2的柵極、所述第四PMOS管Mp4的漏極、所述第五NMOS管Μη5的漏極、所述第三NMOS管Μη3的柵極和所述第一二極管Dl的負(fù)極連接；所述第一二極管Dl的正極與第一浮動(dòng)電源電壓SW連接，所述第三NMOS管Μη3的源極和襯底連接后與所述第五NMOS管Μη5的襯底連接并與所述第一浮動(dòng)電源電壓SW連接；所述第三NMOS管Μη3的漏極與所述第五NMOS管Μη5的源極連接，所述第五NMOS管Μη5的柵極與第二浮動(dòng)電源電壓BS連接；
[0043]所述第二 NMOS管Μη2的漏極分別與所述第二二極管D2的負(fù)極、所述第四NMOS管Μη4的柵極、所述第二 PMOS管Μρ2的漏極、所述第六NMOS管Μη6的漏極、所述第三PMOS管Mp3的漏極以及所述第一 PMOS管Mpl的柵極連接并輸出第一電壓信號(hào)Voutl，所述第二二極管D2的正極與所述第一浮動(dòng)電源電壓SW連接，所述第四NMOS管Mn4的源極和襯底連接后連接所述第六NMOS管Mn6的襯底并與所述第一浮動(dòng)電源電壓SW連接；所述第四NMOS管Mn4的漏極與所述第六NMOS管Mn6的源極連接，所述第六NMOS管Mn6的柵極與所述第二浮動(dòng)電源電壓BS連接；
[0044]所述第一 PMOS管Mpl的源極和襯底、所述第二 PMOS管Mp2的源極和襯底、所述第三PMOS管Mp3的源極和襯底以及所述第四PMOS管Mp4的源極和襯底均與所述第二浮動(dòng)電源電壓BS連接；所述第三PMOS管Mp3的柵極與所述第二浮動(dòng)電源電壓BS連接，所述第四PMOS管Mp4的柵極與所述第二浮動(dòng)電源電壓BS連接。
[0045]本發(fā)明的上述實(shí)施例中，圖5是為了實(shí)現(xiàn)本發(fā)明實(shí)施例的第二電壓信號(hào)(Vout2)而設(shè)計(jì)的電平轉(zhuǎn)換電路圖，其工作原理是利用輸入信號(hào)X和Y的交錯(cuò)脈沖寬度來(lái)實(shí)現(xiàn)對(duì)死區(qū)時(shí)間的控制。當(dāng)X信號(hào)和Y信號(hào)都為低電平時(shí)，輸出Voutl鉗位于SW電壓，當(dāng)X信號(hào)跳變?yōu)楦唠娖綍r(shí)，其將Mnl的漏極拉到低，使PMOS管Mp2導(dǎo)通，從而使輸出Voutl跟隨浮動(dòng)電源BS信號(hào)變化。PMOS管Mpl和Mp2的柵交叉連接方式構(gòu)成鎖存器，使輸出在跟隨SW信號(hào)變化時(shí)，直到下一個(gè)脈沖到來(lái)時(shí)才使輸出切換跟隨信號(hào)。
[0046]具體的，如圖6所示，本發(fā)明的上述實(shí)施例中所述驅(qū)動(dòng)緩沖電路3包括:第五PMOS管Mp5、第六PMOS管Mp6、第七NMOS管Mn7、第八NMOS管Mn8、第一電阻Rl以及第二電阻R2 ;其中，
[0047]第二電壓信號(hào)Vout2分別與所述第五PMOS管Mp5的柵極和所述第七NMOS管Mn7的柵極連接，所述第五PMOS管Mp5的的源極和所述第六PMOS管Mp6的源極均與所述第二浮動(dòng)電源電壓BS連接，所述第五PMOS管Mp5的漏極分別與所述第六PMOS管Mp6的柵極和所述第一電阻Rl的一端連接，所述第一電阻Rl的另一端與所述第七NMOS管Mn7的漏極和所述第八NMOS管Mn8的柵極連接，所述第七NMOS管Mn7的源極和所述第八NMOS管Mn8的源極均與所述第一浮動(dòng)電源電壓SW連接，所述第八NMOS管MnS的漏極與所述第六PMOS管Mp6的漏極連接后與所述第二電阻R2的一端連接并輸出所述DC-DC轉(zhuǎn)換器的一個(gè)驅(qū)動(dòng)信號(hào)HS_Driver，所述第二電阻R2的另一端與所述第一浮動(dòng)電源電壓SW連接；所述驅(qū)動(dòng)信號(hào)HS_Driver為提前或延時(shí)所述死區(qū)時(shí)間的驅(qū)動(dòng)信號(hào)。
[0048]本發(fā)明的上述實(shí)施例中，圖7是A點(diǎn)(第二電壓信號(hào)Vout2)波形臺(tái)階化后的各節(jié)點(diǎn)波形圖；可以看出將A點(diǎn)臺(tái)階化以后，上升過程中:A點(diǎn)電壓首先升高到5V的臺(tái)階電平，使下管Mn7導(dǎo)通，C點(diǎn)電壓提前跟隨SW電壓變化，導(dǎo)致Mn8管截止，同時(shí)B電壓也跟隨SW變化(因?yàn)橹幌嗖钜粋€(gè)電阻Rl)，所以Mp6管導(dǎo)通，輸出HS_driver信號(hào)上升到高電平。
[0049]同理，下降過程中:A點(diǎn)電壓下降到16V的臺(tái)階電平(相比浮動(dòng)電源電壓低5V)，使上管Mp5導(dǎo)通，B點(diǎn)電壓跟隨BS電壓變化，導(dǎo)致Mp6管截止，同時(shí)C電壓也跟隨BS變化(因?yàn)橹幌嗖钜粋€(gè)電阻Rl)，所以MnS管導(dǎo)通，輸出HS_driver信號(hào)下降到低電平。
[0050]具體的，本發(fā)明的上述實(shí)施例中，如圖8所示，所述反相電路2包括:第一反相器Invl、第二反相器Inv2、第三反相器Inv3、第四反相器Inv4以及與非門NAND ;其中，
[0051]所述第一電壓信號(hào)Voutl與所述第一反相器Invl的輸入端連接，所述第一反相器Invl的輸出端與所述與非門NAND的一個(gè)輸入端連接，所述與非門NAND的另一個(gè)輸入端與所述第二浮動(dòng)電源電壓BS連接，所述與非門NAND的輸出端與所述第二反相器Inv2的輸入端連接，所述第二反相器Irw2的輸出端與所述第三反相器Inv3的輸入端連接，所述第三反相器Inv3的輸出端與所述第四反相器Inv4的輸入端連接，所述第四反相器Inv4的輸出端輸出所述第二電壓信號(hào)Vout2。
[0052]如圖9所示為本發(fā)明的實(shí)施例的電平轉(zhuǎn)換電路I輸出的第一電壓信號(hào)Voutl的波形圖和經(jīng)過5級(jí)反相器后的輸出的第二電壓信號(hào)Vout2的波形圖。由圖可以看出電平轉(zhuǎn)換電路的輸出經(jīng)過五級(jí)反相器后得到了圖7中A點(diǎn)的