應(yīng)用于降壓型dc-dc轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種應(yīng)用于降壓型DC-DC轉(zhuǎn)換器(BUCK型)中的死區(qū)時(shí)間控制電路。
【背景技術(shù)】
[0002]DC-DC (直流-直流)轉(zhuǎn)換器是一種把直流輸入電壓轉(zhuǎn)變成有效輸出固定直流電壓的電壓轉(zhuǎn)換器。在DC-DC設(shè)計(jì)中最重要的是效率，提高效率的方法就是最大限度的降低損耗，其中，損耗包含傳導(dǎo)損耗和開關(guān)損耗，現(xiàn)在的開關(guān)電源芯片在重載情況下的效率都差不多，如今在輕負(fù)載范圍內(nèi)業(yè)具有很高的效率已經(jīng)成為當(dāng)下開關(guān)電源的熱點(diǎn)問題，而在輕負(fù)載的情況下開關(guān)損耗占主要部分。功率管驅(qū)動(dòng)信號(hào)的交疊損耗占開關(guān)損耗中的重要組成部分。所以需要在驅(qū)動(dòng)信號(hào)之間留有一定的死區(qū)時(shí)間，以便驅(qū)動(dòng)信號(hào)是功率管輪流導(dǎo)通或關(guān)閉。傳統(tǒng)的死區(qū)時(shí)間控制一般是通過檢測(cè)功率管的電流大小決定是關(guān)斷或?qū)üβ使?。這種死區(qū)時(shí)間控制電路需要使用電流檢測(cè)放大器，對(duì)精度有很高的要求。
[0003]傳統(tǒng)的死區(qū)時(shí)間控制電路結(jié)構(gòu)圖如圖1所示，其工作原理是通過功率管MP的源端和漏端電壓之差來反映通過功率管的電流，且通過PMOS管M12?M15、NMOS管M16?M19組成的電流放大器放大，放大器的輸出信號(hào)經(jīng)驅(qū)動(dòng)緩沖器后驅(qū)動(dòng)功率開關(guān)管。電流源Idc給整個(gè)源極輸入的電流信號(hào)放大器提供偏置電流。功率管源端和漏端電壓之差反映了通過功率管的電流，其通過電流放大器放大，放大器的輸出信號(hào)經(jīng)驅(qū)動(dòng)緩沖器后驅(qū)動(dòng)功率開關(guān)管。傳統(tǒng)的控制電路的不足之處在于，雖然其可以實(shí)時(shí)監(jiān)測(cè)通過功率管的電流，但是另外設(shè)計(jì)電流運(yùn)算放大器需要更大的面積，這會(huì)增加一定的功耗，且對(duì)精度和延時(shí)有一定的要求。
[0004]如圖2所示為降壓型(BUCK型)DC-DC轉(zhuǎn)換器的簡化電路圖，非理想情況下，功率管Mn21和Mn22的驅(qū)動(dòng)信號(hào)會(huì)出現(xiàn)交疊，導(dǎo)致交疊損耗。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路，避免了由于運(yùn)算放大器帶來的面積增加引起的額外的功耗，且避免了功率管驅(qū)動(dòng)信號(hào)的交置，從而減小了損耗，提聞了效率。
[0006]為了達(dá)到上述目的，本發(fā)明實(shí)施例提供一種用于BUCK型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路，包括:
[0007]電平轉(zhuǎn)換電路，用于根據(jù)兩個(gè)交錯(cuò)的脈沖輸入信號(hào)輸出跟隨浮動(dòng)電源電壓變化的第一電壓信號(hào)；
[0008]與所述電平轉(zhuǎn)換電路連接的反相電路，用于將所述第一電壓信號(hào)反相生成控制死區(qū)時(shí)間的第二電壓信號(hào)；
[0009]與所述反相電路連接的驅(qū)動(dòng)緩沖電路，用于根據(jù)所述第二電壓信號(hào)將所述DC-DC轉(zhuǎn)換器的一個(gè)驅(qū)動(dòng)信號(hào)提前或延時(shí)所述死區(qū)時(shí)間。
[0010]其中，所述兩個(gè)交錯(cuò)的脈沖輸入信號(hào)包括第一脈沖輸入信號(hào)和第二脈沖輸入信號(hào)；所述浮動(dòng)電源電壓包括第一浮動(dòng)電源電壓和第二浮動(dòng)電源電壓，且所述第二浮動(dòng)電源電壓與第一浮動(dòng)電源電壓的差值大于零；其中，
[0011 ] 當(dāng)所述第一脈沖輸入信號(hào)的脈沖發(fā)生時(shí)，所述第一電壓信號(hào)跟隨所述第二浮動(dòng)電源電壓變化；當(dāng)所述第二脈沖輸入信號(hào)的脈沖發(fā)生時(shí)，所述第一電壓信號(hào)跟隨所述第一浮動(dòng)電源電壓變化。
[0012]其中，所述電平轉(zhuǎn)換電路包括:第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第一二極管以及第二二極管；其中，
[0013]所述第一脈沖輸入信號(hào)與所述第一 NMOS管的柵極連接，所述第二脈沖輸入信號(hào)與所述第二 NMOS管的柵極連接；所述第一 NMOS管的源極和襯底連接后接地，所述第二NMOS管的源極和襯底連接后接地，所述第一 NMOS管的漏極分別與所述第一 PMOS管的漏極、所述第二 PMOS管的柵極、所述第四PMOS管的漏極、所述第五NMOS管的漏極、所述第三NMOS管的柵極和所述第一二極管的負(fù)極連接；所述第一二極管的正極與第一浮動(dòng)電源電壓連接，所述第三NMOS管的源極和襯底連接后與所述第五NMOS管的襯底連接并與所述第一浮動(dòng)電源電壓連接；所述第三NMOS管的漏極與所述第五NMOS管的源極連接，所述第五NMOS管的柵極與第二浮動(dòng)電源電壓連接；
[0014]所述第二 NMOS管的漏極分別與所述第二二極管的負(fù)極、所述第四NMOS管的柵極、所述第二 PMOS管的漏極、所述第六NMOS管的漏極、所述第三PMOS管的漏極以及所述第一PMOS管的柵極連接并輸出第一電壓信號(hào)，所述第二二極管的正極與所述第一浮動(dòng)電源電壓連接，所述第四NMOS管的源極和襯底連接后連接所述第六NMOS管的襯底并與所述第一浮動(dòng)電源電壓連接；所述第四NMOS管的漏極與所述第六NMOS管的源極連接，所述第六NMOS管的柵極與所述第二浮動(dòng)電源電壓連接；
[0015]所述第一 PMOS管的源極和襯底、所述第二 PMOS管的源極和襯底、所述第三PMOS管的源極和襯底以及所述第四PMOS管的源極和襯底均與所述第二浮動(dòng)電源電壓連接；所述第三PMOS管的柵極與所述第二浮動(dòng)電源電壓連接，所述第四PMOS管的柵極與所述第二浮動(dòng)電源電壓連接。
[0016]其中，所述驅(qū)動(dòng)緩沖電路包括:第五PMOS管、第六PMOS管、第七NMOS管、第八NMOS管、第一電阻以及第二電阻；其中，
[0017]第二電壓信號(hào)分別與所述第五PMOS管的柵極和所述第七NMOS管的柵極連接，所述第五PMOS管的的源極和所述第六PMOS管的源極均與所述第二浮動(dòng)電源電壓連接，所述第五PMOS管的漏極分別與所述第六PMOS管的柵極和所述第一電阻的一端連接，所述第一電阻的另一端與所述第七NMOS管的漏極和所述第八NMOS管的柵極連接，所述第七NMOS管的源極和所述第八NMOS管的源極均與所述第一浮動(dòng)電源電壓連接，所述第八NMOS管的漏極與所述第六PMOS管的漏極連接后與所述第二電阻的一端連接并輸出所述DC-DC轉(zhuǎn)換器的一個(gè)驅(qū)動(dòng)信號(hào)，所述第二電阻的另一端與所述第一浮動(dòng)電源電壓連接；所述驅(qū)動(dòng)信號(hào)為提前或延時(shí)所述死區(qū)時(shí)間的驅(qū)動(dòng)信號(hào)。
[0018]其中，所述反相電路包括:第一反相器、第二反相器、第三反相器、第四反相器以及與非門;其中，
[0019]所述第一電壓信號(hào)與所述第一反相器的輸入端連接，所述第一反相器的輸出端與所述與非門的一個(gè)輸入端連接，所述與非門的另一個(gè)輸入端與所述第二浮動(dòng)電源電壓連接，所述與非門的輸出端與所述第二反相器的輸入端連接，所述第二反相器的輸出端與所述第三反相器的輸入端連接，所述第三反相器的輸出端與所述第四反相器的輸入端連接，所述第四反相器的輸出端輸出所述第二電壓信號(hào)。
[0020]其中，所述第二浮動(dòng)電源電壓與第一浮動(dòng)電源電壓的差值為5V。
[0021]本發(fā)明的上述技術(shù)方案至少具有如下有益效果:
[0022]本發(fā)明實(shí)施例的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路中，通過將死區(qū)時(shí)間控制電路內(nèi)鉗于電平轉(zhuǎn)換電路中，通過對(duì)電平轉(zhuǎn)換電路中的脈沖輸入信號(hào)進(jìn)行交錯(cuò)處理，可以實(shí)現(xiàn)對(duì)死區(qū)時(shí)間的有效控制，有效的防止驅(qū)動(dòng)信號(hào)的延時(shí)而產(chǎn)生的交疊時(shí)間所導(dǎo)致的交疊損耗，從而降低開關(guān)損耗，提高芯片輕載情況下的效率，同時(shí)也可以減小芯片面積，簡化整個(gè)芯片的設(shè)計(jì)。
【附圖說明】
[0023]圖1為傳統(tǒng)的死區(qū)時(shí)間控制電路圖；
[0024]圖2為本發(fā)明實(shí)施例的死區(qū)時(shí)間控制電路用的降壓型DC-DC轉(zhuǎn)換器的簡化電路示意圖；
[0025]圖3為本發(fā)明實(shí)施例的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路結(jié)構(gòu)圖；
[0026]圖4為本發(fā)明實(shí)施例的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路中的電平轉(zhuǎn)換電路的仿真示意圖；
[0027]圖5為本發(fā)明實(shí)施例的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路的電平轉(zhuǎn)換電路的電路結(jié)構(gòu)圖；
[0028]圖6為本發(fā)明實(shí)施例的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路的驅(qū)動(dòng)緩沖電路的電路結(jié)構(gòu)圖；
[0029]圖7為本發(fā)明實(shí)施例的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路的驅(qū)動(dòng)緩沖電路中各個(gè)節(jié)點(diǎn)的波形示意圖；
[0030]圖8為本發(fā)明實(shí)施例的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路的反相電路的電路結(jié)構(gòu)圖；
[0031]圖9為本發(fā)明實(shí)施例的應(yīng)用于降壓型DC-DC轉(zhuǎn)換器中的死區(qū)時(shí)間控制電路的反相電路的仿真示意圖；
[0032]圖