本發(fā)明涉及半導(dǎo)體，具體涉及一種半導(dǎo)體欠壓鎖定芯片電路。

背景技術(shù)：

1、傳統(tǒng)欠壓保護電路采樣部分采用電阻分壓，所有采樣電阻均采用相同的工藝，溫度系數(shù)相同，電源分壓后的比較電壓不會受到工藝和溫度的影響，因此得到的閾值門限變化不大，但同時也存在一些弊端，例如若想降低功耗，必須增大分壓電阻的阻值，但這同時也會增加芯片的面積，比如電源電壓為5v時，若想得到采樣支路電流為lμa，則采樣電阻總的阻值要達到5mq，這就占用了很大的芯片面積。因此，在進行電路的設(shè)計時，要充分考慮功耗與面積兩個因素，以得到最優(yōu)的設(shè)計。

2、相關(guān)技術(shù)中，如圖1所示，傳統(tǒng)欠壓保護電路連接電源的多個采樣電阻、與采樣電阻連接的比較器和開關(guān)mos管以及欠壓芯片，開關(guān)mos管連接在其一采樣電阻的兩端，開關(guān)mos管的柵極連接信號輸出端；比較器的正輸入端連接兩個采樣電阻之間，比較器的負輸入端用于連接基準電壓，比較器的輸出端連接欠壓信號，欠壓芯片的輸出端連接信號輸出端。

3、然而，該欠壓保護電路結(jié)構(gòu)簡單，設(shè)計思想成熟，使用的元器件數(shù)量較少，但是采樣電阻的存在會使得電路面積和功耗之間成為矛盾。電阻越大，功耗越小，但大電阻會占用較大的芯片面積；電阻越小，芯片面積越小，但是功耗就越大。由于電路中需要基準電壓作為比較電壓，芯片的電源最小工作電壓較低的情況下，這會增加基準的設(shè)計難度。

技術(shù)實現(xiàn)思路

1、本發(fā)明提供一種半導(dǎo)體欠壓鎖定芯片電路，旨在解決現(xiàn)有的半導(dǎo)體欠壓鎖定芯片電路的設(shè)計難點高，欠壓保護效果差的問題。

2、本發(fā)明實施例提供一種半導(dǎo)體欠壓鎖定芯片電路，包括：供電電源、采樣電路、電流鏡電路、遲滯電路、比較電路、輸出與整形模塊以及信號輸出端；

3、所述采樣電路的輸入端連接所述供電電源，所述采樣電路的輸出端分別連接所述遲滯電路的輸入端和所述電流鏡電路的輸入端，所述遲滯電路的輸出端連接所述輸出與整形模塊的輸出端，所述電流鏡電路的輸出端分別連接所述比較電路的輸出端和所述輸出與整形模塊的輸入端，所述比較電路的輸入端連接所述供電電源，所述輸出與整形模塊的輸出端連接至所述信號輸出端。

4、優(yōu)選的，所述采樣電路包括第一電阻、第二電阻以及第一三極管；

5、所述第一電阻的第一端作為所述采樣電路的輸入端，所述第一電阻的第二端分別連接所述第二電阻的第一端和所述遲滯電路的輸入端；所述第二電阻的第二端連接所述第一三極管的集電極，所述第一三極管的發(fā)射極作為所述采樣電路的輸出端，所述第一三極管的基極與所述第一三極管的集電極連接。

6、優(yōu)選的，所述電流鏡電路包括第二三極管、第三三極管、第四三極管以及第三電阻；

7、所述第二三極管的集電極作為所述電流鏡電路的輸入端，所述第二三極管的基極分別與所述第三三極管的基極和所述第四三極管的基極連接；所述第二三極管的基極還連接所述第二三極管的集電極；所述第三三極管的集電極連接所述比較電路的輸出端，所述第三三極管的發(fā)射極連接所述第三電阻的第一端，所述第二三極管的發(fā)射極、所述第三電阻的第二端和所述第四三極管的發(fā)射極連接并接地；所述第四三極管的集電極作為所述電流鏡電路的輸出端。

8、優(yōu)選的，所述比較電路包括第一mos管和第二mos管，所述第一mos管的源極和所述第二mos管的源極連接并作為所述比較電路的輸入端，所述第一mos管的柵極與所述第二mos管的柵極連接，所述第一mos管的漏極分別連接所述第三三極管的集電極和所述第一mos管的柵極；所述第二mos管的柵極作為所述比較電路的輸出端。

9、優(yōu)選的，所述輸出與整形模塊包括：第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管以及反相器；

10、所述第三mos管的源極與所述第八mos管的源極連接并連接至所述供電電源，所述第三mos管的柵極用于連接外部邏輯控制電路，所述第三mos管的漏極分別連接所述第四mos管的源極和所述第八mos管的漏極，所述第八mos管的柵極分別連接所述反相器的輸出端和所述第七mos管的柵極；所述反相器的輸出端還作為所述輸出與整形模塊的輸出端；

11、所述第四mos管的柵極與所述第五mos管的柵極連接并作為所述輸出與整形模塊的輸入端；所述第四mos管的漏極分別連接所述第五mos管的漏極和所述反相器的輸入端，所述第五mos管的源極分別連接所述第六mos管的漏極和所述第七mos管的漏極，所述第六mos管的漏極連接所述第六mos管的柵極；所述第六mos管的源極與所述第七mos管的源極連接并接地。

12、優(yōu)選的，所述遲滯電路為第九mos管，所述第九mos管的源極連接所述供電電源，所述第九mos管的漏極連接所述第一電阻的第二端；所述第九mos管的柵極連接至所述信號輸出端上。

13、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果在于，通過將所述采樣電路的輸入端連接所述供電電源，所述采樣電路的輸出端分別連接所述遲滯電路的輸入端和所述電流鏡電路的輸入端，所述遲滯電路的輸出端連接所述輸出與整形模塊的輸出端，所述電流鏡電路的輸出端分別連接所述比較電路的輸出端和所述輸出與整形模塊的輸入端，所述比較電路的輸入端連接所述供電電源，所述輸出與整形模塊的輸出端連接至所述信號輸出端。這樣可以克服了傳統(tǒng)欠壓電路對基準部分的設(shè)計的高難度要求，同時，該電路中將溫度補償部分融入其中，從而使得輸出控制信號隨溫度變化較小，能夠有效應(yīng)用于要求低輸入電壓、低溫漂的設(shè)計中。

技術(shù)特征：

1.一種半導(dǎo)體欠壓鎖定芯片電路，其特征在于，包括：供電電源、采樣電路、電流鏡電路、遲滯電路、比較電路、輸出與整形模塊以及信號輸出端；

2.如權(quán)利要求1所述的半導(dǎo)體欠壓鎖定芯片電路，其特征在于，所述采樣電路包括第一電阻、第二電阻以及第一三極管；

3.如權(quán)利要求2所述的半導(dǎo)體欠壓鎖定芯片電路，其特征在于，所述電流鏡電路包括第二三極管、第三三極管、第四三極管以及第三電阻；

4.如權(quán)利要求3所述的半導(dǎo)體欠壓鎖定芯片電路，其特征在于，所述比較電路包括第一mos管和第二mos管，所述第一mos管的源極和所述第二mos管的源極連接并作為所述比較電路的輸入端，所述第一mos管的柵極與所述第二mos管的柵極連接，所述第一mos管的漏極分別連接所述第三三極管的集電極和所述第一mos管的柵極；所述第二mos管的柵極作為所述比較電路的輸出端。

5.如權(quán)利要求4所述的半導(dǎo)體欠壓鎖定芯片電路，其特征在于，所述輸出與整形模塊包括：第三mos管、第四mos管、第五mos管、第六mos管、第七mos管、第八mos管以及反相器；

6.如權(quán)利要求2所述的半導(dǎo)體欠壓鎖定芯片電路，其特征在于，所述遲滯電路為第九mos管，所述第九mos管的源極連接所述供電電源，所述第九mos管的漏極連接所述第一電阻的第二端；所述第九mos管的柵極連接至所述信號輸出端上。

技術(shù)總結(jié)
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，提供了一種半導(dǎo)體欠壓鎖定芯片電路，包括：供電電源、采樣電路、電流鏡電路、遲滯電路、比較電路、輸出與整形模塊以及信號輸出端；所述采樣電路的輸入端連接所述供電電源，所述采樣電路的輸出端分別連接所述遲滯電路的輸入端和所述電流鏡電路的輸入端，所述遲滯電路的輸出端連接所述輸出與整形模塊的輸出端，所述電流鏡電路的輸出端分別連接所述比較電路的輸出端和所述輸出與整形模塊的輸入端，所述比較電路的輸入端連接所述供電電源，所述輸出與整形模塊的輸出端連接至所述信號輸出端。本發(fā)明半導(dǎo)體欠壓鎖定芯片電路能夠有效應(yīng)用于要求低輸入電壓、低溫漂的設(shè)計中。

技術(shù)研發(fā)人員：馮宇翔,鐘尊恒,李斌,單聯(lián)瑜,潘開林,華慶,李強,盛爽,譚均必,文健,牛冰,李超,謝穎熙,郭家杰
受保護的技術(shù)使用者：黑龍江匯芯半導(dǎo)體有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19