本發(fā)明涉及功率橋技術(shù)領(lǐng)域，特別是一種精確控制功率橋輸出的方法及系統(tǒng)。

背景技術(shù)：

pwm(pulsewidthmodulation脈沖寬度調(diào)制)波形外接驅(qū)動電路即可驅(qū)動功率橋，但是要精確控制全功率橋(或半功率橋)的功率，必須有相位差比較小的兩個pwm(pwm對)。

現(xiàn)有的方案都是利用高頻的計數(shù)來控制pwm對的相位差，需要用很高的主頻率才能產(chǎn)生需要的相位精度，或者說低的主頻率只能產(chǎn)生較低的精度。如圖1所示，mclk表示的是產(chǎn)生相位差的主頻率，要使pwm_a和pwm_b產(chǎn)生0.42°的相位差δt，主頻率fmclk是參考頻率fref的360/0.42＝857倍。如果需要fref＝200khz,fmclk＝200khz*857＝171.4mhz，這是很高的主頻率。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是：針對上述存在的問題，提供了一種精確控制功率橋輸出的方法及系統(tǒng)。

本發(fā)明采用的技術(shù)方案如下：一種精確控制功率橋輸出的方法，具體包括以下過程：

步驟1、利用數(shù)字模擬轉(zhuǎn)換器產(chǎn)生第一參考電壓和第二參考電壓；

步驟2、將第一參考電壓和第二參考電壓分別和斜坡電壓做比較，獲取具有相位差的第一pwm和第二pwm；

步驟3、將第一pwm和第二pwm分別通過驅(qū)動器來控制功率橋的輸出。

進一步的，所述步驟1中，將所述數(shù)字模擬轉(zhuǎn)換器中的串聯(lián)電阻串一端接地，在電阻串其中的一個電阻兩端分別輸出第一參考電壓和第二參考電壓。

進一步的，所述步驟2包括以下過程：步驟21、將第一參考電壓分別與第一斜坡電壓和第二斜坡電壓比較，分別輸出第一高低電平和第二高低電平，將第二參考電壓分別與第一斜坡電壓和第二斜坡電壓比較，分別輸出第三高低電平和第四高低電平；步驟22、將第一高低電平和第二高低電平通過第一鎖存器緩存，當(dāng)?shù)谝桓叩碗娖綖?時鎖存器輸出為1，當(dāng)?shù)诙叩碗娖綖?時鎖存器輸出為0，獲取第一pwm；將第三高低電平和第四高低電平通過第二鎖存器緩存，當(dāng)?shù)谌叩碗娖綖?時鎖存器輸出為1，當(dāng)?shù)谒母叩碗娖綖?時鎖存器輸出為0，獲取第二pwm。

本發(fā)明還公開了一種精確控制功率橋輸出的系統(tǒng)，包括數(shù)字模擬轉(zhuǎn)換器、第一比較器、第二比較器、第三比較器、第四比較器、第一鎖存器、第二鎖存器、第一驅(qū)動器、第二驅(qū)動器和負(fù)載，所述數(shù)字模擬轉(zhuǎn)換器包括電阻串，所述電阻串一端接地，所述電阻串中外接引線作為第一參考電壓端和第二參考電壓端，所述第一參考電壓端和第二參考電壓端之間具有電阻串中的電阻，所述第一參考電壓端和第一斜坡電壓端連接第一比較器的輸入端，所述第一參考電壓端和第二參考電壓端連接第二比較器的輸入端，所述第二參考電壓端和第一斜坡電壓端連接第三比較器的輸入端，所述第二參考電壓端和第二斜坡電壓端連接第四比較器的輸入端，所述第一比較器和第二比較器的輸出端連接第一鎖存器，所述第三比較器和第四比較器的輸出端連接第二鎖存器，所述第一鎖存器和第二鎖存器分別連接驅(qū)動器后再連接在負(fù)載的兩端。

進一步的，所述第一參考電壓端和第二參考電壓端之間具有一個電阻。

與現(xiàn)有技術(shù)相比，采用上述技術(shù)方案的有益效果為：

(1)本發(fā)明采用高解析度的數(shù)字模擬轉(zhuǎn)換器(dac)來控制參考電壓，能產(chǎn)生很小的相位差的pwm對，并且無需很高的主頻率，并且產(chǎn)生的相位差精度非常高，可擴展性好；再者，本發(fā)明產(chǎn)生的pwm可以精確控制功率橋的輸出；

(2)本發(fā)明由于不需用很高的主頻率，可以使用更多的微控制單元(mcu)，應(yīng)用范圍很廣；

(3)本發(fā)明用的方法很容易在集成電路工藝中實現(xiàn)。

附圖說明

圖1是用高的主頻率產(chǎn)生小的pwm相位差的原理示意圖。

圖2是本發(fā)明通過數(shù)字模擬轉(zhuǎn)換器產(chǎn)生兩個參考電壓來產(chǎn)生pwm相位差的原理示意圖。

圖3是本發(fā)明用于控制控制功率輸出的結(jié)構(gòu)示意圖。

具體實施方式

本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。

本說明書中公開的任一特征，除非特別敘述，均可被其他等效或具有類似目的的替代特征加以替換。即，除非特別敘述，每個特征只是一系列等效或類似特征中的一個例子而已。

本實施例采用了第一斜坡電壓ramp1和第二斜坡電壓ramp2。

利用數(shù)字模擬轉(zhuǎn)換器(dac)具有第一參考電壓端和第二參考電壓端，產(chǎn)生第一參考電壓v1和第二參考電壓v2，其中第一參考電壓v1和第二參考電壓v2具有電壓差δv。

將第一參考電壓v1和第二參考電壓分別v2和第一斜坡電壓ramp1和第二斜坡電壓ramp2做比較，獲取具有相位差的第一pwm和第二pwm；

如圖2-3所示，第一參考電壓端和第一斜坡電壓端連接第一比較器的輸入端，將第一參考電壓v1與第一斜坡電壓ramp1比較，當(dāng)?shù)谝恍逼码妷簉amp1大于第一參考電壓v1，輸出高電平，這樣獲取第一高低電平s1；第一參考電壓端和第二斜坡電壓端連接第二比較器的輸入端，將第一參考電壓v1與第二斜坡電壓ramp2比較，當(dāng)?shù)诙逼码妷簉amp2大于第一參考電壓v1，輸出高電平，這樣獲取第二高低電平r1；第一比較器和第二比較器的輸出端連接第一鎖存器rslatch1，第一高低電平s1和第二高低電平r1通過第一鎖存器rslatch1緩存，當(dāng)?shù)谝桓叩碗娖絪1為1(即為高電平時)第一鎖存器rslatch1輸出為1，當(dāng)?shù)诙叩碗娖絩1為1時第一鎖存器rslatch1輸出為0(即為低電平)，第一鎖存器rslatch1輸出即為第一pwm1，獲取第一pwm1。第二參考電壓端和第一斜坡電壓端連接第三比較器的輸入端，將第二參考電壓v2與第一斜坡電壓ramp1比較，當(dāng)?shù)谝恍逼码妷簉amp1大于第二參考電壓v2，輸出高電平，這樣獲取第三高低電平s2；第二參考電壓端和第二斜坡電壓端連接第四比較器的輸入端，將第二參考電壓v2與第二斜坡電壓ramp2比較，當(dāng)?shù)诙逼码妷簉amp2大于第二參考電壓v2，輸出高電平，這樣獲取第四高低電平r2；第三高低電平s2和第四高低電平r2通過第二鎖存器rslatch2緩存，當(dāng)?shù)谌叩碗娖絪2為1(即為高電平時)第二鎖存器rslatch2輸出為1，當(dāng)?shù)谒母叩碗娖絩2為1時第二鎖存器rslatch2輸出為0(即為低電平)，第二鎖存器rslatch2輸出即為第二pwm2，獲取第二pwm2。其中第一pwm1、第二pwm2的寬度分別由第一參考電壓v1和第二參考電壓v2決定。第一pwm1和第二pwm2的相位差δt由第一參考電壓v1和第二參考電壓v2的電壓差決定。以10位二進制的數(shù)字模擬轉(zhuǎn)換器為例，最小可以得到一個數(shù)字模擬轉(zhuǎn)換器的一個精度lsb＝vfs/2^10，其中vfs為全幅電壓。

將第一pwm和第二pwm分別通過驅(qū)動器作用在負(fù)載load的兩端，來控制功率橋的輸出。當(dāng)?shù)谝籶wm1為高電平的時候，通過驅(qū)動器driver1的驅(qū)動，輸出到負(fù)載的電壓vo1就是功率級電路輸出電壓vp的電壓水平；當(dāng)?shù)谝籶wm1低電平的時候，輸出到負(fù)載的電壓vo1就是接地電壓gnd的電壓水平。同樣的道理，當(dāng)?shù)诙wm2高電平的時候，通過驅(qū)動器driver2的驅(qū)動，輸出到負(fù)載的電壓vo2(電壓vo2的產(chǎn)生過程在圖2中未示出)就是功率級電路輸出電壓vp的電壓水平；當(dāng)?shù)诙wm2低電平的時候，輸出到負(fù)載的電壓vo2就是接地電壓gnd的電壓水平。負(fù)載load接在vo1和vo2之間，所以只有它們之間有電壓差時才有功率輸出。這個電壓差vo1-vo2是由pwm1和pwm2的相位差δt決定；這個相位差又是由數(shù)字模擬轉(zhuǎn)換器dac輸出的電壓差決定。以10位二進制的數(shù)字模擬轉(zhuǎn)換器為例，功率調(diào)節(jié)的精度

其中r為負(fù)載的阻抗，d為數(shù)字輸入，δt為相位差，t為周期，這樣功率調(diào)節(jié)的精度最小就是1/1024,如果用高分辨率的dac，這個精度還可以提高。

本發(fā)明并不局限于前述的具體實施方式。本發(fā)明擴展到任何在本說明書中披露的新特征或任何新的組合，以及披露的任一新的方法或過程的步驟或任何新的組合。如果本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神所做的非實質(zhì)性改變或改進，都應(yīng)該屬于本發(fā)明權(quán)利要求保護的范圍。