專利名稱：一種基于sopc的無線網(wǎng)橋模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電臺(tái)自組網(wǎng)通信中的一種簡(jiǎn)單、經(jīng)濟(jì)、實(shí)用、可靠的無線網(wǎng)橋模塊，不必使用專用芯片及可實(shí)現(xiàn)對(duì)無線數(shù)據(jù)的過濾、轉(zhuǎn)發(fā)功能，為實(shí)現(xiàn)多跳中繼以及自組網(wǎng)的實(shí)現(xiàn)提供技術(shù)基礎(chǔ)。
背景技術(shù)：
傳統(tǒng)的無線網(wǎng)橋的實(shí)現(xiàn)往往需要專用芯片，需要設(shè)計(jì)電路，增加了系統(tǒng)的復(fù)雜度； 集成的芯片，導(dǎo)致設(shè)計(jì)靈活性比較差；額外的電路設(shè)計(jì)以及芯片的使用增加了成本。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于避免上述背景技術(shù)中的不足之處而提供了一種利用 SOPC(可編程片上系統(tǒng))技術(shù)的無線網(wǎng)橋?qū)崿F(xiàn)方法，具有簡(jiǎn)單、經(jīng)濟(jì)、實(shí)用、可靠等優(yōu)點(diǎn)。本實(shí)用新型完全解決了傳統(tǒng)的無線網(wǎng)橋設(shè)計(jì)復(fù)雜、靈活性差、成本較高的問題。本實(shí)用新型的目的是這樣實(shí)現(xiàn)的它包括控制器1、RAM存儲(chǔ)器2、網(wǎng)口芯片3、電源12，其特征在于其中控制器I的輸出端口 I與RAM存儲(chǔ)器2的輸入端口 I相連；控制器I的輸入端口 2與RAM存儲(chǔ)器2的輸出端口 2相連；控制器I的輸出端口 3與網(wǎng)口芯片3的輸入端口 I相連；控制器I的輸入端口4與網(wǎng)口芯片3的輸出端口 2相連?？刂破鱅的輸出端口 I輸出時(shí)序操作控制信號(hào)至 RAM存儲(chǔ)器2的輸入端口 I ;RAM存儲(chǔ)器2的輸出端口 2將存儲(chǔ)的信息返回到控制器I的輸入端口 2 ;控制器I的輸出端口 3輸出時(shí)序控制信號(hào)至網(wǎng)口芯片3輸入端口 I ;網(wǎng)口芯片3 輸出端口 2輸出解析的以太網(wǎng)數(shù)據(jù)包至控制器I的輸入端口 4 ;電源12輸出端+V電壓端與各部件相應(yīng)電源端并接，提供各個(gè)部件需要的電源。本實(shí)用新型控制器I包括NIOS II處理器模塊5、片內(nèi)雙口 RAM存儲(chǔ)器6、雙口 RAM 存儲(chǔ)器管理接口模塊7、片外RAM存儲(chǔ)器控制模塊8、網(wǎng)口芯片控制模塊9、以太網(wǎng)數(shù)據(jù)解析模塊10、無線信道數(shù)據(jù)解析模塊11 ;所述的NIOS II處理器模塊5輸入端口 I與片內(nèi)雙口 RAM存儲(chǔ)器6輸出端口 I相連，NIOS II處理器模塊5輸入端口 2與雙口 RAM存儲(chǔ)器管理接口模塊7輸出端口 I相連，NIOS II處理器模塊5輸出端口 3與雙口 RAM存儲(chǔ)器管理接口模塊7輸入端口 2相連，NIOS II處理器模塊5輸入端口 4與片外RAM存儲(chǔ)器控制模塊 8的輸出端口 I相連，NIOS II處理器模塊5輸出端口 5與片外RAM存儲(chǔ)器控制模塊8的輸入端口 2相連，NIOS II處理器模塊5輸入端口 6與以太網(wǎng)數(shù)據(jù)解析模塊10輸出端口 I 相連，NIOS II處理器模塊5輸出端口 7與以太網(wǎng)數(shù)據(jù)解析模塊10輸入端口 2相連；片內(nèi)雙口 RAM存儲(chǔ)器6的輸入端口 2與無線信道數(shù)據(jù)解析模塊11的輸出端口 I相連；雙口 RAM 存儲(chǔ)器管理接口模塊7的輸出端口 3與無線信道數(shù)據(jù)解析模塊11的輸入端口 2相連，雙口 RAM存儲(chǔ)器管理接口模塊7的輸入端口 4與無線信道數(shù)據(jù)解析模塊11的輸出端口 3相連； 片外RAM存儲(chǔ)器控制模塊8輸出端口 3與RAM存儲(chǔ)器2的輸入端口 I相連，片外RAM存儲(chǔ)器控制模塊8輸入端口 4與RAM存儲(chǔ)器2的輸出端口 2相連；網(wǎng)口芯片控制模塊9的輸出端口 I與網(wǎng)口芯片3的輸入端口 I相連；以太網(wǎng)數(shù)據(jù)解析模塊10的輸入端口 3與網(wǎng)口芯片3 的輸出端口 2相連；無線信道數(shù)據(jù)解析模塊11將從無線信道分接下來無線數(shù)據(jù)中的源MAC 地址，目的MAC地址解析出，在雙口 RAM存儲(chǔ)器管理接口模塊7的控制下將解析出的地址存入片內(nèi)雙口 RAM存儲(chǔ)器6中，網(wǎng)口芯片3在網(wǎng)口芯片控制模塊9的時(shí)序控制下將以太網(wǎng)數(shù)據(jù)傳輸?shù)揭蕴W(wǎng)數(shù)據(jù)解析模塊10，以太網(wǎng)數(shù)據(jù)解析模塊10解析出以太網(wǎng)數(shù)據(jù)中的MAC地址信息，NIOS II處理器模塊5通過觀察雙口 RAM存儲(chǔ)器管理接口模塊7中的狀態(tài)信息，將片內(nèi)雙口 RAM存儲(chǔ)器6中的數(shù)據(jù)讀入，并將以太網(wǎng)數(shù)據(jù)解析模塊10中的數(shù)據(jù)讀入，進(jìn)行處理， NIOS II處理器模塊5通過片外RAM存儲(chǔ)器控制模塊8對(duì)RAM存儲(chǔ)器2進(jìn)行讀寫地址表，查找地址表，更新地址表操作。NIOS II處理器模塊5、片內(nèi)雙口 RAM存儲(chǔ)器6、雙口 RAM存儲(chǔ)器管理接口模塊7、片外RAM存儲(chǔ)器控制模塊8、網(wǎng)口芯片控制模塊9、以太網(wǎng)數(shù)據(jù)解析模塊 10、無線信道數(shù)據(jù)解析模塊11各輸入端9腳與電源12輸出端+V電壓端連接，各輸入端10 腳與接地端連接，電源12提供各個(gè)模塊的工作電壓，地端將各個(gè)模塊接地端。本實(shí)用新型相比背景技術(shù)具有如下優(yōu)點(diǎn)I.本實(shí)用新型不需要專用的集成芯片，只是在已有的硬件基礎(chǔ)上實(shí)現(xiàn)，簡(jiǎn)單可靠。2.本實(shí)用新型的主要部分采用已有的大規(guī)模現(xiàn)場(chǎng)可編程器件，沒有增加額外的硬件設(shè)計(jì)，增加的成本很低。3.本實(shí)用新型主要是軟件實(shí)現(xiàn)，因此可移植性強(qiáng)。

圖I是本實(shí)用新型電原理方框圖。圖2是本實(shí)用新型控制器I實(shí)施例的電原理圖。
具體實(shí)施方式
參照?qǐng)DI、圖2，本實(shí)用新型由控制器I、RAM存儲(chǔ)器2、網(wǎng)口芯片3、電源12組成。 圖I是本實(shí)用新型的電原理方框圖，實(shí)施例按圖I連接線路。其中控制器I的作用是通過端口 I輸出RAM存儲(chǔ)器2的讀寫信號(hào)、地址、數(shù)據(jù)信號(hào)，通過端口 2輸入RAM存儲(chǔ)器2存儲(chǔ)的MAC地址，通過這兩個(gè)端口完成對(duì)RAM存儲(chǔ)器2的讀寫操作；控制器I通過端口 3完成對(duì)網(wǎng)口芯片3的操作時(shí)序控制，通過端口 4完成對(duì)網(wǎng)口芯片3的以太網(wǎng)數(shù)據(jù)的輸入工作。它由包括NIOS II處理器模塊5、片內(nèi)雙口 RAM存儲(chǔ)器6、雙口 RAM存儲(chǔ)器管理接口模塊7、片外RAM存儲(chǔ)器控制模塊8、網(wǎng)口芯片控制模塊9、以太網(wǎng)數(shù)據(jù)解析模塊10、無線信道數(shù)據(jù)解析模塊11組成。實(shí)施例控制器I采用美國Altera公司生產(chǎn)Cyclone II系列FPGA芯片制作。圖2是本實(shí)用新型控制器I的電原理圖，實(shí)施例按圖2連接線路。NIOS II處理器模塊5的作用是完成以太網(wǎng)數(shù)據(jù)的收發(fā)、基于TDD的輪詢方式接入算法、MAC地址表的學(xué)習(xí)維護(hù)、無線數(shù)據(jù)的收發(fā)、無線數(shù)據(jù)的過濾與轉(zhuǎn)發(fā)；片內(nèi)雙口 RAM存儲(chǔ)器6用來存儲(chǔ)以太網(wǎng)數(shù)據(jù)的MAC地址，以供NIOS II處理器模塊5調(diào)度使用；雙口 RAM存儲(chǔ)器管理接口模塊7用于完成NIOS II處理器模塊5和無線信道數(shù)據(jù)解析模塊11組成對(duì)片內(nèi)雙口 RAM存儲(chǔ)器6的操作控制；片外RAM存儲(chǔ)器控制模塊8用于完成NIOS II處理器模塊5對(duì)RAM存儲(chǔ)器2的讀寫操作控制；、網(wǎng)口芯片控制模塊9完成對(duì)網(wǎng)口芯片的時(shí)序控制功能；以太網(wǎng)數(shù)據(jù)解析模塊10完成對(duì)以太網(wǎng)數(shù)據(jù)MAC地址的解析功能；無線信道數(shù)據(jù)解析模塊11完成對(duì)無線數(shù)據(jù)的MAC地址解析功能。實(shí)例實(shí)施采用一塊美國Altera公司生產(chǎn) Cyclone II系列FPGA芯片制作。RAM存儲(chǔ)器2用于存儲(chǔ)MAC地址表，以供控制器I完成新MAC地址表項(xiàng)的添加、刪除、查找等工作使用。實(shí)例實(shí)施采用IDT公司的IDI71V416S15PHI集成芯片實(shí)現(xiàn)。本實(shí)用新型中網(wǎng)口芯片3接收來自控制器I輸出的時(shí)序控制信號(hào)，由端口 2輸出給控制器I以太網(wǎng)數(shù)據(jù)。實(shí)施例采用INTEL公司的LXT971ALE集成芯片實(shí)現(xiàn)。本實(shí)用新型電源12提供整個(gè)電調(diào)濾波器自動(dòng)化定標(biāo)電路的直流工作電壓，實(shí)施例采用市售通用集成穩(wěn)壓直流電源塊制作，其輸出+V電壓為+3. 3V供電電流為5A。本實(shí)用新型簡(jiǎn)要工作原理如下控制器I將網(wǎng)口芯片3輸入的以太網(wǎng)數(shù)據(jù)進(jìn)行收發(fā)以及解析處理，并將解析出的 MAC地址存入RAM存儲(chǔ)器2中，并定期進(jìn)行MAC地址表學(xué)習(xí)維護(hù)工作；控制器I將無線數(shù)據(jù)進(jìn)行解析，根據(jù)解析出的MAC地址與本地MAC地址表中的地址比較，從而完成過濾轉(zhuǎn)發(fā)工作；控制器I完成基于TDD的輪詢方式接入算法。本實(shí)用新型安裝結(jié)構(gòu)如下把圖1，圖2中所有電路器件安裝在一塊長(zhǎng)、寬為90X90mm的印制板上，組裝成本
實(shí)用新型發(fā)明。
權(quán)利要求1.一種基于SOPC的無線網(wǎng)橋模塊，包括控制器⑴、RAM存儲(chǔ)器(2)、網(wǎng)口芯片(3)和電源(12)，其特征在于所述的控制器(I)的輸出端口 I輸出時(shí)序操作控制信號(hào)至RAM存儲(chǔ)器⑵的輸入端口 I ;RAM存儲(chǔ)器⑵的輸出端口 2將存儲(chǔ)的信息返回到控制器⑴的輸入端口 2 ;控制器⑴的輸出端口 3輸出時(shí)序控制信號(hào)至網(wǎng)口芯片(3)輸入端口 I ;網(wǎng)口芯片⑶輸出端口 2輸出解析的以太網(wǎng)數(shù)據(jù)包至控制器⑴的輸入端口 4 ;電源(12)輸出端 +V電壓端與各部件相應(yīng)電源端并接，提供各個(gè)部件需要的電源。
2.根據(jù)權(quán)利要求I所述的一種基于SOPC的無線網(wǎng)橋模塊，其特征在于控制器(I)包括NIOS II處理器模塊(5)、片內(nèi)雙口 RAM存儲(chǔ)器￠)、雙口 RAM存儲(chǔ)器管理接口模塊(7)、 片外RAM存儲(chǔ)器控制模塊(8)、網(wǎng)口芯片控制模塊(9)、以太網(wǎng)數(shù)據(jù)解析模塊(10)和無線信道數(shù)據(jù)解析模塊(11);所述的NIOS II處理器模塊(5)輸入端口 I與片內(nèi)雙口 RAM存儲(chǔ)器(6)輸出端口I相連，NIOS II處理器模塊(5)輸入端口 2與雙口 RAM存儲(chǔ)器管理接口模塊(7)輸出端口I相連，NIOS II處理器模塊(5)輸出端口 3與雙口 RAM存儲(chǔ)器管理接口模塊(7)輸入端口 2相連，NIOS II處理器模塊(5)輸入端口 4與片外RAM存儲(chǔ)器控制模塊(8) 的輸出端口 I相連，NIOS II處理器模塊(5)輸出端口 5與片外RAM存儲(chǔ)器控制模塊(8) 的輸入端口 2相連，NIOS II處理器模塊(5)輸入端口 6與以太網(wǎng)數(shù)據(jù)解析模塊(10)輸出端口 I相連，NIOS II處理器模塊(5)輸出端口 7與以太網(wǎng)數(shù)據(jù)解析模塊(10)輸入端口 2 相連；片內(nèi)雙口 RAM存儲(chǔ)器(6)的輸入端口 2與無線信道數(shù)據(jù)解析模塊(11)的輸出端口 I 相連；雙口 RAM存儲(chǔ)器管理接口模塊(7)的輸出端口 3與無線信道數(shù)據(jù)解析模塊(11)的輸入端口 2相連，雙口 RAM存儲(chǔ)器管理接口模塊(7)的輸入端口 4與無線信道數(shù)據(jù)解析模塊(11)的輸出端口3相連；片外RAM存儲(chǔ)器控制模塊⑶輸出端口 3與RAM存儲(chǔ)器⑵的輸入端口 I相連，片外RAM存儲(chǔ)器控制模塊(8)輸入端口 4與RAM存儲(chǔ)器(2)的輸出端口 2 相連；網(wǎng)口芯片控制模塊(9)的輸出端口 I與網(wǎng)口芯片(3)的輸入端口 I相連；以太網(wǎng)數(shù)據(jù)解析模塊(10)的輸入端口 3與網(wǎng)口芯片(3)的輸出端口 2相連；無線信道數(shù)據(jù)解析模塊(11)將從無線信道分接下來無線數(shù)據(jù)中的源MAC地址，目的 MAC地址解析出，在雙口 RAM存儲(chǔ)器管理接口模塊(7)的控制下將解析出的地址存入片內(nèi)雙口 RAM存儲(chǔ)器(6)中；網(wǎng)口芯片(3)在網(wǎng)口芯片控制模塊(9)的時(shí)序控制下將以太網(wǎng)數(shù)據(jù)傳輸?shù)揭蕴W(wǎng)數(shù)據(jù)解析模塊(10)，以太網(wǎng)數(shù)據(jù)解析模塊(10)解析出以太網(wǎng)數(shù)據(jù)中的MAC 地址信息；NI0S II處理器模塊(5)通過觀察雙口 RAM存儲(chǔ)器管理接口模塊(7)中的狀態(tài)信息，將片內(nèi)雙口 RAM存儲(chǔ)器(6)中的數(shù)據(jù)讀入，并將以太網(wǎng)數(shù)據(jù)解析模塊(10)中的數(shù)據(jù)讀入，進(jìn)行處理，NIOS II處理器模塊(5)通過片外RAM存儲(chǔ)器控制模塊(8)對(duì)RAM存儲(chǔ)器(2)進(jìn)行讀寫地址表，查找地址表，更新地址表操作；NI0S II處理器模塊(5)、片內(nèi)雙口 RAM 存儲(chǔ)器￠)、雙口 RAM存儲(chǔ)器管理接口模塊(7)、片外RAM存儲(chǔ)器控制模塊(8)、網(wǎng)口芯片控制模塊(9)、以太網(wǎng)數(shù)據(jù)解析模塊(10)、無線信道數(shù)據(jù)解析模塊(11)各輸入端9腳與電源(12)輸出端+V電壓端連接，各輸入端10腳與接地端連接，電源(12)提供各個(gè)模塊的工作電壓，地端將各個(gè)模塊接地端。
專利摘要本實(shí)用新型公開了一種基于SOPC的無線網(wǎng)橋模塊。它由控制器、RAM存儲(chǔ)器、網(wǎng)口芯片、電源等部件組成。它采用SOPC軟件方法實(shí)現(xiàn)以太網(wǎng)數(shù)據(jù)的收發(fā)、無線數(shù)據(jù)的收發(fā)、以及無線網(wǎng)橋協(xié)議的實(shí)現(xiàn)，具備網(wǎng)橋的過濾、轉(zhuǎn)發(fā)功能，并防止網(wǎng)絡(luò)回環(huán)的產(chǎn)生，進(jìn)而實(shí)現(xiàn)了電臺(tái)自組網(wǎng)中多跳中繼的功能。具有實(shí)現(xiàn)簡(jiǎn)單、可移植性強(qiáng)、性能穩(wěn)定可靠、經(jīng)濟(jì)適用等優(yōu)點(diǎn)。在電臺(tái)自組網(wǎng)通信中有著比較廣泛的應(yīng)用前途。
文檔編號(hào)H04W92/02GK202353828SQ201120366009
公開日2012年7月25日 申請(qǐng)日期2011年9月29日 優(yōu)先權(quán)日2011年9月29日
發(fā)明者楊喜光 申請(qǐng)人:中國電子科技集團(tuán)公司第五十四研究所