本申請涉及電子電路技術(shù)領域，尤其涉及一種直流-直流轉(zhuǎn)換器及電子設備。

背景技術(shù)：

對于便攜電子設備，經(jīng)常采用直流-直流轉(zhuǎn)換器來供電，一般直流-直流轉(zhuǎn)換器比線性調(diào)壓器效率高。

直流-直流轉(zhuǎn)換器在負載較輕時，電感電流可能出現(xiàn)負電流，這樣導致直流-直流轉(zhuǎn)換器的效率下降。需要一個反向電流檢測電路檢測電感電流降低到零時，及時能關斷nmos開關。反向電流檢測越準確，則直流-直流轉(zhuǎn)換器的效率越高。

美國專利us20090079410中描述了一種可以校準反向電流檢測的方法，它雖然可以實現(xiàn)高精度的反向電流檢測，但是這些電路需要消耗靜態(tài)電流，即當直流-直流負載電流為零時，直流-直流轉(zhuǎn)換器自身消耗的靜態(tài)電流較大。同時us20090079410中的結(jié)構(gòu)比較復雜，占用芯片面積較大，成本較高。

技術(shù)實現(xiàn)要素：

本申請實施例提出了一種直流-直流轉(zhuǎn)換器及電子設備，以解決現(xiàn)有技術(shù)中直流直流轉(zhuǎn)換器結(jié)構(gòu)復雜、占用芯片面積較大等技術(shù)問題。

第一個方面，本申請實施例提供了一種直流-直流轉(zhuǎn)換器，包括：第一開關、第二開關、pwm控制器、電感l(wèi)1、電容c1、比較器comp1和邏輯器件；所述第一開關和第二開關順次連接于電源端vdd與地線端之間，所述電感l(wèi)1與電容c1串聯(lián)形成的支路與所述第二開關并聯(lián)，所述電感l(wèi)1的電流輸出端與pwm控制器相連，所述pwm控制器的第一輸出端向所述第一開關的控制端輸出第一輸出信號ppwm、第二輸出端向所述邏輯器件輸出第二輸出信號npwm；

所述比較器comp1根據(jù)所述電感l(wèi)1電流il與設定的關斷第二開關的電流閾值ix輸出比較信號compo；所述設定的關斷第二開關的電流閾值根據(jù)比較器輸出的比較信號comp的下降沿與電感l(wèi)1輸入信號lx的上升沿之間的延遲時間td確定；所述邏輯器件根據(jù)所述比較信號compo和所述第二輸出信號npwm控制所述第二開關的開關。

第二個方面，本申請實施例提供了一種電子設備，包括上述直流-直流轉(zhuǎn)換器以及處理器，所述處理器的第一輸入端與所述比較器的輸出端相連，所述處理器的第二輸入端與所述電感l(wèi)1的輸入端相連，所述處理器的輸出端用于輸出根據(jù)所述比較信號和電感l(wèi)1的輸入信號計算得到的關斷所述第二開關的電流閾值ix。

有益效果如下：

由于本申請實施例所提供的技術(shù)方案，可以利用電子設備中自帶的處理器計算關斷所述第二開關的電流閾值ix進而實現(xiàn)校準直流-直流轉(zhuǎn)換器的反相電流檢測，簡化了直流-直流轉(zhuǎn)換器中的反相電流檢測電路的設計，可以減小直流-直流轉(zhuǎn)換器的芯片面積。

附圖說明

下面將參照附圖描述本申請的具體實施例，其中：

圖1示出了本申請實施例中直流-直流轉(zhuǎn)換器的結(jié)構(gòu)示意圖一；

圖2示出了本申請實施例中直流-直流轉(zhuǎn)換器的結(jié)構(gòu)示意圖二；

圖3示出了本申請實施例中直流-直流轉(zhuǎn)換器的結(jié)構(gòu)示意圖三；

圖4示出了本申請實施例中電感電流的波形示意圖；

圖5示出了本申請實施例中pwm控制器的結(jié)構(gòu)示意圖；

圖6示出了本申請實施例中pwm控制器的各個波形信號對比示意圖；

圖7示出了本申請實施例中電子設備的結(jié)構(gòu)示意圖。

具體實施方式

為了使本申請的技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖對本申請的示例性實施例進行進一步詳細的說明，顯然，所描述的實施例僅是本申請的一部分實施例，而不是所有實施例的窮舉。并且在不沖突的情況下，本說明中的實施例及實施例中的特征可以互相結(jié)合。

針對現(xiàn)有技術(shù)的不足，本申請實施例提出了一種直流-直流轉(zhuǎn)換器及電子設備，下面進行說明。

圖1示出了本申請實施例中直流-直流轉(zhuǎn)換器的結(jié)構(gòu)示意圖一，如圖所示，所述直流-直流轉(zhuǎn)換器可以包括：第一開關、第二開關、pwm控制器、電感l(wèi)1、電容c1、比較器comp1和邏輯器件；

所述第一開關和第二開關順次連接于電源端vdd與地線端之間，所述電感l(wèi)1與電容c1串聯(lián)形成的支路與所述第二開關并聯(lián)，所述電感l(wèi)1的電流輸出端與pwm控制器相連，所述pwm控制器的第一輸出端向所述第一開關的控制端輸出第一輸出信號ppwm、第二輸出端向所述邏輯器件輸出第二輸出信號npwm；

所述比較器comp1根據(jù)所述電感l(wèi)1電流il與設定的關斷第二開關的電流閾值ix輸出比較信號compo；所述設定的關斷第二開關的電流閾值根據(jù)比較器輸出的比較信號comp的下降沿與電感l(wèi)1輸入信號lx的上升沿之間的延遲時間td確定；所述邏輯器件根據(jù)所述比較信號compo和所述第二輸出信號npwm控制所述第二開關的開關。

本申請實施例所提供的直流-直流轉(zhuǎn)換器，比較器comp1根據(jù)電感電流il以及設定的關斷第二開關的電流閾值ix的大小，輸出compo信號，然后邏輯器件可以根據(jù)compo信號和npwm信號控制第二開關的斷開和接通，可以明顯看出，本申請實施例的直流-直流轉(zhuǎn)換器的結(jié)構(gòu)比較簡單，占用芯片面積較??；且由于設定的關斷第二開關的電流閾值可以根據(jù)comp信號的下降沿與電感輸入信號lx的上升沿之間的延遲時間td確定，從而可以抵消驅(qū)動延遲造成的關斷第二開關時刻不準確的問題，實現(xiàn)對第二開關的及時關斷控制，確保直流-直流轉(zhuǎn)換器的效率較高。

實施中，在所述電感電流il高于所述設定的關斷第二開關的電流閾值ix時，所述比較器輸出有效信號；在所述電感電流il低于所述設定的關斷第二開關的電流閾值ix時，所述比較器輸出無效信號；

所述邏輯器件在所述第二開關未導通和/或所述比較器輸出有效信號時根據(jù)所述第二輸出信號npwm控制第二開關導通或截止；

所述邏輯器件在所述比較器輸出無效信號、或者所述第二輸出信號npwm無效時將導通的第二開關變?yōu)榻刂埂?/p>

具體實施時，可以為高電平有效、低電平無效。

實施中，所述邏輯器件可以包括：或門和與門；所述或門的第一輸入端為第二開關控制信號的反相信號、第二輸入端為比較器輸出的比較信號compo，所述與門的第一輸入端為或門的輸出信號、第二輸入端為pwm控制器的第一輸出信號npwm，所述與門的輸出端與第二開關的控制端連接。

具體實施時，假設第二開關的控制導通的有效電平為高電平，即若要關斷第二開關則需要第二開關的控制端為低電平。當比較器輸出compo信號為低電平時，第二開關控制端nd為高電平時(起初第二開關為導通狀態(tài))或門的第一輸入端為低電平，由于compo信號低電平、或門的第一輸入端也為低電平，或門的輸出端vn2為低電平；經(jīng)過與門后vn3輸出依然為低電平，從而實現(xiàn)對第二開關的關斷控制。

實施中，所述邏輯器件可以進一步包括：反相器；所述反相器的輸入端與所述第二開關的控制端相連，所述反相器的輸出端與所述或門的第一輸入端相連。

圖2示出了本申請實施例中直流-直流轉(zhuǎn)換器的結(jié)構(gòu)示意圖二，如圖所示，實施中，所述直流-直流轉(zhuǎn)換器中的所述第一開關可以為p型mos管，所述第二開關可以為n型mos管；

所述第一開關的源極和襯底與所述電源端vdd相連，所述第一開關的漏極與所述第二開關的漏極相連，所述第二開關的源極和襯底接地，所述第一開關的柵極與所述pwm控制器的第一輸出端相連，所述第二開關的柵極與所述邏輯器件的輸出端相連。

實施中，所述直流-直流轉(zhuǎn)換器可以進一步包括：p型驅(qū)動器和n型驅(qū)動器；

所述p型驅(qū)動器連接于所述第一開關的柵極與所述pwm控制器的第一輸出端之間，所述n型驅(qū)動器連接于所述第二開關的柵極與所述邏輯器件的輸出端之間。

圖3示出了本申請實施例中直流-直流轉(zhuǎn)換器的結(jié)構(gòu)示意圖三，如圖所示，所述直流-直流轉(zhuǎn)換器可以進一步包括：數(shù)控電流源、加法器和第三開關；

所述數(shù)控電流源和所述第三開關依次串聯(lián)于所述電源端vdd與地線端之間，所述加法器的第一輸入端與所述數(shù)控電流源的輸出端連接、第二輸入端與所述電感l(wèi)1的輸入端相連、輸出端與所述比較器comp1的第二輸入端相連，所述比較器comp1的第一輸入端接地；所述數(shù)控電流源用于接收電子設備的處理器發(fā)送的數(shù)據(jù)輸出關斷所述第二開關的電流閾值ix大小的電流。

具體實施時，所述第三開關可以為nmos管，所述第三開關的漏極可以與數(shù)控電流源相連，所述第三開關的源極和襯底可以接地，所述第三開關的柵極可以連接至電源端vdd。

實施中，所述關斷所述第二開關的電流閾值ix可以通過以下公式計算得到：

其中，td為比較器輸出信號compo的下降沿與電感l(wèi)1輸入信號lx的上升沿之間的延遲時間，vo為直流-直流轉(zhuǎn)換器穩(wěn)定時的輸出電壓，l為電感l(wèi)1的電感值。

圖4示出了本申請實施例中電感電流的波形示意圖，如圖所示，所述電感電流的波形一般可以近似為三角波。由于電感電流的下降斜率為vo/l，其中，vo為直流-直流轉(zhuǎn)換器的輸出電壓，l為電感l(wèi)1的電感值。由于驅(qū)動電流可能存在延遲，延遲時間為td，因此，比較器comp1中設定的關斷第二開關的電流閾值可以設計為ix，以提前比較出結(jié)果。

實施中，所述第三開關的導通電阻可以為所述第二開關的導通電阻的n倍，所述n為自然數(shù)。

圖5示出了本申請實施例中pwm控制器的結(jié)構(gòu)示意圖，如圖所示，所述pwm控制可以包括：運算放大器op、pwm比較器、死區(qū)產(chǎn)生電路；

運算放大器op可以根據(jù)直流-直流轉(zhuǎn)換器的輸出電壓vo和參考電壓ref的大小調(diào)節(jié)輸出電壓eao的電壓大??；

所述pwm比較器根據(jù)eao電壓與三角波ramp的時段確定輸出pwm信號的占空比；

所述死區(qū)產(chǎn)生電路根據(jù)pwm信號輸出ppwm信號和npwm信號；ppwm信號與pwm信號為反相信號，npwm信號與ppwm信號為同相信號；所述ppwm信號的上升沿比所述npwm信號的上升沿提前預設時間，所述ppwm信號的下降沿比所述npwm信號的下降沿滯后預設時間。

圖6示出了本申請實施例中pwm控制器的各個波形信號對比示意圖，如圖所示，ramp為三角波，eao電壓高于ramp波形的時段，pwm為高電平；eao電壓低于ramp波形的時段，pwm為低電平。因此eao電壓變化時，可以調(diào)整pwm信號的占空比大小，這叫做脈寬調(diào)制(pwm:pulsewidthmodulation)。

ppwm與pwm近似反相信號，pwm的占空比希望對應于pmos管mpl的導通的占空比，而當pmos管mpl的控制信號為低電平時mpl導通，因此pwm信號與pwm近似反相信號。

ppwm與npwm近似同相信號，當ppwm為低電平且npwm為低電平時，mpl導通且mnl斷開；當ppwm為高電平且npwm為高電平時，mpl斷開且mnl導通。

本申請實施例在ppwm與npwm之間可以設置死區(qū)時間控制，以避免mpl和mnl同時導通而產(chǎn)生短路問題(短路會導致mpl和mnl燒毀)。即ppwm的上升沿比npwm的上升沿提前一個很小的時間(即死區(qū)時間)；同時ppwm的下降沿比npwm的下降沿滯后一個很小的時間(即死區(qū)時間)。

運算放大器op雖然與pwm比較器的圖標看起來一樣，但它們是不同的電路。運算放大器op根據(jù)ref和vo的大小調(diào)節(jié)輸出電壓eao的電壓大??；

當vo電壓升高時，eao的電壓下降，導致pwm比較器輸出pwm信號的占空比減少，相應mpl導通的占空比減少，mnl導通的占空比增加，導致vo電壓下降；

當vo電壓下降時，eao的電壓上升，導致pwm比較器輸出pwm信號的占空比增加，相應mpl導通的占空比增加，mnl導通的占空比減少，導致vo電壓增加。

因此反饋環(huán)路是負反饋，不斷糾正vo電壓，直到vo電壓等于參考電壓ref。當負反饋環(huán)路穩(wěn)定時，vo電壓等于參考電壓ref。

基于同一發(fā)明構(gòu)思，本申請實施例還提供了一種電子設備，下面進行說明。

圖7示出了本申請實施例中電子設備的結(jié)構(gòu)示意圖，如圖所示，所述電子設備可以包括：上述直流-直流轉(zhuǎn)換器和處理器，所述處理器的第一輸入端與所述比較器的輸出端相連，所述處理器的第二輸入端與所述電感l(wèi)1的輸入端相連，所述處理器的輸出端用于輸出根據(jù)所述比較信號和電感l(wèi)1的輸入信號計算得到的關斷所述第二開關的電流閾值ix。

處理器的第一輸入端可以與比較器comp1的輸出端相連，處理器的第二輸入端可以與電感l(wèi)1的輸入端lx節(jié)點相連，處理器的輸出端可以與所述數(shù)模轉(zhuǎn)換器idac相連。

其中，處理器可以為arm處理器、mcu(微控制單元，microcontrollerunit)、mips(單字長定點指令平均執(zhí)行速度，millioninstructionspersecond)等各種處理器。

由于本申請實施例所提供的電子設備，可以利用電子設備中自帶的處理器計算關斷所述第二開關的電流閾值ix進而實現(xiàn)校準直流-直流轉(zhuǎn)換器的反相電流檢測，簡化了直流-直流轉(zhuǎn)換器中的反相電流檢測電路的設計，可以減小直流-直流轉(zhuǎn)換器的芯片面積。

為了便于本申請的實施，下面以實例進行說明。

本發(fā)明的原理是利用很多現(xiàn)有系統(tǒng)中存在的硬件和軟件資源來校準直流-直流轉(zhuǎn)換器的反向電流檢測。

在實際應用中，例如：藍牙耳機、藍牙音箱、手機等便攜系統(tǒng)中，已經(jīng)存在處理器、軟件等資源。因此可以通過處理器計算和配置來實現(xiàn)校準流-直流轉(zhuǎn)換器的反向電流檢測，從而可以簡化直流-直流轉(zhuǎn)換器中的反向電流檢測電路的設計，可以減小直流-直流轉(zhuǎn)換器的待機電流和芯片面積、芯片成本。

根據(jù)申請實施例的實現(xiàn)方式如圖7所示。其中可以包括：電流型數(shù)模轉(zhuǎn)換器(idac)(或稱數(shù)控電流源)、nmos管mns、加法器(adder)、比較器(comp1)、反相器inv1、或門or1、與門and1、n型驅(qū)動器drvn、p型驅(qū)動器drvp、nmos管mnl、pmos管mpl、電感l(wèi)1、電容c1、pwm控制器(pwmctrl)、處理器(processor)。

處理器可以檢測npwm的下降沿和lx信號的上升沿之間的延遲時間，可以通過用一個高頻時鐘信號來計數(shù)的方法來量化此延遲時間，這里用td來表示。

另外這些便攜系統(tǒng)中，經(jīng)常會根據(jù)應用場景來調(diào)節(jié)直流-直流轉(zhuǎn)換器的輸出電壓。另外可以通過軟件來設定系統(tǒng)中使用的電感l(wèi)1的電感值。

然后應用處理器根據(jù)下面公式計算電感電流：

其中，ix為設定的關斷nmos管mnl的電流閾值，td為npwm的下降沿和lx信號的上升沿之間的延遲時間，vo為直流-直流轉(zhuǎn)換器穩(wěn)定時的輸出電壓，l為電感l(wèi)1的電感值。vo一般可以在軟件中可以設定，l也在軟件中可以設定，因此處理器可以通過軟件獲知這些值，然后根據(jù)公式進行計算得到ix(用數(shù)字信號data表示)，輸出data數(shù)字信號來配置idac。

圖4描述了電感電流波形，一般近似為三角波。電感電流的下降斜率為vo/l，其中vo是直流-直流轉(zhuǎn)換器的輸出電壓，l為電感l(wèi)1的電感值。

由于驅(qū)動電流會存在延遲，延遲時間為td，因此，比較器設定的關斷nmos管mnl的電流閾值應該設計為ix，提前比較出結(jié)果。

本申請實施例中，在一種實現(xiàn)方式中，mns的寬長比被設計為mnl寬長比的1/n，則mns的導通電阻為mnl的n倍，idac的輸出電流對應mnl的電流的1/n。

因此，為了實現(xiàn)電感電流(當mnl導通時，mnl的漏極電流等于電感電流)判斷閾值等于ix，則idac的輸出電流idac＝ix/n。

電感l(wèi)1的電流的方向被定義為從左到右流向，如圖7中箭頭所指方向。電感電流經(jīng)過mnl時，如果電感電流值大于零，則使得lx節(jié)點為負電壓(表示比地電平低，mnl的源極接地電平)。由于不方便產(chǎn)生負電壓的參考電壓，因此通過將參考電壓vrt與lx電壓(負電壓)相加后再與零電位(即地電位)相比較的方法來實現(xiàn)本申請實施例的方案。

vlx＝-il.rmnl

其中，vlx為lx節(jié)點的電壓，il為電感電流，rmnl為nmos管mnl的導通電阻。

vrt＝idac.rmns

其中,vrt為vrt節(jié)點的電壓，idac為idac的輸出電流，rmns為nmos管mns的導通電阻。

vlx+vrt與0比較，等效于vlx與-vrt比較。即比較-il.rmnl與-idac.rmns

而idac＝ix/n，rmns＝n.rmnl

因此，也等效比較il.rmnl與ix.rmnl，等效比較il與ix，當il電流逐步減小到小于ix時，比較器輸出信號compo從高電平變?yōu)榈碗娖?，當nd為高電平時，vn1為低電平，此時vn2由高電平變?yōu)榈碗娖?，vn3也由之前等于npwm信號狀態(tài)變?yōu)榈碗娖剑琻d也由之前等于npwm信號狀態(tài)變?yōu)榈碗娖?，實現(xiàn)對mnl的關斷控制?？梢缘窒?qū)動延遲造成的關斷mnl時刻不準確的問題。

盡管已描述了本申請的優(yōu)選實施例，但本領域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本申請范圍的所有變更和修改。