本發(fā)明涉及開(kāi)關(guān)電源變換器，尤其是一種DCM遲滯變換器制控制死區(qū)時(shí)間的電路及其方法，在系統(tǒng)工作于不同負(fù)載狀態(tài)時(shí)有效的調(diào)整兩個(gè)輸出功率管之間死區(qū)時(shí)間，從而減小損耗提高電源轉(zhuǎn)化效率。

背景技術(shù)：

同步整流結(jié)構(gòu)的開(kāi)關(guān)電源變換器雖然控制信號(hào)相比于非同步整流開(kāi)關(guān)電源變換器而言控制復(fù)雜，但是功率損耗更低，特別適合應(yīng)用于低壓小功率dc-dc電源變換器中使用。其中，DCM模式下的遲滯開(kāi)關(guān)電源變換器更是針對(duì)于小電流輸出情況下的首選結(jié)構(gòu)。然而，在電源變換器的高、低側(cè)功率管的柵極控制信號(hào)天生存在死區(qū)時(shí)間不匹配的問(wèn)題，這造成了功率的損失，阻礙了效率的提升。

圖1所示為傳統(tǒng)的同步整流結(jié)構(gòu)開(kāi)關(guān)電源變換器，包括控制電路和功率級(jí)電路兩部分?？刂齐娐酚蒁CM遲滯控制電路、死區(qū)時(shí)間電路以及功率管驅(qū)動(dòng)電路組成，功率級(jí)電路由高、低側(cè)功率管M1、M2、電感L、負(fù)載電容Cout組成。高側(cè)PMOS功率管M1源端連接輸入電源電壓，低側(cè)NMOS功率管M2源端接地，兩功率管的漏極相連并與電感L的一端連接，連接點(diǎn)記為L(zhǎng)x。電感L的另一端與輸出濾波電容C_out相連，電容C_out另一端接地。電感L與電容C_out組成輸出濾波網(wǎng)絡(luò)，兩者的連接點(diǎn)接輸出負(fù)載R_load，高、低側(cè)功率管的柵極分別接?xùn)哦丝刂菩盘?hào)PG0、NG0。

當(dāng)系統(tǒng)工作于DCM模式下時(shí)，其工作狀態(tài)如圖2所示，其中I_L為電感電流，I_out為輸出電流，V_ref為輸出參考電壓，V_out為系統(tǒng)輸出電壓。從t1時(shí)刻開(kāi)始控制電路中的DCM遲滯電路檢測(cè)到V_out小于V_ref，即認(rèn)為一個(gè)周期的開(kāi)始，并傳輸控制信號(hào)給后一級(jí)電路。在t1～t2階段V_out小于V_ref，此時(shí)M1打開(kāi)、M2關(guān)閉，電感電流從零開(kāi)始上升，當(dāng)充電至V_out大于V_ref時(shí)，繼續(xù)保持狀態(tài)t3時(shí)間。之后t4～t5階段，M2打開(kāi)，M1關(guān)閉，電感電流逐步減小到0，此時(shí)V_out仍大于V_ref。在t6階段同時(shí)關(guān)閉M1，M2，直至V_out小于V_ref。至此完成一個(gè)周期，DCM遲滯電路再次傳輸周期性控制信號(hào)。

在整個(gè)DCM工作周期中，在功率管開(kāi)關(guān)切換過(guò)程中，特別是M1關(guān)閉、M2導(dǎo)通的過(guò)程中，可能出現(xiàn)M1、M2短暫同時(shí)導(dǎo)通的情況，電源和地之間形成通路從而導(dǎo)致較大的能量損耗。所以在M1、M2的開(kāi)關(guān)過(guò)程之間需要加入一定的死區(qū)時(shí)間。死區(qū)時(shí)間的長(zhǎng)短會(huì)一定程度上影響整個(gè)系統(tǒng)的效率。如圖3所示，其中圖3-a展示了當(dāng)死區(qū)時(shí)間過(guò)大時(shí)，即當(dāng)M1關(guān)閉后，間隔較長(zhǎng)時(shí)間后M2才打開(kāi)，則在節(jié)點(diǎn)Lx位置，其電壓VLx從Vin將至0以后會(huì)繼續(xù)下降，直到功率管M2的寄生二極管打開(kāi)，電感電流從地經(jīng)M2反向抽取至輸出，寄生二極管造成額外功率損耗。圖3-b為死區(qū)時(shí)間過(guò)小的情況，當(dāng)Lx節(jié)點(diǎn)電壓尚未下降到零時(shí)，M2已經(jīng)導(dǎo)通，這種情況下不僅會(huì)造成功率管寄生電容能量的損失，而且有可能使得M1、M2同時(shí)導(dǎo)通，在電源、地之間形成尖峰電流。圖3-c展示的是最佳死去時(shí)間下系統(tǒng)的工作情況，即在M1關(guān)閉，VLx剛好降至M2導(dǎo)通壓降V_dson時(shí)，M2打開(kāi)。由于導(dǎo)通壓降較小，可以等同于VLx下降至0。最佳死去時(shí)間會(huì)隨著功率管尺寸、系統(tǒng)輸入、輸出電壓、負(fù)載電流的變化而變化，不能規(guī)定為一固定值。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明目的是提供一種DCM遲滯變換器制控制死區(qū)時(shí)間的電路及其方法，利用延時(shí)技術(shù)提出最優(yōu)死區(qū)時(shí)間的動(dòng)態(tài)調(diào)整，在系統(tǒng)工作于不同輸入、輸出電壓以及不同負(fù)載電流情況下可以自適應(yīng)的獲得最優(yōu)的死區(qū)時(shí)間，將死區(qū)時(shí)間一直穩(wěn)定于最優(yōu)值，提升系統(tǒng)效能，減少功率管損耗。

為實(shí)現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案：一種DCM開(kāi)關(guān)電源變換器制控制死區(qū)時(shí)間的電路，包括控制電路和功率級(jí)電路兩部分，控制電路包括DCM遲滯控制電路、死區(qū)時(shí)間電路以及功率管驅(qū)動(dòng)電路，DCM遲滯控制電路輸出連接死區(qū)時(shí)間電路，死區(qū)時(shí)間電路產(chǎn)生含有死區(qū)時(shí)間的控制信號(hào)PG和NG經(jīng)功率管驅(qū)動(dòng)電路后輸出控制信號(hào)PG0和NG0給功率級(jí)電路，功率級(jí)電路包括高側(cè)PMOS功率管M1、低側(cè)NMOS功率管M2、電感L、輸出濾波電容C_out和輸出負(fù)載R_load，PMOS功率管M1的源極連接輸入電源電壓Vin，NMOS功率管M2的源極接地，PMOS功率管M1的漏極與NMOS功率管M2的漏極互連并與電感L的一端連接，連接點(diǎn)記為L(zhǎng)x，電感L的另一端連接輸出濾波電容C_out的一端和輸出負(fù)載R_load的一端，輸出濾波電容C_out的另一端及輸出負(fù)載R_load的另一端接地，電感L與電容C_out組成輸出濾波網(wǎng)絡(luò)，PMOS功率管M1的柵極和NMOS功率管M2的柵極分別連接功率管驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)控制信號(hào)PG0和NG0；

其特征在于：控制電路中的死區(qū)時(shí)間電路采用DCM自適應(yīng)死區(qū)時(shí)間控制電路，功率管驅(qū)動(dòng)電路采用兩路反相器鏈構(gòu)成，設(shè)置兩路過(guò)零檢測(cè)電路檢測(cè)Lx點(diǎn)的電壓變化，輸出兩路過(guò)零比較信號(hào)連接至DCM自適應(yīng)死區(qū)時(shí)間控制電路的輸入端，在系統(tǒng)工作于不同輸入、輸出電壓以及不同負(fù)載電流情況下能夠自適應(yīng)的獲得最優(yōu)的死區(qū)時(shí)間，將死區(qū)時(shí)間一直穩(wěn)定于最優(yōu)值，提升系統(tǒng)效能，減少功率管損耗；

DCM自適應(yīng)死區(qū)時(shí)間控制電路包括動(dòng)態(tài)延遲單元、固定延遲單元、RS觸發(fā)器RSFF1以及或門or1、與門and1、與門and2和反相器inv15；動(dòng)態(tài)延遲單元有三個(gè)輸入端口，一個(gè)端口連接前級(jí)DCM遲滯控制電路輸出的系統(tǒng)開(kāi)關(guān)控制信號(hào)in，另外兩個(gè)端口分別連接過(guò)零檢測(cè)電路輸出的一路過(guò)零比較信號(hào)zd2和RS觸發(fā)器RSFF1的反相端Q_-端輸出的時(shí)序信號(hào)fw，動(dòng)態(tài)延遲單元的輸出連接反相器inv15的輸入端和與門and2的一個(gè)輸入端，反相器inv15的輸出連接RS觸發(fā)器RSFF1的S端，RS觸發(fā)器RSFF1的Q端輸出連接與門and2的另一個(gè)輸入端，與門and2輸出一路自適應(yīng)添加最優(yōu)死區(qū)時(shí)間的控制信號(hào)NG并連接到或門or1的一個(gè)輸入端，或門or1的另一個(gè)輸入端連接前級(jí)DCM遲滯控制電路輸出的系統(tǒng)開(kāi)關(guān)控制信號(hào)in，或門or1輸出另一路自適應(yīng)添加最優(yōu)死區(qū)時(shí)間的控制信號(hào)PG，固定延遲單元包括偶數(shù)個(gè)反相器串聯(lián)構(gòu)成，其中第一個(gè)反相器的輸入端連接與門and2輸出的一路自適應(yīng)添加最優(yōu)死區(qū)時(shí)間的控制信號(hào)NG，最后一個(gè)反相器的輸出連接與門and1的一個(gè)輸入端，與門and1的另一個(gè)輸入端連接過(guò)零檢測(cè)電路輸出的另一路過(guò)零比較信號(hào)zd1，與門and1的輸出連接RS觸發(fā)器RSFF1的R端；

動(dòng)態(tài)延遲單元包括一個(gè)上升沿觸發(fā)的D觸發(fā)器DFF1，一個(gè)2-1譯碼器MUX1，一個(gè)6位加減計(jì)數(shù)器、一個(gè)6位二進(jìn)制延時(shí)線以及包括與門and3、與門and4、與門and5、與門and6與門and7，或門or2、或門or3、或門or4，或非門nor1、或非門nor2和反相器inv16構(gòu)成的計(jì)數(shù)限制電路；與門and3的兩個(gè)輸入端分別連接6位加減計(jì)數(shù)器輸出的6位二進(jìn)制數(shù)Q0-Q5中的Q1和Q2，與門and4的兩個(gè)輸入端分別連接6位加減計(jì)數(shù)器輸出的6位二進(jìn)制數(shù)Q0-Q5中的Q3和Q4，與門and3的輸出連接與門and5的一個(gè)輸入端，與門and5的另一個(gè)輸入端連接與門and4的輸出端，與門and5的輸出端連接與門and6的一個(gè)輸入端，與門and6的另一個(gè)輸入端連接6位加減計(jì)數(shù)器輸出的6位二進(jìn)制數(shù)Q0-Q5中的Q5，與門and6的輸出端連接或非門nor2的一個(gè)輸入端，或非門nor2的另一個(gè)輸入端連接或非門nor1的輸出端和與門and7的一個(gè)輸入端，或非門nor1的兩個(gè)輸入端分別連接或門or4的輸出端和6位加減計(jì)數(shù)器輸出的6位二進(jìn)制數(shù)Q0-Q5中的Q5，或門or4的兩個(gè)輸入端分別連接或門or2的輸出端和或門or3的輸出端，或門or2的兩個(gè)輸入端分別連接6位加減計(jì)數(shù)器輸出的6位二進(jìn)制數(shù)Q0-Q5中的Q1和Q2，或門or3的兩個(gè)輸入端分別連接6位加減計(jì)數(shù)器輸出的6位二進(jìn)制數(shù)Q0-Q5中的Q3和Q4，或非門nor2的輸出端連接反相器inv16的輸入端和2-1譯碼器MUX1的控制端，反相器inv16的輸出端連接與門and7的另一個(gè)輸入端，與門and7的輸出端連接2-1譯碼器MUX1的一個(gè)輸入端，2-1譯碼器MUX1的另一個(gè)輸入端連接D觸發(fā)器DFF1的輸出Q端，D觸發(fā)器DFF1的D輸入端連接過(guò)零檢測(cè)電路輸出的過(guò)零比較信號(hào)zd2，D觸發(fā)器DFF1的時(shí)鐘端連接RS觸發(fā)器RSFF1的反相端Q_-端輸出的時(shí)序信號(hào)fw，2-1譯碼器MUX1的輸出端連接6位加減計(jì)數(shù)器的控制輸入端，6位加減計(jì)數(shù)器的時(shí)鐘端與6位二進(jìn)制延時(shí)線的一個(gè)輸入端互連并連接前級(jí)DCM遲滯控制電路輸出的系統(tǒng)開(kāi)關(guān)控制信號(hào)in，6位加減計(jì)數(shù)器輸出6位二進(jìn)制數(shù)Q0-Q5至6位二進(jìn)制延時(shí)線的另一個(gè)輸入端，6位二進(jìn)制延時(shí)線的輸出即為動(dòng)態(tài)延遲單元的輸出；

6位二進(jìn)制延時(shí)線包括反相器inv17～inv22，NMOS管MN2～MN14，PMOS管MP2和MP3以及時(shí)間調(diào)整電容C1；6位加減計(jì)數(shù)器輸出6位二進(jìn)制數(shù)Q0-Q5中的Q0連接反相器inv17的輸入端，NMOS管MN3的源極與NMOS管MN2的源極互連并接地，NMOS管MN3的漏極和NMOS管MN2的漏極分別連接NMOS管MN5的源極和NMOS管MN4的源極且NMOS管MN3的漏極與NMOS管MN2的漏極互連；NMOS管MN5的漏極和NMOS管MN4的漏極分別連接NMOS管MN7的源極和NMOS管MN6的源極且NMOS管MN5的漏極與NMOS管MN4的漏極互連；NMOS管MN7的漏極和NMOS管MN6的漏極分別連接NMOS管MN9的源極和NMOS管MN8的源極且NMOS管MN7的漏極與NMOS管MN6的漏極互連；NMOS管MN9的漏極和NMOS管MN8的漏極分別連接NMOS管MN11的源極和NMOS管MN10的源極且NMOS管MN9的漏極與NMOS管MN8的漏極互連；NMOS管MN11的漏極和NMOS管MN10的漏極分別連接NMOS管MN13的源極和NMOS管MN12的源極且NMOS管MN11的漏極與NMOS管MN10的漏極互連；NMOS管MN3、MN5、MN7、MN9、MN11及MN13的柵極分別連接反相器inv17、inv18、inv19、inv20、inv21及inv22的輸出端，反相器inv17、inv18、inv19、inv20、inv21及inv22的輸入端分別連接6位加減計(jì)數(shù)器輸出6位二進(jìn)制數(shù)Q0-Q5中的Q0、Q1、Q2、Q3、Q4及Q5；NMOS管MN13的漏極與NMOS管MN12的漏極互連并與PMOS管MP2的漏極、時(shí)間調(diào)整電容C1的一端以及PMOS管MP3的柵極和NMOS管MN14的柵極連接在一起，時(shí)間調(diào)整電容C1的另一端和NMOS管MN14的源極均接地，PMOS管MP3的源極連接PMOS管MP2的源極并連接電源電壓Vin，PMOS管MP2的柵極與NMOS管MN2的柵極、NMOS管MN4的柵極、NMOS管MN6的柵極、NMOS管MN8的柵極、NMOS管MN10的柵極以及NMOS管MN12的柵極連接在一起并連接前級(jí)DCM遲滯控制電路輸出的系統(tǒng)開(kāi)關(guān)控制信號(hào)in，PMOS管MP3的漏極連接NMOS管MN4的漏極并作為6位二進(jìn)制延時(shí)線的輸出端；

功率管驅(qū)動(dòng)電路包括兩路反相器鏈，一路反相器鏈包括依次連接的反相器ivn1～ivn6,反相器ivn1的輸入連接DCM自適應(yīng)死區(qū)時(shí)間控制電路輸出的自適應(yīng)添加最優(yōu)死區(qū)時(shí)間的控制信號(hào)PG，反相器ivn6輸出增強(qiáng)的驅(qū)動(dòng)控制信號(hào)PG0連接至PMOS功率管M1的柵極；另一路反相器鏈包括依次連接的反相器ivn7～ivn12,反相器ivn7的輸入連接DCM自適應(yīng)死區(qū)時(shí)間控制電路輸出的自適應(yīng)添加最優(yōu)死區(qū)時(shí)間的控制信號(hào)NG，反相器ivn6輸出增強(qiáng)的驅(qū)動(dòng)控制信號(hào)NG0連接至NMOS功率管M2的的柵極；兩路反相器鏈中，每一路中的各個(gè)反相器寬長(zhǎng)比依次以自然低對(duì)數(shù)e為倍數(shù)逐級(jí)增大，以獲得最大的驅(qū)動(dòng)能力；

過(guò)零檢測(cè)電路包括兩個(gè)過(guò)零檢測(cè)模塊，一個(gè)過(guò)零檢測(cè)模塊用于檢測(cè)Lx點(diǎn)電壓由負(fù)變?yōu)檎档乃查g，包括比較器COMP1及反相器ivn13，比較器COMP1的負(fù)極輸入端連接Lx點(diǎn)，正級(jí)輸入端接地，比較器COMP1的輸出經(jīng)反相器ivn13輸出過(guò)零比較信號(hào)zd1；另一個(gè)過(guò)零檢測(cè)模塊用于檢測(cè)在開(kāi)關(guān)電源變換器正常工作時(shí)，PMOS功率管M1關(guān)閉后，NMOS功率管M2打開(kāi)的瞬間Lx點(diǎn)的電壓情況，包括比較器COMP2、反相器ivn14、采樣電容C_sample以及由NMOS管MN1和PMOS管MP1組成的傳輸門，NMOS管MN1的源極與PMOS管MP1的源極互連并連接Lx點(diǎn)，NMOS管MN1的漏極與PMOS管MP1的漏極互連并連接采樣電容C_sample的一端和比較器COMP2的負(fù)極輸入端，NMOS管MN1的柵極和PMOS管MP1的柵極分別連接功率管驅(qū)動(dòng)電路反相器鏈中反相器ivn11的輸出NG1和反相器ivn10的輸出NG2，比較器COMP2的正極輸入端連接采樣電容C_sample的另一端并接地，比較器COMP2的輸出經(jīng)反相器ivn14輸出過(guò)零比較信號(hào)zd2。

根據(jù)上述電路的自適應(yīng)死區(qū)時(shí)間控制方法，其特征在于：DCM自適應(yīng)死區(qū)時(shí)間控制電路用于將輸入端的系統(tǒng)開(kāi)關(guān)控制信號(hào)in轉(zhuǎn)化為兩路符合DCM工作模式的、自適應(yīng)添加最優(yōu)死區(qū)時(shí)間的控制信號(hào)PG和NG，其中，利用RS觸發(fā)器RSFF1與過(guò)零檢測(cè)電路的輸出信號(hào)zd1的配合，能夠?qū)崿F(xiàn)符合DCM模式控制要求的兩路功率管驅(qū)動(dòng)信號(hào)，而利用動(dòng)態(tài)延遲單元與過(guò)零檢測(cè)電路的輸出zd2配合，能夠自適應(yīng)的為PG、NG兩路功率管驅(qū)動(dòng)信號(hào)自適應(yīng)的添加死區(qū)時(shí)間，動(dòng)態(tài)延遲單元中，使用6位二進(jìn)制延時(shí)線和6位加減計(jì)數(shù)器進(jìn)行配合，在開(kāi)關(guān)電源變換器工作過(guò)程中，PMOS管M1關(guān)閉后，Lx點(diǎn)電壓不斷下降，若NMOS管M2打開(kāi)時(shí)Lx點(diǎn)電壓大于0，代表著死區(qū)時(shí)間過(guò)小，則增加6位加減計(jì)數(shù)器計(jì)數(shù)，即增大死區(qū)時(shí)間；若NMOS管M2打開(kāi)時(shí)，Lx點(diǎn)電壓小于0，代表著死區(qū)時(shí)間過(guò)大，則減少6位加減計(jì)數(shù)器計(jì)數(shù)，即減小死區(qū)時(shí)間,通過(guò)這樣的采樣比較方法，獲得在DCM工作模式下時(shí)，功率PMOS管關(guān)閉與功率NMOS管開(kāi)啟間死區(qū)時(shí)間的信息，將死區(qū)時(shí)間的信息反饋回自適應(yīng)時(shí)間控制單元，從而適當(dāng)?shù)恼{(diào)整6位加減計(jì)數(shù)器的二進(jìn)制輸出，以使得死區(qū)時(shí)間獲得自適應(yīng)的調(diào)整，最終穩(wěn)定在一個(gè)最佳的死區(qū)時(shí)間，功率管柵極控制信號(hào)通過(guò)反相器鏈構(gòu)成的功率管驅(qū)動(dòng)級(jí)進(jìn)行增強(qiáng)驅(qū)動(dòng)能力，最終用以控制功率管的開(kāi)關(guān)，實(shí)現(xiàn)自適應(yīng)的控制死區(qū)時(shí)間取在最優(yōu)的位置而不受輸入、輸出電壓以及負(fù)載電流變化的影響，將死區(qū)時(shí)間一直穩(wěn)定于最優(yōu)值。

本發(fā)明具有以下優(yōu)點(diǎn)和顯著效果：

1、讀取每一周期中，開(kāi)關(guān)電源變換器DCM工作時(shí)的死區(qū)時(shí)間，并根據(jù)實(shí)際情況對(duì)死區(qū)時(shí)間進(jìn)行自適應(yīng)的調(diào)整，從而獲得最優(yōu)的死區(qū)時(shí)間，減少系統(tǒng)損耗，提升效率。

2、DCM死區(qū)時(shí)間自適應(yīng)控制電路只對(duì)in信號(hào)的上升沿添加死區(qū)時(shí)間，而對(duì)于下降沿的時(shí)序不做影響。這有利于控制電路對(duì)于功率管輸出時(shí)序的控制。

3、本發(fā)明所使用的控制電路在完成自適應(yīng)添加死區(qū)時(shí)間的同時(shí)，也借助于過(guò)零比較器實(shí)現(xiàn)了電路DCM工作模式的控制。從而降低了電路復(fù)雜性，不需要額外電路用以控制DCM時(shí)序。

附圖說(shuō)明

圖1為傳統(tǒng)的同步整流結(jié)構(gòu)開(kāi)關(guān)電源變換器電路結(jié)構(gòu)圖；

圖2為開(kāi)關(guān)電源變換器DCM模式下電路工作示意圖；

圖3為死區(qū)時(shí)間大小不同對(duì)系統(tǒng)影響示意圖；

圖4為本發(fā)明的總體原理框圖；

圖5為本發(fā)明功率管驅(qū)動(dòng)級(jí)電路圖；

圖6為本發(fā)明過(guò)零檢測(cè)電路示意圖；

圖7為本發(fā)明DCM自適應(yīng)死區(qū)時(shí)間控制電路示意圖；

圖8為正常工作下DCM自適應(yīng)死區(qū)時(shí)間控制電路各節(jié)點(diǎn)電位變化圖；

圖9為本發(fā)明動(dòng)態(tài)延遲單元電路示意圖；

圖10為本發(fā)明二進(jìn)制延時(shí)線電路圖。

具體實(shí)施方式

故本發(fā)明利用延時(shí)間技術(shù)提出最優(yōu)死區(qū)時(shí)間動(dòng)態(tài)調(diào)整電路，將死區(qū)時(shí)間一直穩(wěn)定于最優(yōu)值，從而提高系統(tǒng)效率。

如圖4所示，本發(fā)明包括DCM自適應(yīng)死區(qū)時(shí)間控制電路、功率管驅(qū)動(dòng)電路、功率級(jí)電路(相應(yīng)技術(shù))和兩路過(guò)零檢測(cè)電路。圖中Vin為電源電壓，高側(cè)PMOS功率管M1源端連接輸入電源電壓，低側(cè)NMOS功率管M2源端接地，兩功率管的漏極相連并與電感L的一端連接，連接點(diǎn)記為L(zhǎng)x。電感L的另一端與輸出濾波電容Cout相連，電容另一端接地。電感L與電容Cout組成輸出濾波網(wǎng)絡(luò)，兩者的連接點(diǎn)接輸出負(fù)載Rload，節(jié)點(diǎn)名稱為Vout。Pmos功率管M1、Nmos功率管M2、電感L、輸出電容C_load以及輸出負(fù)載R_load組成了功率級(jí)電路。DCM遲滯控制電路產(chǎn)生的控制信號(hào)從端口in輸入DCM自適應(yīng)死區(qū)時(shí)間控制電路，從而產(chǎn)生含有死區(qū)時(shí)間自適應(yīng)調(diào)整的功率管控制信號(hào)PG、NG。這兩個(gè)人信號(hào)被輸入至功率管驅(qū)動(dòng)電路后，功率管驅(qū)動(dòng)電路輸出驅(qū)動(dòng)能力更強(qiáng)的驅(qū)動(dòng)信號(hào)PG0、NG0。高、低側(cè)功率管M1、M2的柵極分別接?xùn)哦丝刂菩盘?hào)PG0、NG0。過(guò)零檢測(cè)電路采樣Lx點(diǎn)電壓，并輸出zd1、zd2兩路過(guò)零比較信號(hào)回送至DCM自適應(yīng)死區(qū)時(shí)間控制電路。

圖5為功率管驅(qū)動(dòng)級(jí)電路圖，包括兩條反相器鏈inv1-inv6及inv7-inv12。兩條反相器鏈中各反相器寬長(zhǎng)比尺寸以自然對(duì)數(shù)e為倍數(shù)逐次增加?？刂菩盘?hào)PG、NG分別通過(guò)兩條反相器鏈增大驅(qū)動(dòng)能力，獲得輸出信號(hào)PG0、NG0以驅(qū)動(dòng)功率管M1、M2。inv10與inv11的輸出分別為NG2、NG1，作為過(guò)零比較器中控制采樣電容前傳輸門的采樣信號(hào)使用。

圖6為過(guò)零檢測(cè)電路示意圖，過(guò)零檢測(cè)電路由兩個(gè)過(guò)零檢測(cè)模塊組成，其輸出分別對(duì)應(yīng)zd1和zd2。過(guò)零檢測(cè)模塊一對(duì)應(yīng)輸出zd1為單純的過(guò)零比較電路，比較器COMP1負(fù)極輸入端為L(zhǎng)x，正級(jí)輸入端接地。當(dāng)功率Pmos管M1關(guān)閉，功率Nmos管M2打開(kāi)后，Lx點(diǎn)電壓隨著電感電流IL的不斷減小，從負(fù)值不斷接近于零，過(guò)零檢測(cè)模塊一即用來(lái)檢測(cè)Lx點(diǎn)電壓由負(fù)變?yōu)檎档臅r(shí)刻。過(guò)零檢測(cè)模塊二對(duì)應(yīng)輸出zd2。由過(guò)零比較器COMP2、MN1、MP1組成的傳輸門以及采樣電容C_sample組成。過(guò)零比較器COMP2的正級(jí)輸入端接地，負(fù)極輸入端經(jīng)過(guò)傳輸門后連接Lx點(diǎn)，同時(shí)在負(fù)極輸入端連接另一端接地的采樣電容C_sample。傳輸門的柵極由功率Nmos管的開(kāi)關(guān)信號(hào)進(jìn)行控制。過(guò)零檢測(cè)模塊二用于檢測(cè)在開(kāi)關(guān)電源變換器正常工作時(shí)，M1關(guān)閉后，M2打開(kāi)的瞬間Lx點(diǎn)的電壓情況。

圖7為DCM自適應(yīng)死區(qū)時(shí)間控制電路示意圖，DCM自適應(yīng)死區(qū)時(shí)間控制電路用于將輸入端的DCM遲滯電路產(chǎn)生的周期性系統(tǒng)開(kāi)關(guān)控制信號(hào)in轉(zhuǎn)化為兩路符合DCM工作模式的、自適應(yīng)添加最優(yōu)死區(qū)時(shí)間的控制信號(hào)PG、NG輸出。其中，利用RS觸發(fā)器與過(guò)零檢測(cè)電路的輸出zd1信號(hào)和輸出NG信號(hào)通過(guò)短暫的固定延遲電路后的配合可以實(shí)現(xiàn)符合DCM模式控制要求的兩路功率管驅(qū)動(dòng)信號(hào)，而利用動(dòng)態(tài)延遲單元與過(guò)零檢測(cè)電路的輸出zd2配合可以自適應(yīng)的為PG、NG兩路功率管驅(qū)動(dòng)信號(hào)自適應(yīng)的添加死區(qū)時(shí)間。fw信號(hào)為RS觸發(fā)器反相端輸出信號(hào)，回接至動(dòng)態(tài)延遲單元中用于時(shí)序控制。

圖8為正常工作下DCM自適應(yīng)死區(qū)時(shí)間控制電路各節(jié)點(diǎn)電位變化圖。其中動(dòng)態(tài)延遲單元只延遲上升沿，而對(duì)下降沿不做改變。起始狀態(tài)為輸入控制信號(hào)in為0，信號(hào)PG、NG為0，功率PMOS管M1打開(kāi)、功率NMOS管M2關(guān)閉。當(dāng)in從0變?yōu)?時(shí)，PG信號(hào)立即變?yōu)?，M1關(guān)閉。同時(shí)信號(hào)in經(jīng)過(guò)動(dòng)態(tài)延遲單元后延遲一段死區(qū)時(shí)間后，使得VA從0變?yōu)?、S從1變?yōu)?。由于Q一直保持高電平，NG信號(hào)也隨之翻轉(zhuǎn)，M2打開(kāi)。此時(shí)電路進(jìn)入續(xù)流階段，電感電流從地經(jīng)過(guò)M2后流入電感，Lx點(diǎn)電壓為負(fù)，zd1變?yōu)?。隨著電感電流逐漸減小，Lx點(diǎn)電壓從負(fù)值逐漸上升至零。當(dāng)Lx點(diǎn)電壓由負(fù)變正時(shí)，zd1由0變?yōu)?。使得R信號(hào)產(chǎn)生上升沿，Q由1變?yōu)?，NG翻轉(zhuǎn)為0，M2關(guān)閉。當(dāng)下一周期的控制信號(hào)另in翻轉(zhuǎn)為0時(shí)，M1打開(kāi)而VA、Q信號(hào)翻轉(zhuǎn)。

圖9為動(dòng)態(tài)延遲單元結(jié)構(gòu)示意圖，其包括一個(gè)上升沿觸發(fā)的D觸發(fā)器DFF1，一個(gè)2-1譯碼器2-1MUX1，一個(gè)6位加減計(jì)數(shù)器、6位二進(jìn)制延時(shí)線以及計(jì)數(shù)限制電路(與門and3-and7、或門or2-or4、nor1、或非門nor2、反相器inv16)。6位加減計(jì)數(shù)器輸入為上升、下降信號(hào)up/down_和時(shí)鐘信號(hào)CLK，輸出為6位二進(jìn)制數(shù)Q0-Q5。當(dāng)up/down_為1時(shí)，每個(gè)時(shí)鐘信號(hào)下降沿6位二進(jìn)制數(shù)加一，當(dāng)up/down_為0時(shí)，每個(gè)時(shí)鐘信號(hào)下降沿6位二進(jìn)制數(shù)減一。6位加減計(jì)數(shù)器輸出的二進(jìn)制數(shù)輸入到6位二進(jìn)制延時(shí)線與計(jì)數(shù)限制電路中。DCM遲滯控制信號(hào)從in端輸入6位二進(jìn)制延時(shí)線，out端輸出，延時(shí)時(shí)間受接收到的二進(jìn)制數(shù)控制。計(jì)數(shù)限制電路用于檢測(cè)加減計(jì)數(shù)器的計(jì)數(shù)大小，結(jié)合2-1MUX1使得當(dāng)加減計(jì)數(shù)器計(jì)數(shù)過(guò)程中輸出不會(huì)小于000000或大于111111。當(dāng)電路正常工作時(shí)，2-1MUX1的控制端信號(hào)S為1，則X1信號(hào)有效。D觸發(fā)器DFF1在每次時(shí)鐘信號(hào)fw上升沿時(shí)，讀取過(guò)零比較器zd2的輸出信號(hào)，即表示當(dāng)M1關(guān)閉、M2經(jīng)過(guò)死區(qū)時(shí)間后打開(kāi)時(shí)，Lx點(diǎn)的電壓值。M1關(guān)閉后，Lx點(diǎn)電壓不斷下降，若M2打開(kāi)時(shí)Lx點(diǎn)電壓大于0，zd2為1，則表示死區(qū)時(shí)間過(guò)小，在P端下降沿時(shí)，6位加減計(jì)數(shù)器計(jì)數(shù)加1，死區(qū)時(shí)間增加。若M2打開(kāi)時(shí)，Lx點(diǎn)電壓小于0，zd2為0，則表示死區(qū)時(shí)間過(guò)大，在P端下降沿時(shí)，6位加減計(jì)數(shù)器計(jì)數(shù)減1，死區(qū)時(shí)間減小。通過(guò)這樣的方法，即可實(shí)現(xiàn)自適應(yīng)的控制死區(qū)時(shí)間取在最優(yōu)的位置而不受輸入、輸出電壓以及負(fù)載電流變化的影響。

圖10為二進(jìn)制延時(shí)線電路圖。6位二進(jìn)制延時(shí)線電路由反相器inv17-inv22、MN2-MN14、MP2-MP3以及時(shí)間調(diào)整電容C1組成。6位加減計(jì)數(shù)器輸出Q0-Q5輸入至6位二進(jìn)制延時(shí)線后，經(jīng)過(guò)反相器整形，連接MN3、MN5、MN7、MN9、MN11、MN13的柵極，控制后方導(dǎo)通電阻以R為基數(shù)成倍增加的MN2、MN4、MN6、MN8、MN10、MN12的開(kāi)關(guān)，從而調(diào)整電容C1泄放電流時(shí)的泄放速度，最終得以調(diào)整IN信號(hào)上升沿輸入后，out端輸出的延時(shí)時(shí)間。最終得以自適應(yīng)的控制電路的死區(qū)時(shí)間。

本發(fā)明通過(guò)采樣比較的方法，獲得在DCM工作模式下時(shí)，功率PMOS管關(guān)閉與功率NMOS管開(kāi)啟間死區(qū)時(shí)間的信息，將死區(qū)時(shí)間的信息反饋回自適應(yīng)時(shí)間控制單元，從而適當(dāng)?shù)恼{(diào)整加減計(jì)數(shù)器的二進(jìn)制輸出，最終得以使得死區(qū)時(shí)間獲得自適應(yīng)的調(diào)整，最終穩(wěn)定在一個(gè)最佳的死區(qū)時(shí)間。最終的功率管柵極控制信號(hào)通過(guò)反相器鏈構(gòu)成的功率管驅(qū)動(dòng)級(jí)進(jìn)行增強(qiáng)驅(qū)動(dòng)能力，最終用以控制功率管的開(kāi)關(guān)。