本發(fā)明涉及集成電路技術(shù)領(lǐng)域,具體地說,涉及一種反接保護電路、H橋輸出驅(qū)動芯片及該驅(qū)動芯片的應(yīng)用。
背景技術(shù):
在風(fēng)扇驅(qū)動,電機驅(qū)動等應(yīng)用場合,經(jīng)常會采用H橋結(jié)構(gòu)作為輸出驅(qū)動電路。傳統(tǒng)的H橋結(jié)構(gòu)一般采用上面兩個是PMOS管,下面兩個是NMOS管,如圖1所示,T1和T3是PMOS管,T2和T4為NMOS管。該種結(jié)構(gòu)中,由于空穴的遷移率比電子遷移率要低,因此需要將T1和T3的面積提升至T2和T4面積的2~3倍左右,而這就大大增加了驅(qū)動芯片本身的面積。尤其在對于大功率驅(qū)動芯片而言,驅(qū)動芯片的面積主要是由輸出管決定,因此只要降低輸出管的面積就能夠使得驅(qū)動芯片的面積大大降低,從而使得驅(qū)動芯片的制作成本能夠更低進而具有較高的競爭力。
另一方面,由于集成電路芯片在使用過程中,時常會發(fā)生電源和地接反的情況。尤其是采用了H橋的輸出結(jié)構(gòu)中,在出現(xiàn)電源反接時,會在輸出結(jié)構(gòu)中流過很大的電流,從而可能導(dǎo)致芯片的燒毀。基于此,是有必要在芯片內(nèi)部設(shè)計一個反接保護電路的。現(xiàn)有H橋反接保護電路一般采用以下兩種方式加以實現(xiàn):1、在芯片公共接地端和集成電路的接地端之間加入一個有源反接保護電路,該有源反接保護電路通常主要由一NMOS管和相應(yīng)的柵壓產(chǎn)生電路構(gòu)成;2、在芯片公共電源端和集成電路的電源端之間加入一個有源反接保護電路,該有源反接保護電路通常主要由一PMOS管和相應(yīng)的柵壓產(chǎn)生電路構(gòu)成。但是,在采用上述第“1”種反接保護形式時,會在芯片內(nèi)部電路的公共接地端產(chǎn)生較多的噪聲,這就會導(dǎo)致芯片性能的下降;而采用上述第“2”種反接保護形式時,由于空穴的遷移率比較低,一般需要采用面積非常大的一個PMOS管來實現(xiàn)反接保護功能,而這就又會導(dǎo)致整個芯片面積的增加,進而增加了制作成本。
技術(shù)實現(xiàn)要素:
本發(fā)明提供了一種反接保護電路,其能夠克服現(xiàn)有技術(shù)的某種或某些缺陷。
根據(jù)本發(fā)明的反接保護電路,該反接保護電路設(shè)于芯片供電端與公共電源端之間,芯片供電端通過一輸出NMOS管向公共電源端提供電壓,芯片供電端還通過一齊納二極管或一阻值足夠大的電阻接入輸出NMOS管的柵極;輸出NMOS管的柵極還通過一控制PMOS管接入一升壓輸出端,升壓輸出端所提供的電壓大于芯片供電端所提供的電壓,控制PMOS管的柵極接入公共電源端。
本發(fā)明的反接保護電路中,在采用齊納二極管將芯片供電端接入輸出NMOS管的柵極且當(dāng)其處與正常工作狀態(tài)(未被反接)時,齊納二極管正向?qū)◤亩刂戚敵鯪MOS管開啟,此時輸出NMOS管的柵電壓為芯片供電端處的電壓減去齊納二極管的壓降、公共電源端處的電壓為芯片供電端處的電壓減去齊納二極管的壓降再減去輸出NMOS管的開啟電壓;于此同時,又由于升壓輸出端所提供的電壓大于芯片供電端所提供的電壓,故控制PMOS管導(dǎo)通從而將升壓輸出端接入輸出NMOS管的柵極,且齊納二極管會處于關(guān)斷狀態(tài),這就使得公共電源端處的電壓能夠基本等于芯片供電端處的電壓;通過該種設(shè)計,使得本發(fā)明的反接電路不會造成公共電源端處的電壓降低。
本發(fā)明的反接保護電路中,在采用阻值足夠大的電阻將芯片供電端接入輸出NMOS管的柵極且當(dāng)其處與正常工作狀態(tài)(未被反接)時,雖然升壓輸出端處的電流會經(jīng)該阻值足夠大的電阻流入芯片供電端,從而從而導(dǎo)致升壓輸出端處的電壓降低,但是該阻值足夠大的電阻由于其阻值夠大因此該電流可以忽略,對升壓電路的輸出電壓影響也可以忽略,而且相比于采用齊納二極管能夠大幅降低本發(fā)明的反接保護電路的制造成本。
本發(fā)明的反接保護電路中,在其處于反接狀態(tài)時,公共電源端和升壓輸出端處的電壓均為所接入的電源電壓,因此控制PMOS管是處于關(guān)斷狀態(tài),同時芯片供電端處為接地,因此輸出NMOS管也不會導(dǎo)通,這就使得處于反接狀態(tài)時電源與地之間不存在低電阻通道,從而較佳地防止了大電流的產(chǎn)生。
另一方面,由于本發(fā)明的反接電路是設(shè)于芯片供電端與公共電源端之間的且輸出NMOS管采用的NMOS管,因此其在正常工作時是處于深度線性區(qū)的從而能夠較佳地避免噪聲的引入,而且相較于采用PMOS管也能夠大大地降低設(shè)計芯片時的成本和芯片的面積。
作為優(yōu)選,升壓輸出端所提供的電壓由一電荷泵升壓電路對公共電源端所提供的電壓進行升壓后得到。
本發(fā)明還提供了一種H橋輸出驅(qū)動芯片,其能夠克服現(xiàn)有技術(shù)的某種或某些缺陷。
根據(jù)本發(fā)明的H橋輸出驅(qū)動芯片,其包括信號產(chǎn)生放大電路、預(yù)驅(qū)動電路和H橋電路,信號產(chǎn)生放大電路用于產(chǎn)生控制信號并對其進行放大,預(yù)驅(qū)動電路用于根據(jù)信號產(chǎn)生放大電路處的信號對H橋電路的通斷進行控制;H橋電路包括組成4個橋臂的第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管,第一NMOS管和第三NMOS管接入公共電源端,第二NMOS管和第四NMOS管接入公共接地端;第一NMOS管與第二NMOS管間形成第一輸出端,第三NMOS管和第四NMOS管間形成第二輸出端;公共電源端處接入一電荷泵升壓電路,電荷泵升壓電路的升壓輸出端用于通過預(yù)驅(qū)動電路向第一NMOS管和第三NMOS管提供開啟電壓;公共電源端與芯片供電端間接入以上所述的任一反接保護電路。
本發(fā)明的一種H橋輸出驅(qū)動芯片中,由于H橋電路的4個橋臂均由NMOS管構(gòu)成,因此可以使得H橋電路的面積大大降低,從而能夠較佳地減小芯片的整體面積和制造成本。
另一方面,電荷泵的設(shè)置能夠為第一NMOS管和第三NMOS管提供開啟電壓,而直接將電荷泵的升壓輸出端接入反接保護電路,能夠使得一路反接保護電路不需要額外的升壓電路,從而相輔相成,較佳地實現(xiàn)了反接保護功能的同是也更進一步地降低了芯片的整體面積和制作成本。
作為優(yōu)選,信號產(chǎn)生放大電路包括霍爾傳感器、斬波放大器和比較器,霍爾傳感器用于產(chǎn)生控制信號,斬波放大器用于對霍爾傳感器處產(chǎn)生的控制信號進行放大并消除失調(diào)電壓,比較器用于將經(jīng)斬波放大器處理后的控制信號與一基準信號進行比較并向預(yù)驅(qū)動電路輸出一數(shù)字信號。
本發(fā)明還提供了一種上述H橋輸出驅(qū)動芯片的應(yīng)用,其將上述任一的H橋輸出驅(qū)動芯片用作單線圈風(fēng)扇驅(qū)動芯片中。
附圖說明
圖1為采用兩個PMOS管和兩個NMOS管所搭建的H橋電路的示意圖;
圖2為實施例1中的反接保護電路的示意圖;
圖3為實施例2中的反接保護電路的示意圖;
圖4為實施例3中的H橋輸出驅(qū)動芯片的內(nèi)部電路示意圖;
圖5為實施例3中的預(yù)驅(qū)動電路和H橋電路的示意圖;
圖6為實施例3中的預(yù)驅(qū)動電路的輸出波形示意圖;
圖7為實施例4中的H橋輸出驅(qū)動芯片的示意圖。
具體實施方式
為進一步了解本發(fā)明的內(nèi)容,結(jié)合附圖和實施例對本發(fā)明作詳細描述。應(yīng)當(dāng)理解的是,實施例僅僅是對本發(fā)明進行解釋而并非限定。
實施例1
如圖2所示,本實施例提供了一種反接保護電路,該反接保護電路用于設(shè)于芯片供電端VDD與公共電源端Vcom之間,芯片供電端VDD通過一輸出NMOS管Tn1向公共電源端Vcom提供電壓,芯片供電端VDD還通過一齊納二極管D1接入輸出NMOS管Tn1的柵極;輸出NMOS管Tn1的柵極還通過一控制PMOS管Tp1接入一升壓輸出端Vcp,升壓輸出端Vcp所提供的電壓大于芯片供電端VDD所提供的電壓,控制PMOS管Tp1的柵極接入公共電源端Vcom。
本實施例的反接保護電路在處于正常工作狀態(tài)時,芯片供電端VDD接入電源電壓,此時齊納二極管D1正向?qū)?,進而使得輸出NMOS管Tn1開啟且輸出NMOS管Tn1的柵電壓V_Tn1為:V_Tn1=VDD-V_D1,其中VDD為芯片供電端VDD處的電壓值,V_D1為齊納二極管D1正向?qū)〞r的壓降(一般在0.6V左右);輸出NMOS管Tn1開啟后,公共電源端Vcom獲取電壓且該電壓值Vcom=VDD-V_D1-V_th,其中,V_th為輸出NMOS管Tn1的開啟電壓;并且由于升壓輸出端Vcp所提供的電壓大于公共電源端Vcom處的電壓,從而使得控制PMOS管Tp1開啟,從而使得輸出NMOS管Tn1的柵極電壓上升至升壓輸出端Vcp所提供的電壓,且會致使齊納二極管D1的關(guān)斷,這不僅有效地防止因升壓輸出端Vcp處的電荷流入芯片供電端VDD而導(dǎo)致芯片供電端VDD的電壓升高,而且還使得芯片供電端VDD處的電荷能夠幾乎全部地流入公共電源端Vcom,從而使得公共電源端Vcom處的電壓能夠接近于芯片供電端VDD處的電壓。
本實施例的反接保護電路在處于反接狀態(tài)時,升壓輸出端Vcp和公共電源端Vcom處的電壓均為電源電壓,芯片供電端VDD處無電壓輸入,因此使得控制PMOS管Tp1和輸出NMOS管Tn1均處于關(guān)斷狀態(tài),從而能夠保證芯片在電源與地間不存在低電阻通道,進而能夠有效地防止大電流的產(chǎn)生。
本實施例中,由于輸出NMOS管Tn1在正常工作時是處于深度線性區(qū),因此能夠有效地避免噪聲的產(chǎn)生,且能夠大大降低整個反接保護電路的面積,進而能夠較佳地便于降低芯片的面積和制作成本。
另外,本實施例中,升壓輸出端Vcp所提供的電壓由一電荷泵升壓電路對公共電源端Vcom所提供的電壓進行升壓后得到。從而降低了設(shè)計難度,節(jié)省了芯片面積。
本實施例中,輸出NMOS管Tn1與常規(guī)NMOS管的不同之處在于:輸出NMOS管Tn1是將源漏端調(diào)換過來,使其襯底接在“上”面,這樣就可以有效的避免自身存在的寄生二極管在接反時候出現(xiàn)導(dǎo)通的現(xiàn)象。
實施例2
本實施例也提供了一種一種反接保護電路,如圖3所示,其與實施例1的區(qū)別在于:采用一阻值足夠大的電阻R1替代齊納二極管D1。
本實施例中,雖然在正常工作狀態(tài)下,雖然升壓輸出端Vcp處的電荷能夠經(jīng)電阻R1流入芯片供電端VDD中,但是由于電阻R1的阻止足夠大,因此該電阻R1處的電流能夠忽略。而且這樣做的好處是,由于實施例1中采用齊納二極管D1時,一般需要額外增加一個光刻板加以實現(xiàn),而采用阻值足夠大的電阻R1能夠大大地降低制造成本,且能夠帶來相近的效果。
實施例3
如圖4和5所示,本實施例提供了一種H橋輸出驅(qū)動芯片,其包括信號產(chǎn)生放大電路、預(yù)驅(qū)動電路和H橋電路,信號產(chǎn)生放大電路用于產(chǎn)生控制信號并對其進行放大,預(yù)驅(qū)動電路用于根據(jù)信號產(chǎn)生放大電路處的信號對H橋電路的通斷進行控制;H橋電路包括組成4個橋臂的第一NMOS管T1、第二NMOS管T2、第三NMOS管T3和第四NMOS管T4,第一NMOS管T1和第三NMOS管T3接入公共電源端Vcom,第二NMOS管T2和第四NMOS管T4接入公共接地端VSS;第一NMOS管T1與第二NMOS管T2間形成第一輸出端VoutP,第三NMOS管T3和第四NMOS管T4間形成第二輸出端VoutN;公共電源端Vcom處接入一電荷泵升壓電路,電荷泵升壓電路的升壓輸出端Vcp用于通過預(yù)驅(qū)動電路向第一NMOS管T1和第三NMOS管T3提供開啟電壓;公共電源端Vcom與芯片供電端VDD間接入實施例1或2中的反接保護電路。
如圖6所示,為本實施例中的預(yù)驅(qū)動電路的輸出波形示意圖,預(yù)驅(qū)動電路用于向第一NMOS管T1、第二NMOS管T2、第三NMOS管T3和第四NMOS管T4的柵極輸入開啟電壓。
本實施例中,設(shè)計升壓輸出端Vcp的電壓輸出值比公共電源端Vcom的電壓值高5V。
本實施例中,升壓輸出端Vcp能夠同時用于向第一NMOS管T1、第三NMOS管T3和輸出NMOS管Tn1提供開啟電壓,從而大大降低了芯片內(nèi)部電路的設(shè)計難度、較佳節(jié)約了芯片面積、很好降低了制造成本。
本實施例中的H橋輸出驅(qū)動芯片能夠較佳地應(yīng)用于單線圈風(fēng)扇驅(qū)動芯片或電機驅(qū)動芯片中。
實施例4
本實施例也提供了一種H橋輸出驅(qū)動芯片,如圖7所示。其中,信號產(chǎn)生放大電路包括霍爾傳感器、斬波放大器和比較器,霍爾傳感器用于產(chǎn)生控制信號,斬波放大器用于對霍爾傳感器處產(chǎn)生的控制信號進行放大,比較器用于將經(jīng)斬波放大器處理后的控制信號與一基準信號進行比較并向預(yù)驅(qū)動電路輸出一數(shù)字信號。從而大大提高了驅(qū)動芯片的運行可靠性且成本較低。
本實施例中,公共電源端Vcom還通過一電壓調(diào)整器為霍爾傳感器、斬波放大器和比較器提供工作電壓。
本實施例中的H橋輸出驅(qū)動芯片能夠較佳地應(yīng)用于單線圈風(fēng)扇驅(qū)動芯片或電機驅(qū)動芯片中。
以上示意性的對本發(fā)明及其實施方式進行了描述,該描述沒有限制性,附圖中所示的也只是本發(fā)明的實施方式之一,實際的結(jié)構(gòu)并不局限于此。所以,如果本領(lǐng)域的普通技術(shù)人員受其啟示,在不脫離本發(fā)明創(chuàng)造宗旨的情況下,不經(jīng)創(chuàng)造性的設(shè)計出與該技術(shù)方案相似的結(jié)構(gòu)方式及實施例,均應(yīng)屬于本發(fā)明的保護范圍。