本發(fā)明涉及MOS管或IGBT管在半橋斬波中的死區(qū)時間控制技術領域，特別涉及一種可編程的單路PWM信號精密死區(qū)時間插入電路。

背景技術：

半橋應用非常廣泛，如電機驅動、開關電源、或者全橋領域。在半橋電路中有上下電子開關，一般是MOS管或IGBT管。在半橋工作時，互補的PWM信號分別驅動上下兩個開關。但是如果PWM信號同時開關時，此時電路處于共態(tài)導通狀態(tài)，引起過流現(xiàn)象，甚至導致電路燒毀，所以在驅動信號中加入死區(qū)時間尤為重要。根據(jù)不同電路的死區(qū)時間不同的特點，需要一種可編程的死區(qū)時間控制電路。由于受溫度影響，采用RC電路的死區(qū)時間控制電路，有死區(qū)時間不精確、不可編程的缺點。

故，針對現(xiàn)有技術存在的技術問題，實有必要提出一種技術方案，以克服現(xiàn)有技術的缺陷。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供給應用電路一種可編程的單路PWM信號精密死區(qū)時間插入電路，通過對數(shù)字延時器進行編程，能精確地設定死區(qū)時間，一路PWM信號通過邏輯電路實現(xiàn)雙路帶死區(qū)時間的互補信號，適用于半橋電路，簡單實用。

為了克服現(xiàn)有技術的缺陷，本發(fā)明的技術方案如下：

一種可編程的單路PWM信號精密死區(qū)時間插入電路，包括延時電路和信號邏輯運算電路，其中，所述延時電路包括第一電阻(1)、第二電阻(5)、第一電容(2)、第二電容(3)和數(shù)字延時器(4)；所述信號邏輯運算電路包括第一非門(6)、第一與門(7)、第二非門(8)和第二與門(9)；

PWM信號輸入數(shù)字延時器(4)的TRIGGER引腳并同時與第一非門(6)的輸入端和第一與門(7)的第一輸入端相連接；第一電阻(1)的一端與數(shù)字延時器的RS引腳相連接，第一電阻(1)的另一端、數(shù)字延時器(4)的ADJUST引腳、數(shù)字延時器(4)的LATCH引腳和數(shù)字延時器(4)的GND引腳接地；第一電容(2)的一端與數(shù)字延時器(4)的C_S引腳相連接，第一電容(2)的另一端與電源VCC端口相連接，第二電容(3)的一端、第二電阻(5)的一端與數(shù)字延時器(4)的RESET引腳相連接，第二電容(3)的另一端接地；數(shù)字延時器(4)的OUTPUT引腳、第二電阻(5)的另一端、第一與門(7)的第二輸入端、第二非門(8)的輸入端相連接；第一非門(6)的輸出端與第二與門(9)的第二輸入端相連接；第一與門(7)的輸出端與PWM_H端口相連接；第二非門(8)的輸出端與第二與門(9)的第一輸入端相連接；第二與門(9)的輸出端與PWM_L端口相連接；

所述數(shù)字延時器采用芯片AD9501。

與現(xiàn)有技術相比，本發(fā)明的有益效果是：

1.一路PWM信號就可以產生2路帶死區(qū)時間互補的PWM信號；

2.死區(qū)時間可編程，并可精確設定；

3.電路結構簡單，不需要FPGA或CPLD，就能得到精確短延時。

附圖說明

圖1是本發(fā)明一種可編程的單路PWM信號精密死區(qū)時間插入電路的電路原理圖。

圖2是本發(fā)明中各點波形圖。

圖3是本發(fā)明的延遲電路示意圖。

圖4是本發(fā)明的數(shù)字延時器的時序圖。

具體實施方式

為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

本發(fā)明實施例結合附圖說明具體實施方式。

如圖1所示，一種可編程的單路PWM信號精密死區(qū)時間插入電路，具體包括延時電路和信號邏輯運算電路，其中，所述延時電路包括第一電阻(1)、第二電阻(5)、第一電容(2)、第二電容(3)和數(shù)字延時器(4)；所述信號邏輯運算電路包括第一非門(6)、第一與門(7)、第二非門(8)和第二與門(9)；

PWM信號輸入數(shù)字延時器(4)的TRIGGER引腳并同時與第一非門(6)的輸入端和第一與門(7)的第一輸入端相連接；第一電阻(1)的一端與數(shù)字延時器的RS引腳相連接，第一電阻(1)的另一端、數(shù)字延時器(4)的ADJUST引腳、數(shù)字延時器(4)的LATCH引腳和數(shù)字延時器(4)的GND引腳接地；第一電容(2)的一端與數(shù)字延時器(4)的C_S引腳相連接，第一電容(2)的另一端與電源VCC端口相連接，第二電容(3)的一端、第二電阻(5)的一端與數(shù)字延時器(4)的RESET引腳相連接，第二電容(3)的另一端接地；數(shù)字延時器(4)的OUTPUT引腳、第二電阻(5)的另一端、第一與門(7)的第二輸入端、第二非門(8)的輸入端相連接；第一非門(6)的輸出端與第二與門(9)的第二輸入端相連接；第一與門(7)的輸出端與PWM_H端口相連接；第二非門(8)的輸出端與第二與門(9)的第一輸入端相連接；第二與門(9)的輸出端與PWM_L端口相連接。

輸入PWM信號經(jīng)過數(shù)字延遲器AD9501，對PWM信號源進行了隔離，并得到延遲信號A，信號A與輸入PWM進行“與”邏輯運算，得到信號PWM_H；信號A經(jīng)過邏輯非門U1A得到信號B，輸入PWM信號經(jīng)過邏輯非門U1B得到信號C，信號B與信號C進行“與”運算得到信號PWM_L。

發(fā)明電路中各個信號波形如圖2所示，信號PWM_H與信號

PWM_L為帶有死區(qū)時間的互補信號。其中A為經(jīng)過數(shù)字延時器后的波形，數(shù)字延時器的延時時間為a；B為A點信號經(jīng)過邏輯非門U1A后的波形，非門延時為b；C為輸入PWM信號經(jīng)過邏輯非門U1B后的波形，非門延時為c；PWM_H為輸入PWM信號和A點信號經(jīng)過邏輯與門U2A后的波形，其中與門延時為d；PWM_L為B點信號和C點信號經(jīng)過邏輯與門U2B后的波形，其中與門延時為e。上升沿的死區(qū)時間為f，下降沿的死區(qū)時間為g。

數(shù)字延時器的延時時間由延時器AD9501的編程輸入決定，圖3為數(shù)字延時器AD9501的結構圖，其中數(shù)字延時器AD9501由線性斜波發(fā)生器、8位數(shù)字模擬轉換器和電壓比較器組成。圖4是數(shù)字延時器AD9501的時序圖，當AD9501輸入引腳In出現(xiàn)上升沿觸發(fā)脈沖時，斜波發(fā)生器開始延時，斜波發(fā)生器的輸出等于數(shù)字模擬轉換器設置的電壓值時，則比較器有輸出。數(shù)字延時器的時序如圖5所示，全程延時范圍為

T_max＝R_S×(C_S+8.5pF)×3.84

T_min＝T_F+T_R+T_C

其中

T_max：全程延時范圍

T_min：最小延時時間

T_F：觸發(fā)電路延時

T_R：斜波發(fā)生器延時

T_C：電壓比較器延時

輸出延時時間T＝T_min+(編程數(shù)值/256)×T_max。觸發(fā)電路延時和比較器的延時是固定的，斜波發(fā)生器延時是按數(shù)字延時器的編程數(shù)值線性變化。延時時間最大值為2.5ns～10μs，由外接電阻器R_S和外接電容器C_S確定，若延時時間小于326ns，外接電容器的C_S＝0；若延時時間大于326ns，外接電容器的C_S＝500pF。

編程數(shù)值由數(shù)字延時器AD9501的8位數(shù)字信號控制，可由微控制器直接控制，或者采用接入上拉電阻和下拉電阻的方式，實現(xiàn)對編程數(shù)值的控制。

死區(qū)電路輸出的互補信號為PWM_H和PWM_L，電路中單個CMOS邏輯門電路的門延時均設為在T_d左右。信號PWM_H經(jīng)過數(shù)字延時器和一個與門，信號PWM_L經(jīng)過數(shù)字延時器、一個邏輯非門和一個邏輯與門。若將邏輯非門和邏輯與門的門延時都設為T_d，信號PWM的上升沿死區(qū)時間為T-T_d，下降沿死區(qū)時間為T+T_d，其中T為數(shù)字延時器AD9501的延時時間。

上述實施例只是對本發(fā)明的說明，而不是對本發(fā)明的限制，任何不超出本發(fā)明實質精神范圍內的發(fā)明創(chuàng)造，均落入本發(fā)明的保護范圍之內。