專利名稱：對傳感器信號處理的可編程的模擬單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于可編程模擬器件結(jié)構(gòu)技術(shù)領(lǐng)域，具體涉及一種開關(guān)電容方式的可編程的傳感器信號處理單元結(jié)構(gòu)，該結(jié)構(gòu)適用于多種傳感接口電路，一般信號放大、加減、微積分和濾波等應(yīng)用電路，以及可編程模擬信號處理陣列結(jié)構(gòu)設(shè)計。
背景技術(shù)：
隨著現(xiàn)代社會科技日益飛速發(fā)展，人們對智能化電子的需求越來越高，而智能化電子產(chǎn)品離不開傳感器對外界微弱的模擬信號的實時采集，使得傳感技術(shù)成為本世紀(jì)最具發(fā)展?jié)摿Φ母咝录夹g(shù)之一。傳感器采集到的模擬量很微弱，需要通過傳感器接口電路進一步進行放大、濾波等處理才能傳送到數(shù)字芯片中進行邏輯處理反饋給用戶。當(dāng)今的傳感器件多種多樣，且上市速度非常迅速，而傳統(tǒng)的可對多種傳感信號進行處理的硬件接口電路，一般都采用不同的通道分別對不同的傳感信號進行處理，這樣會造成硬件接口電路面積大、成本高、功耗且參數(shù)不可變等缺點。如果傳感器的參數(shù)有變化，接口電路隨之需要重新設(shè)計進行流片，造成設(shè)計成本和制造成本的提高。因此如何快速實現(xiàn)傳感信號硬件讀出電路并降低其設(shè)計和制造成本成為傳感技術(shù)中的關(guān)鍵和挑戰(zhàn)?，F(xiàn)場可編程模擬信號處理陣列FPAA是相對于現(xiàn)場可編程門陣列FPGA在模擬域提出來的一種靈活可編程器件，這種器件既傳承了模擬電路固有的低功耗、面積小、高速等優(yōu)勢，又能達到與FPGA在數(shù)字域上相同的靈活可編程效果，即在不改變電路硬件環(huán)境下，通過靈活的編程配置來實現(xiàn)不同模擬電路單元的互聯(lián)和參數(shù)的調(diào)整，從而完成不同的模擬電路功能，這種方式的模擬電路設(shè)計大大改善了傳統(tǒng)的專用集成電路設(shè)計ASIC設(shè)計周期長、成本高，反復(fù)驗證等缺陷，能達到實現(xiàn)電路原型驗證從而避免反復(fù)流片，進而降低了電子系統(tǒng)的開發(fā)成本，縮短了上市周期，大大地減少了模擬電路設(shè)計工程師的壓力，使得可編程模擬信號處理陣列成為近年來嶄露頭角的一類新型集成電路。未來必將在數(shù)據(jù)采集、信號處理、僅器儀表、控制與監(jiān)測、人工神經(jīng)網(wǎng)絡(luò)、電路實驗等重要領(lǐng)域得到應(yīng)用。在現(xiàn)場可編程模擬信號處理陣列FPAA領(lǐng)域上已經(jīng)出現(xiàn)了 一些商業(yè)產(chǎn)品，如Anadigm公司的AN122E04等系列芯片，可以實現(xiàn)30多種功能，具有多個IO輸入輸出端口，很大地滿足了市場需求。但是，在滿足功能多樣靈活性高的情況下，該種芯片采用開關(guān)矩陣來完成所有運算放大模塊輸入與輸出之間的互連關(guān)系，使得互連間的寄生電阻電容值大，信號處理的速度受限，一般在4MHz左右。為了解決傳感接口電路中及可編程模擬信號處理陣列中寄生參數(shù)大的問題，本發(fā)明提出了一種針對多種傳感器輸出信號的可編程的模擬單元，通過編程配置在本單元內(nèi)就能實現(xiàn)多種的電路功能和性能參數(shù)需要，不僅適用性強、靈活性高，成本低、設(shè)計周期短且寄生參數(shù)比傳統(tǒng)的使用開關(guān)矩陣來編程方式小，提高了信號處理的速度。

發(fā)明內(nèi)容
本發(fā)明目的在于針對不同傳感信號接口電路的多樣性、設(shè)計成本高等問題，提出了一種適用于多種傳感器信號讀出和模擬信號處理的開關(guān)電容方式的通用的可編程模擬處理單元，可以達到在不需要改變硬件電路的前提下，通過編程配置，對電路的功能和性能進行修改，實現(xiàn)可對多種傳感器輸出信號進行處理的功能，實現(xiàn)快速開發(fā)和驗證、降低成本的目的。為達成所述目的，本發(fā)明提出的一種對傳感器信號處理的可編程的模擬單元，所述可編程的模擬單元由第一可編程開關(guān)電容組、第二可編程開關(guān)電容組、可編程主全差分運算放大器、第一可編程從全差分運算放大器和第二可編程從全差分運算放大器、輸出多路選擇器、輸出控制模塊構(gòu)成；其中:第一可編程開關(guān)電容組，具有a左數(shù)據(jù)端子、b左數(shù)據(jù)端子、c左數(shù)據(jù)端子、d左數(shù)據(jù)端子、a右數(shù)據(jù)端子、b右數(shù)據(jù)端子、c右數(shù)據(jù)端子、d右數(shù)據(jù)端子和e右數(shù)據(jù)端子；第一可編程開關(guān)電容組內(nèi)部具有多個可編程開關(guān)和電容$右數(shù)據(jù)端子接收來自外部的正傳感器差分信號；第二可編程開關(guān)電容組，具有A左數(shù)據(jù)端子、B左數(shù)據(jù)端子、C左數(shù)據(jù)端子、D左數(shù)據(jù)端子、A右數(shù)據(jù)端子、B右數(shù)據(jù)端子、C右數(shù)據(jù)端子、D右數(shù)據(jù)端子；第二可編程開關(guān)電容組內(nèi)部具有多個可編程開關(guān)和電容；D右數(shù)據(jù)端子接收來自外部的負(fù)傳感器差分信號；可編程主全差分運算放大器，具有六個數(shù)據(jù)端，分別為外接差分正輸入端、外接差分負(fù)輸入端，內(nèi)接差分正輸入端、內(nèi)接差分負(fù)輸入端、第三差分正輸出端和第三差分負(fù)輸出端；外接差分正輸入端和外接差分負(fù)輸入端直接接收來自外部的正、負(fù)傳感器差分信號并分別連接到C左數(shù)據(jù)端子和B左數(shù)據(jù)端子上；內(nèi)接差分正輸入端和a左數(shù)據(jù)端子相連，內(nèi)接差分負(fù)輸入端和D左數(shù)據(jù)端子相連，第三差分負(fù)輸出端和c右數(shù)據(jù)端子相連，第三差分正輸出端和B右數(shù)據(jù)端子相連，同時也和e右數(shù)據(jù)端子相連；可編程主全差分運算放大器的內(nèi)部具有多個可編程開關(guān)和電容；可編程主全差分運算放大器，用于對來自外部的正、負(fù)傳感器差分信號做低噪聲放大、一級濾波、加減、微積分信號處理，生成并由第三差分正輸出端、第三差分負(fù)輸出端輸出信號處理后的主全差分信號；第一可編程從全差分運算放大器，具有第一差分正輸入端、第一差分負(fù)輸入端、第一差分正輸出端和第一差分負(fù)輸出端；第一差分正輸入端和第一差分負(fù)輸入端分別與d左數(shù)據(jù)端子、A左數(shù)據(jù)端子相連，第一差分負(fù)輸出端和第一差分正輸出端分別和d右數(shù)據(jù)端子、A右數(shù)據(jù)端子相連；第一可編程從全差分運算放大器內(nèi)部具有可編程開關(guān)和電容，用于對傳感器差分信號做次級放大、緩沖、加減、微積分、濾波處理，生成并由第一差分正輸出端和第一差分負(fù)輸出端輸出從全差分信號；第二可編程從全差分運算放大器，具有第二差分正輸入端、第二差分負(fù)輸入端、第二差分正輸出端和第二差分負(fù)輸出端；所述第二差分正輸入端和第二差分負(fù)輸入端分別與b左數(shù)據(jù)端子和C左數(shù)據(jù)端子相連，第二差分負(fù)輸出端和第二差分正輸出端分別與b右數(shù)據(jù)端子和C右數(shù)據(jù)端子相連；第二可編程從全差分運算放大器內(nèi)部具有可編程開關(guān)和電容，用于對傳感器差分信號做次級放大、緩沖、加減、微積分、濾波處理，生成并由第二差分正輸出端和第二差分負(fù)輸出端輸出從全差分信號；-輸出多路選擇器，具有第四、第五、第六差分正、負(fù)輸入端和第四差分正輸出端、第四差分負(fù)輸出端；第四、第五、第六差分正、負(fù)輸入端分別與可編程主全差分運算放大器、第一可編程從全差分運算放大器、第二可編程從全差分運算放大器的所述差分正輸出端、差分負(fù)輸出端連接，用于從可編程主全差分運算放大器、第一可編程從全差分運算放大器、第二可編程從全差分運算放大器所述的差分正輸出端、差分負(fù)輸出端中選擇一路差分輸出信號并由第四差分正輸出端、第四差分負(fù)輸出端輸出；-輸出控制模塊,具有第七差分正輸入端、第七差分負(fù)輸入端、第五差分正輸出端和第五差分負(fù)輸出端；第七差分正負(fù)輸入端分別與輸出多路選擇器的第四差分正輸出端、第四差分負(fù)輸出端連接，接收輸出多路選擇器輸出的差分信號，通過輸出控制模塊內(nèi)部的開關(guān)編程對多路選擇器輸出的差分信號進行正負(fù)反相處理或調(diào)制處理，生成并由輸出控制模塊的第五差分正輸出端和第五差分負(fù)輸出端輸出正負(fù)反相或調(diào)制的差分輸出信號。其中，所述輸出控制模塊是由第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)構(gòu)成，其中第一開關(guān)的左端和第二開關(guān)的左端相連并連接到輸出控制模塊的負(fù)輸入端上，第三開關(guān)的左端和第四開關(guān)的左端相連并連接到輸出控制模塊的正輸入端上，且第一開關(guān)的右端和第三開關(guān)的右端相連并連接到輸出控制模塊的負(fù)輸出端上，第二開關(guān)的右端和第四開關(guān)的右端相連并連接到輸出控制模塊正輸出端上，四個開關(guān)的控制信號為獨立編程控制或者由兩相非交疊時鐘控制，所述第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)組成乘法器或調(diào)制解調(diào)器，用于控制負(fù)輸出 端和正輸出端的輸出狀態(tài)。其中，所述第一可編程開關(guān)電容組和第二可編程開關(guān)電容組具有相同的電路結(jié)構(gòu)是由η個可編程開關(guān)電容塊和位于η個可編程開關(guān)電容塊兩側(cè)的m個多路選擇器構(gòu)成；每個可編程開關(guān)電容塊設(shè)有左端子和右端子；每個左端子和左側(cè)的一個多路選擇器的輸出端相連，每個右端子和右側(cè)的一個多路選擇器的輸出端相連;m個多路選擇器中每個多路選擇器的輸入信號通路數(shù)量為η，η彡3 ;多路選擇器的數(shù)量m = 2k，k為自然數(shù)。其中，所述可編程開關(guān)電容塊由電容陣列和多個開關(guān)構(gòu)成，電容陣列為單獨的電容陣列，或是由多個可編程開關(guān)電容塊共享的電容陣列池構(gòu)成；所述電容陣列的電容數(shù)目為h，h為自然數(shù)；可編程開關(guān)電容塊中的開關(guān)是獨立編程控制或者由兩相非交疊時鐘控制，通過對開關(guān)的編程控制，用于實現(xiàn)可編程開關(guān)電容塊九種功能狀態(tài)。其中，所述可編程主全差分運算放大器是由一個帶有共模輸入/輸出反饋的低噪聲全差分運算放大單元、多個可編程開關(guān)電容塊及輸出置位開關(guān)構(gòu)成；在低噪聲全差分運算放大單元的正輸入端與負(fù)輸出端之間跨接兩個并聯(lián)的可編程開關(guān)電容塊，并把所述正輸入端作為可編程主全差分運算放大器的內(nèi)接差分正輸入端，把所述負(fù)輸出端作為可編程主全差分運算放大器的差分負(fù)輸出端；在低噪聲全差分運算放大單元的負(fù)輸入端和正輸出端之間也并列跨接兩個可編程開關(guān)電容塊，把所述負(fù)輸入端作為可編程主全差分運算放大器的內(nèi)接差分負(fù)輸入端，把所述正輸出端作為可編程主全差分運算放大器的差分正輸出端；內(nèi)接差分正輸入端、外接差分正輸入端之間和內(nèi)接差分負(fù)輸入端、外接差分負(fù)輸入端之間各接一個可編程開關(guān)電容塊；低噪聲全差分運算放大單元的正輸出端、負(fù)輸出端分別通過一個開關(guān)連接到共模輸出調(diào)制端上，用于對低噪聲全差分運算放大單元輸出端電平進行置位；多個可編程開關(guān)電容塊作為可編程主全差分運算放大器可編程的內(nèi)部互聯(lián)結(jié)構(gòu)，配合所述低噪聲全差分運算放大單元，用于實現(xiàn)單個可編程主全差分運算放大器作為傳感器信號讀出的前端電路。其中，所述第一可編程從全差分運算放大器和第二可編程從全差分運算放大器具有相同的結(jié)構(gòu)，是由裸差分運算放大器和可編程開關(guān)電容塊構(gòu)成，裸差分運算放大器內(nèi)部具有可編程開關(guān)，可編程開關(guān)為金屬氧化物半導(dǎo)體場效應(yīng)管MOS或者互補的金屬氧化物半導(dǎo)體場效應(yīng)管CMOS開關(guān)，實現(xiàn)關(guān)斷或閉合功能，將裸運算放大器配置成全差分運算放大器模式、單端輸出運算放大器模式或者比較器模式；裸差分運算放大器的正輸入端與負(fù)輸出端之間連接一個可編程開關(guān)電容塊，負(fù)輸入端與正輸出端之間連接一個可編程開關(guān)電容塊，通過可編程開關(guān)電容塊中的開關(guān)編程，實現(xiàn)可編程從全差分運算放大器的多種形態(tài)。本發(fā)明的有益效果:針對傳感器信號及其微弱的特點，本發(fā)明采用了全差分的開關(guān)電容的工作方式，全差分電路具有高共模抑制比、信號擺幅大、線性度高的優(yōu)點，能有效地抑制共模噪聲、提高信噪比和降低諧波失真，特別適合于傳感器信號的讀出。而開關(guān)電容工作方式能克服CMOS工藝中集成電路廣泛存在難以集成大電阻，且電容和電阻存在著高達5%的制造誤差的突出問題，使得大電阻容易集成，且利用電容比值的關(guān)系可以將誤差控制在0.1%以下的優(yōu)勢，并且這種方式的電路可以通過改變時鐘頻率和電容比來獲得豐富的參數(shù)變化，使得本發(fā)明的適用性和可編程靈活性更優(yōu)。同時開關(guān)電容方式在檢測微弱電容值和電壓值等方面具有很大的優(yōu)勢。本發(fā)明對傳感器信號處理的可編程的模擬單元是可編程模擬陣列FPAA中的主要構(gòu)件之一，它能為一般應(yīng)用提供多種靈活配置的功能電路單元，又能方便地實現(xiàn)多種傳感器接口電路所實現(xiàn)的信號檢測、放大、濾波及信號轉(zhuǎn)換等多種功能。由本單元構(gòu)成的可編程模擬陣列結(jié)構(gòu)利用開關(guān)電容中豐富的時鐘頻率變化和多種電容比值來獲取豐富的電路參數(shù)的變化，同時對各個開關(guān)通斷和多路選擇器的控制來獲取結(jié)構(gòu)和互聯(lián)上的變化，從而實現(xiàn)結(jié)構(gòu)和參數(shù)靈活變化的多功能可編程模擬陣列結(jié)構(gòu)，可以用來解決目前傳感器接口電路中應(yīng)用目標(biāo)單一、參數(shù)可調(diào)范圍有限、集成度低、設(shè)計周期長和實現(xiàn)成本高的缺點。本發(fā)明對傳感器信號處理的可編程的模擬單元采用了模塊化互聯(lián)的策略，即采用運算放大器內(nèi)部的可編程電容塊實現(xiàn)運算放大模塊內(nèi)部互聯(lián)、采用第一和第二可編程開關(guān)電容組實現(xiàn)運算放大模塊間互聯(lián)的策略以及采用第一和第二可編程開關(guān)電容組實現(xiàn)差分信號分成并行的兩路信號進行分別互聯(lián)的策略，這種模塊化及并行兩路差分信號互聯(lián)策略使得互聯(lián)結(jié)構(gòu)更加簡單、清晰、可拓展性好、工作信號頻率高，避免了采用傳統(tǒng)的大規(guī)模開關(guān)矩陣互連的方法造成的寄生參數(shù)多、工作頻率低、可拓展性差、編程代碼多且配置寄存器存儲容量大的缺陷。本發(fā)明中采用主從全差分運算放大器的策略，避免了全部采用可編程主全差分運算放大器帶來的大功耗和大面積問題，主從運算放大器互相搭配來實現(xiàn)開關(guān)電容可編程模擬模塊，既能滿足傳感電路中對運算放大器的特殊要求，又能考慮到普通的模擬信號的處理，對運算放大器在功耗、噪聲和增益帶寬積方面進行了折中處理，從而使得整個模塊在結(jié)構(gòu)、面積和功耗上都有所改善。本發(fā)明對傳感器信號處理的可編程的模擬單元可用在FPAA或其他形式的可編程模擬電路中，實現(xiàn)多種結(jié)構(gòu)和參數(shù)靈活可編程的多通道傳感器信號檢測電路和復(fù)雜的模擬信號處理電路。本發(fā)明的可編程的模擬單元可實現(xiàn)微小電容、微小電壓等傳感信號讀出和模擬信號處理功能，可應(yīng)用在角速度、加速度等物理量的傳感器信號檢測電路中，具有結(jié)構(gòu)簡單、互聯(lián)結(jié)構(gòu)層次清晰、可拓展性強、集成度高等優(yōu)點。本發(fā)明適用于FPAA(FieldProgrammable Analog Array) > FPMA (Field Programmable Mixed-Signal Array)以及PSOC (Programmable System On Chip)電路中。


圖1為本發(fā)明對傳感器信號處理的可編程的模擬單元的結(jié)構(gòu)示意圖。圖2a是圖1中的第一可編程開關(guān)電容組和第二可編程開關(guān)電容組具體結(jié)構(gòu)示意圖。圖2b可編程開關(guān)電容塊的具體結(jié)構(gòu)示意圖。圖2c輸出控制模塊的具體結(jié)構(gòu)示意圖。圖2d可編程主全差分運算放大器的具體結(jié)構(gòu)示意圖。圖2e可編程從全差分運算放大器的具體結(jié)構(gòu)示意圖。圖3a和圖3b為對傳感器信號處理的本發(fā)明可編程的模擬單元配置成微電容傳感器信號檢測的配置圖。圖4a和圖4b為對傳感器信號處理的本發(fā)明可編程的模擬單元配置成雙二次高通濾波器的配置圖。
具體實施方式
:為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明做進一步詳細(xì)說明。圖1為對傳感器信號處理的可編程的模擬單元的具體結(jié)構(gòu)，包括:第一可編程開關(guān)電容組1、第二可編程開關(guān)電容組2、可編程主全差分運算放大器
3、第一可編程從全差分運算放大器4和第二可編程從全差分運算放大器5、輸出多路選擇器6、輸出控制模塊7構(gòu)成；第一可編程開關(guān)電容組I，具有a左數(shù)據(jù)端子INI 1L、b左數(shù)據(jù)端子IN12L、c左數(shù)據(jù)端子IN13L、d左數(shù)據(jù)端子IN14L，a右數(shù)據(jù)端子INl IR、b右數(shù)據(jù)端子IN12R、c右數(shù)據(jù)端子IN13R、d右數(shù)據(jù)端子IN14R，以及e右數(shù)據(jù)端子IN15R ;第一可編程開關(guān)電容組I的內(nèi)部具有多個可編程開關(guān)和電容；a右數(shù)據(jù)端子INllR接收來自外部的正傳感器差分信號IN+ ；第二可編程開關(guān)電容組2，具有A左數(shù)據(jù)端子IN21L、B左數(shù)據(jù)端子IN22L、C左數(shù)據(jù)端子IN23L、D左數(shù)據(jù)端子IN24L ；A右數(shù)據(jù)端子IN21R、B右數(shù)據(jù)端子IN22R、C右數(shù)據(jù)端子IN23R、D右數(shù)據(jù)端子IN24R ;第二可編程開關(guān)電容組2的內(nèi)部具有多個可編程開關(guān)和電容；D右數(shù)據(jù)端子IN24R接收來自外部的負(fù)傳感器差分信號IN-；可編程主全差分運算放大器3，具有六個數(shù)據(jù)端子，分別為外接差分正輸入端IN3+、外接差分負(fù)輸入端IN3-，內(nèi)接差分正輸入端INN3+、內(nèi)接差分負(fù)輸入端INN3-、第三差分正輸出端0UT3+和第三差分負(fù)輸出端0UT3-;外接差分正輸入端IN3+和外接差分負(fù)輸入端IN3-分別直接接收來自外部的正、負(fù)傳感器差分信號IN+、IN-，并分別連接到c左數(shù)據(jù)端子IN13L和B左數(shù)據(jù)端子上IN22L ;內(nèi)接差分正輸入端INN3+與a左數(shù)據(jù)端子INllL相連，內(nèi)接差分負(fù)輸入端INN3-與D左數(shù)據(jù)端子IN24L相連，第三差分負(fù)輸出端0UT3-和c右數(shù)據(jù)端子IN13R相連；第三差分正輸出端0UT3+和B右數(shù)據(jù)端子IN22R相連，同時也和e右數(shù)據(jù)端子IN15R相連；可編程主全差分運算放大器3的內(nèi)部具有多個可編程開關(guān)和電容，用于在完成可編程主全差分運算放大器3的一些基本運算能力，而不需要第一可編程開關(guān)電容組1、第二可編程開關(guān)電容組2的輔助來完成；可編程主全差分運算放大器3，用于對來自外部的正、負(fù)傳感器差分信號IN+、IN-做低噪聲放大、一級濾波、加減、微積分信號處理,生成并由第三差分正輸出端0UT3+、第三差分負(fù)輸出端0UT3-輸出信號處理后的主全差分信號；本發(fā)明中直接將正、負(fù)傳感器差分信號IN+、IN-輸入到可編程主全差分運算放大器3的外接差分正輸入端IN3+、外接差分負(fù)輸入端IN3-，降低了輸入端對寄生參數(shù)敏感度大等缺陷，提高了處理信號的精確度；第一可編程從全差分運算放大器4,具有第一差分正輸入端IN4+、第一差分負(fù)輸入端IN4-、第一差分正輸出端0UT4+和第一差分負(fù)輸出端0UT4-，第一差分正輸入端IN4+和第一差分負(fù)輸入端IN4-分別與d左數(shù)據(jù)端子IN14L、A左數(shù)據(jù)端子IN21L相連，第一差分負(fù)輸出端0UT4-和第一差分正輸出端0UT4+分別和d右數(shù)據(jù)端子IN14R、A右數(shù)據(jù)端子IN21R相連；第一可編程從全差分運算放大器4內(nèi)部具有可編程開關(guān)和電容，用于對傳感器差分信號做次級放大、緩沖、加減、微積分、濾波處理，生成并由第一差分正輸出端和第一差分負(fù)輸出端輸出從全差分信號；第二可編程從全差分運算放大器5，具有第二差分正輸入端IN5+、第二差分負(fù)輸入端IN5-、第二差分正輸出端0UT5+和第二差分負(fù)輸出端0UT5-;所述第二差分正輸入端IN5+和第二差分負(fù)輸入端IN5-分別與b左數(shù)據(jù)端子IN12L和C左數(shù)據(jù)端子IN23L相連，第二差分負(fù)輸出端0UT5-和第二差分正輸出端0UT5+分別與b右數(shù)據(jù)端子IN12R和C右數(shù)據(jù)端子IN23R相連；第二可編程從全差分運算放大器5內(nèi)部具有可編程開關(guān)和電容，用于對傳感器差分信號做次級放大、緩沖、加減、微積分、濾波處理，生成并由第二差分正輸出端0UT5+和第二差分負(fù)輸出端0UT5-輸出從全差分信號；第一和第二可編程開關(guān)電容組主要負(fù)責(zé)完成可編程主全差分運算放大器3、第一可編程從全差分運算放大器4和第二可編程從全差分運算放大器5之間的互連關(guān)系，實現(xiàn)模塊化互連的策略；通過對第一和第二可編程開關(guān)電容組中的多路選擇器MUX來選擇具體三個運算放大器之間的連接關(guān)系，第一和第二可編程開關(guān)電容組中的可編程開關(guān)電容塊負(fù)責(zé)具體的連接關(guān)系的內(nèi)容，由可編程開關(guān)電容塊中9種連接方式來決定；由本設(shè)計提出的對傳感器信號處理的可編程的模擬單元可以用在可編程模擬陣列FPAA設(shè)計中，實現(xiàn)由多個該可編程的模擬單元互連組成的陣列，達到多通道的電容或者電壓等傳感信號的讀出，由于本設(shè)計提出的由三個運算放大器組成可編程的模擬單元就能完成一些基本的傳感器讀出信號的處理，減少了可編程陣列中將所有單元進行可編程帶來的寄生電容和寄生電阻大帶來的工作頻率的降低和處理信號精度的降低等負(fù)面影響；在上述提出的可編程主全差分運算放大器3、第一可編程從全差分運算放大器4、第二可編程從全差分運算放大器5、第一可編程開關(guān)電容組I和第二可編程開關(guān)電容組2的互連關(guān)系中可以看出，差分信號主要分成正負(fù)兩路信號分別互連的策略，這種比起將所有的差分信號都通過一個大的開關(guān)矩陣進行互連的策略來說，寄生電容和電阻的參數(shù)要小很多，提高了電路的運行速度；輸出多路選擇器6，具有第四、第五、第六差分正、負(fù)輸入端和第四差分正輸出端、第四差分負(fù)輸出端；第四、第五、第六差分正、負(fù)輸入端分別與可編程主全差分運算放大器3的差分正負(fù)輸出端0UT3+和0UT3-、第一可編程從全差分運算放大器4差分正負(fù)輸出端0UT4+和0UT4-、第二可編程從全差分運算放大器5的差分正負(fù)輸出端0UT5+和0UT5-連接，用于從可編程主全差分運算放大器3、第一可編程從全差分運算放大器4、第二可編程從全差分運算放大器5所述的差分正輸出端、差分負(fù)輸出端中選擇一路差分輸出信號并由第四差分正輸出端0UT6+、第四差分負(fù)輸出端0UT6-輸出；通過輸出多路選擇器完成三種可能的輸出結(jié)果，提高了可編程的模擬單元的可編程性，而不將所有的三個運算放大器的輸出進行輸出避免了在組成可編程模擬陣列FPAA時導(dǎo)致的互連結(jié)構(gòu)復(fù)雜，寄生參數(shù)大等缺陷；輸出控制模塊7,具有第七差分正輸入端和第七差分負(fù)輸入端,第五差分正輸出端和第五差分負(fù)輸出端；第七差分正負(fù)輸入端分別與輸出多路選擇器6的第四差分正輸出端0UT6+、第四差分負(fù)輸出端0UT6-連接，接收輸出多路選擇器6輸出的差分信號，通過輸出控制模塊7內(nèi)部的開關(guān)編程對多路選擇器6輸出的差分信號進行正負(fù)反相處理或調(diào)制處理，生成并由輸出控制模塊7的第五差分正輸出端和第五差分負(fù)輸出端輸出正負(fù)反相或調(diào)制的差分輸出信號。通過輸出控制模塊提高了整個可編程的模擬單元的處理傳感器讀出信號的能力，實現(xiàn)了對傳感信號進行基本的斬波調(diào)制或者模擬信號處理中的正負(fù)反向處理；在可編程的模擬單元中，當(dāng)所處理的傳感器差分信號只需要一級運算放大、濾波或積分時，則由可編程主全差分運算放大器3來完成功能處理；若所處理的傳感器差分信號需要二級運算放大、濾波、積分其中一種時，則采用可編程主全差分運算放大器3和第一可編程從全差分運算放大器4來完成，或者由可編程主全差分運算放大器3和第二可編程從全差分運算放大器5來完成；若所處理的傳感器差分信號需要三級運算放大或濾波或積分時則由可編程主全差分運算放大器3、第一可編程從全差分運算放大器4和第二可編程從全差分運算放大器5來完成；在上述情況中，不參與工作的放大器通過其內(nèi)部的可編程開關(guān)關(guān)斷電源，用以實現(xiàn)三個放大器在上述不同工作情況的靈活運用，節(jié)省功耗。這種采用主從運算放大器分別針對不同情況下處理的設(shè)計，避免了當(dāng)大規(guī)模采用本設(shè)計的可編程模擬單元時造成的面積和功耗過大的問題，在大多數(shù)實際的傳感器應(yīng)用中，處于最前端的可編程主全差分運算放大器3的設(shè)計對噪聲、擺率和放大倍數(shù)要求比后級電路要求高，因此采用主從放大器的設(shè)計方案非常實用于傳感器信號處理中的要求，同時降低了整體電路的對功耗和面積的要求；圖2a示出圖1本發(fā)明中的第一可編程開關(guān)電容組和第二可編程開關(guān)電容組的具體結(jié)構(gòu)。第一可編程開關(guān)電容組I和第二可編程開關(guān)電容組2具有相同的電路結(jié)構(gòu)，是由η個可編程開關(guān)電容塊PSC和位于η個可編程開關(guān)電容塊PSC兩側(cè)的m個多路選擇器構(gòu)成；可編程開關(guān)電容塊PSC設(shè)有左端子X和右端子Y ;每個左端子X和左側(cè)的一個多路選擇器的輸出端相連，每個右端子Y和右側(cè)的一個多路選擇器的輸出端相連；多路選擇器的輸入信號通路數(shù)量為η，η > 3 ;多路選擇器的數(shù)量m為2k，k為自然數(shù)。圖2b可編程開關(guān)電容塊PSC的具體結(jié)構(gòu)，可編程開關(guān)電容塊PSC由ml、m2、m3、m4、m5五個獨立的開關(guān)和電容陣列構(gòu)成，對應(yīng)的五個獨立的開關(guān)的控制信號集合為{on，off,Φ1; Φ2...}，即這五個獨立的開關(guān)可以配置成金屬氧化物半導(dǎo)體場效應(yīng)管MOS或者互補的金屬氧化物半導(dǎo)體場效應(yīng)管CMOS開關(guān)，實現(xiàn)閉合或者關(guān)斷狀態(tài)，也可以編程為不同時序的兩相不交疊的時鐘相控制，可實現(xiàn)可編程開關(guān)電容塊PSC九種功能狀態(tài)，分別為左端子X到右端子Y之間的直通、斷開、單純的電容相連、開關(guān)電容正電阻、開關(guān)電容負(fù)電阻、左端子X端的開關(guān)電容正/負(fù)電阻和右端子Y端的開關(guān)電容正/負(fù)電阻的功能狀態(tài)。通過控制信號“on”或者“off”對開關(guān)ml的控制實現(xiàn)左端子X到右端子Y的直通或者斷開的狀態(tài)；電容陣列通過開關(guān)m2、m5分別與端口左端子X、右端子Y相連接，并且通過開關(guān)m3、m4分別與共模電平端Vcml、Vcm2相連，其中Vcml和Vcm2的電平值可為地電平或者其他電平值。電容陣列為單獨的電容陣列，或是由多個可編程開關(guān)電容塊psc共享的電容陣列池構(gòu)成；所述電容陣列的電容數(shù)目為h, h為自然數(shù)；圖2c為可編程的模擬單元中輸出控制模塊7的具體結(jié)構(gòu)，是由第一開關(guān)K1、第二開關(guān)K2、第三開關(guān)K3、第四開關(guān)K4構(gòu)成，其中第一開關(guān)Kl的左端和第二開關(guān)K2的左端相連并連接到輸出控制模塊7的負(fù)輸入端1-上，第三開關(guān)K3的左端和第四K4的左端相連并連接到輸出控制模塊7的正輸入端I+上，且第一開關(guān)Kl的右端和第三開關(guān)K3的右端相連并連接到輸出控制模塊7的負(fù)輸出端O-上，第二開關(guān)K2的右端和第四開關(guān)K4的右端相連并連接到輸出控制模塊7正輸出端0+上，四個開關(guān)的控制信號為獨立編程控制或者由兩相非交疊時鐘控制，所述第一開關(guān)K1、第二開關(guān)K2、第三開關(guān)K3、第四開關(guān)K4組成乘法器或調(diào)制解調(diào)器，用于控制負(fù)輸出端O-和正輸出端0+的輸出狀態(tài)。圖2d是可編程的模擬單元中可編程主全差分運算放大器3的具體結(jié)構(gòu)，是由一個帶有共模輸入/輸出反饋的低噪聲全差分運算放大單元LN-0PA、多個可編程開關(guān)電容塊PSC及輸出置位開關(guān)構(gòu)成；低噪聲全差分運算放大單元LN-OPA內(nèi)部具有可編程的開關(guān)用于對低噪聲全差分運算放大單元LN-OPA的偏置電流和補償電容進行調(diào)節(jié)，使得低噪聲全差分運算放大單元LN-OPA的帶寬按照應(yīng)用的帶寬要求進行可編程，提高了可編程主全差分運算放大器3的功耗效率。低噪聲全差分運算放大單元LN-OPA正輸入端與低噪聲全差分運算放大單元LN-OPA負(fù)輸出端跨接兩個并聯(lián)的可編程開關(guān)電容塊PSC，并把所述正輸入端作為可編程主全差分運算放大器3的內(nèi)接正輸入端INN+，把所述負(fù)輸出端作為可編程主全差分運算放大器3的差分負(fù)輸出端0UT3-;低噪聲全差分運算放大單元LN-OPA的負(fù)輸入端和正輸出之間也并列跨接兩個可編程開關(guān)電容塊PSC，把所述負(fù)輸入端作為可編程主全差分運算放大器3的內(nèi)接負(fù)輸入端INN-，把所述正輸出端作為可編程主全差分運算放大器3的差分正輸出端0UT3+ ;內(nèi)接正輸入端INN+、外接正輸入端IN3+之間和內(nèi)接負(fù)輸入端INN-、外接負(fù)輸入端IN3-之間各接一個可編程開關(guān)電容塊PSC ;低噪聲全差分運算放大單元LN-OPA的正負(fù)輸出端分別通過一個開關(guān)連接到共模輸出調(diào)制端Vocm上，用于對低噪聲全差分運算放大單元LN-OPA輸出端電平進行置位，Vocm的電平值可編程，對應(yīng)的開關(guān)0K2和OKl的控制信號集合為{off，O1, Φ2...},即開關(guān)0Κ2和OKl可編程為金屬氧化物半導(dǎo)體場效應(yīng)管MOS或者互補的金屬氧化物半導(dǎo)體場效應(yīng)管CMOS開關(guān)，實現(xiàn)關(guān)斷功能，也可以編程為兩相不交疊的時鐘相控制。整個可編程主運算放大模塊可以獨立自主正常工作，完成基本的微傳感電容或電壓的前端檢測，如角速度檢測、加速度等前端檢測，也可實現(xiàn)開關(guān)電容積分器、一階濾波器等基本的信號處理。多個可編程開關(guān)電容塊PSC作為可編程主全差分運算放大器3可編程的內(nèi)部互聯(lián)結(jié)構(gòu)，配合所述低噪聲全差分運算放大單元LN-0PA，用于實現(xiàn)單個可編程主全差分運算放大器3作為傳感器信號讀出的前端電路。圖2e為第一和第二可編程從全差分運算放大器內(nèi)部具體結(jié)構(gòu)，是由裸差分運算放大器S-OPA和可編程開關(guān)電容塊PSC構(gòu)成。裸差分運算放大器S-OPA可采用低功耗的差分運算放大器結(jié)構(gòu)，其內(nèi)部具有可編程開關(guān)，可編程金屬氧化物半導(dǎo)體場效應(yīng)管MOS或者互補的金屬氧化物半導(dǎo)體場效應(yīng)管CMOS開關(guān)，實現(xiàn)關(guān)斷或閉合功能，將裸運算放大器S-OPA配置成全差分運算放大器模式、單端輸出運算放大器模式或者比較器模式。裸差分運算放大器S-OPA內(nèi)部還具有可編程的開關(guān)用于對裸差分運算放大器S-OPA內(nèi)部的偏置電流和補償電容進行調(diào)節(jié)，使得裸差分運算放大器S-OPA的帶寬按照應(yīng)用的帶寬要求進行可編程，提高了可編程從全差分運算放大器的功耗效率。裸差分運算放大器S-OPA的正輸入端與負(fù)輸出端之間連接一個可編程開關(guān)電容塊PSC，負(fù)輸入端與正輸出端之間連接一個可編程開關(guān)電容塊PSC，通過可編程開關(guān)電容塊PSC中的開關(guān)編程，實現(xiàn)可編程從全差分運算放大器的多種形態(tài)。在本實例中，模塊之間的各個PSC的電容陣列個數(shù)和數(shù)值可以不同，從而減小冗余面積，達到芯片面積性能比最優(yōu)化。圖3a和圖3b為對傳感器信號處理的本發(fā)明可編程的模擬單元配置成微電容傳感器信號檢測的配置圖。圖3a和圖3b為驗證對傳感器信號處理的可編程的模擬單元實現(xiàn)傳感器信號檢測的能力，我們以實現(xiàn)一個角速度檢測，讀出傳感器輸出的微電容信號為例，可編程的模擬單元實現(xiàn)了角速度檢測中的讀出電路部分，具體配置見圖3a中粗線所示，虛線表示未連接狀態(tài)，配置圖3a與圖3b的元件一一對應(yīng)(數(shù)字標(biāo)號對應(yīng))；其中待測電容為需要檢測的傳感器中的電容值；圖3b中的標(biāo)號為3的運算放大器由可編程主全差分運算放大器3來完成，其中，標(biāo)記為D3和D4的開關(guān)的實現(xiàn)，利用了可編程的主運算放大器3中內(nèi)接差分正\負(fù)輸入端中互連的兩個PSC中的開關(guān)與共模反饋輸出信號Vicm端相連。標(biāo)記為D5和D6的開關(guān)的實現(xiàn)則利用了可編程的主運算放大器3中輸出端共模置位開關(guān)來實現(xiàn)輸出共模的穩(wěn)定；標(biāo)記為D7和D8的可變電容由可編程的主全差分運算放大器3中內(nèi)接差分正\負(fù)輸入端與差分負(fù)\正輸出端之間跨接的可編程開關(guān)電容塊編程來實現(xiàn)傳感電容到該電容上電荷轉(zhuǎn)移的功能；與可編程主全差分運算放大器3的差分輸出端相連的兩個輸出緩沖器(標(biāo)號分別為4與5)，則分別由第一可編程從全差分運算放大器4和第二可編程從全差分運算放大器5實現(xiàn)。圖3a和圖3b中標(biāo)記為DlO的低通濾波器(未畫出)，可采用無源的RC低通濾波器來實現(xiàn)。D3和D4開關(guān)、D5和D6開關(guān)的時序相同由輔助的數(shù)字電路來實現(xiàn)開關(guān)的控制，輸出控制模塊的·時序和待測電容中間極板的Vm信號的時序相同也由輔助的數(shù)字電路模塊來實現(xiàn)，輸出控制模塊完成信號調(diào)制功能；圖4a和圖4b為驗證對傳感器信號處理的可編程的模擬單元實現(xiàn)模擬電路基本處理信號的能力和性能，我們以實現(xiàn)一個雙二次高通濾波器為例，具體配置見圖4a中粗線所示，每個電容的值在此不表示出來，其中可編程主全差分運算放大器對應(yīng)實例中的表示為①的運算放大模塊，第一可編程從全差分運算放大器4對應(yīng)標(biāo)示為②的運算放大模塊。該濾波器的時序由圖中的時鐘控制信號。”(^來完成。其中，標(biāo)記為Cpp+和Cpp-分別由可編程主全差分運算放大器3中跨接在差分正\負(fù)輸入端和內(nèi)接差分正\負(fù)輸入端之間的可編程開關(guān)電容塊中的電容來完成，實現(xiàn)初級濾波功能；標(biāo)記為CB-和C4-、CB+和C4+的電容分別由可編程的主全差分運算放大器3中跨接在內(nèi)接差分正負(fù)輸入端和差分負(fù)正輸出端之間的可編程開關(guān)電容塊來實現(xiàn)，其中CB+和CB-實現(xiàn)基本的電容作用，C4+和C4-實現(xiàn)正電阻狀態(tài)；標(biāo)記為C3-、C2-和C3+、C2+的可變電容分別由第一可編程開關(guān)電容組和第二可編程開關(guān)電容組中可編程開關(guān)電容塊中的可編程電容來實現(xiàn)，配合可編程開關(guān)電容塊中的開關(guān)實現(xiàn)正電阻的狀態(tài)；標(biāo)記為CA-和CA+的可變電容由第一可編程從全差分運算放大器4中跨接在差分正負(fù)輸入端和差分負(fù)正輸出端之間可編程開關(guān)電容塊來實現(xiàn)普通的可變電容的功能；輸出多路選擇器6輸出主全差分運算放大器的輸出，輸出控制模塊7配置成直通模式直接輸出輸出多路選擇器6的輸出；圖4b中對應(yīng)的各個開關(guān)的時序控制如表:
權(quán)利要求
1.一種對傳感器信號處理的可編程的模擬單元，其特征在于:所述可編程的模擬單元由第一可編程開關(guān)電容組、第二可編程開關(guān)電容組、可編程主全差分運算放大器、第一可編程從全差分運算放大器和第二可編程從全差分運算放大器、輸出多路選擇器、輸出控制模塊構(gòu)成；其中: 第一可編程開關(guān)電容組，具有a左數(shù)據(jù)端子、b左數(shù)據(jù)端子、c左數(shù)據(jù)端子、d左數(shù)據(jù)端子、a右數(shù)據(jù)端子、b右數(shù)據(jù)端子、c右數(shù)據(jù)端子、d右數(shù)據(jù)端子和e右數(shù)據(jù)端子；第一可編程開關(guān)電容組內(nèi)部具有多個可編程開關(guān)和電容；a右數(shù)據(jù)端子接收來自外部的正傳感器差分信號; 第二可編程開關(guān)電容組，具有A左數(shù)據(jù)端子、B左數(shù)據(jù)端子、C左數(shù)據(jù)端子、D左數(shù)據(jù)端子、A右數(shù)據(jù)端子、B右數(shù)據(jù)端子、C右數(shù)據(jù)端子、D右數(shù)據(jù)端子；第二可編程開關(guān)電容組內(nèi)部具有多個可編程開關(guān)和電容；D右數(shù)據(jù)端子接收來自外部的負(fù)傳感器差分信號； 可編程主全差分運算放大器，具有六個數(shù)據(jù)端，分別為外接差分正輸入端、外接差分負(fù)輸入端，內(nèi)接差分正輸入端、內(nèi)接差分負(fù)輸入端、第三差分正輸出端和第三差分負(fù)輸出端；外接差分正輸入端和外接差分負(fù)輸入端直接接收來自外部的正、負(fù)傳感器差分信號并分別連接到c左數(shù)據(jù)端子和B左數(shù)據(jù)端子上；內(nèi)接差分正輸入端和a左數(shù)據(jù)端子相連，內(nèi)接差分負(fù)輸入端和D左數(shù)據(jù)端子相連，第三差分負(fù)輸出端和c右數(shù)據(jù)端子相連，第三差分正輸出端和B右數(shù)據(jù)端子相連，同時也和e右數(shù)據(jù)端子相連；可編程主全差分運算放大器的內(nèi)部具有多個可編程開關(guān)和電容；可編程主全差分運算放大器，用于對來自外部的正、負(fù)傳感器差分信號做低噪聲放大、一級濾波、加減、微積分信號處理，生成并由第三差分正輸出端、第三差分負(fù)輸出端輸出信號處理后的主全差分信號； 第一可編程從全差分運算放大器，具有第一差分正輸入端、第一差分負(fù)輸入端、第一差分正輸出端和第一差分負(fù)輸出端；第一差分正輸入端和第一差分負(fù)輸入端分別與d左數(shù)據(jù)端子、A左數(shù)據(jù)端子相連，第一差分負(fù)輸出端和第一差分正輸出端分別和d右數(shù)據(jù)端子、A右數(shù)據(jù)端子相連；第一可 編程從全差分運算放大器內(nèi)部具有可編程開關(guān)和電容，用于對傳感器差分信號做次級放大、緩沖、加減、微積分、濾波處理，生成并由第一差分正輸出端和第一差分負(fù)輸出端輸出從全差分信號； 第二可編程從全差分運算放大器，具有第二差分正輸入端、第二差分負(fù)輸入端、第二差分正輸出端和第二差分負(fù)輸出端；所述第二差分正輸入端和第二差分負(fù)輸入端分別與b左數(shù)據(jù)端子和C左數(shù)據(jù)端子相連，第二差分負(fù)輸出端和第二差分正輸出端分別與b右數(shù)據(jù)端子和C右數(shù)據(jù)端子相連；第二可編程從全差分運算放大器內(nèi)部具有可編程開關(guān)和電容，用于對傳感器差分信號做次級放大、緩沖、加減、微積分、濾波處理，生成并由第二差分正輸出端和第二差分負(fù)輸出端輸出從全差分信號； -輸出多路選擇器，具有第四、第五、第六差分正、負(fù)輸入端和第四差分正輸出端、第四差分負(fù)輸出端；第四、第五、第六差分正、負(fù)輸入端分別與可編程主全差分運算放大器、第一可編程從全差分運算放大器、第二可編程從全差分運算放大器的所述差分正輸出端、差分負(fù)輸出端連接，用于從可編程主全差分運算放大器、第一可編程從全差分運算放大器、第二可編程從全差分運算放大器所述的差分正輸出端、差分負(fù)輸出端中選擇一路差分輸出信號并由第四差分正輸出端、第四差分負(fù)輸出端輸出； -輸出控制模塊，具有第七差分正輸入端、第七差分負(fù)輸入端、第五差分正輸出端和第五差分負(fù)輸出端；第七差分正負(fù)輸入端分別與輸出多路選擇器的第四差分正輸出端、第四差分負(fù)輸出端連接，接收輸出多路選擇器輸出的差分信號，通過輸出控制模塊內(nèi)部的開關(guān)編程對多路選擇器輸出的差分信號進行正負(fù)反相處理或調(diào)制處理，生成并由輸出控制模塊的第五差分正輸出端和第五差分負(fù)輸出端輸出正負(fù)反相或調(diào)制的差分輸出信號。
2.如權(quán)利要求1所述的對傳感器信號處理的可編程的模擬單元，其特征在于，所述輸出控制模塊是由第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)構(gòu)成，其中第一開關(guān)的左端和第二開關(guān)的左端相連并連接到輸出控制模塊的負(fù)輸入端上，第三開關(guān)的左端和第四開關(guān)的左端相連并連接到輸出控制模塊的正輸入端上，且第一開關(guān)的右端和第三開關(guān)的右端相連并連接到輸出控制模塊的負(fù)輸出端上，第二開關(guān)的右端和第四開關(guān)的右端相連并連接到輸出控制模塊正輸出端上，四個開關(guān)的控制信號為獨立編程控制或者由兩相非交疊時鐘控制，所述第一開關(guān)、第二開關(guān)、第三開關(guān)、第四開關(guān)組成乘法器或調(diào)制解調(diào)器，用于控制負(fù)輸出端和正輸出端的輸出狀態(tài)。
3.如權(quán)利要求1所述的對傳感器信號處理的可編程的模擬單元，其特征在于，所述第一可編程開關(guān)電容組和第二可編程開關(guān)電容組具有相同的電路結(jié)構(gòu)是由η個可編程開關(guān)電容塊和位于η個可編程開關(guān)電容塊兩側(cè)的m個多路選擇器構(gòu)成；每個可編程開關(guān)電容塊設(shè)有左端子和右端子；每個左端子和左側(cè)的一個多路選擇器的輸出端相連，每個右端子和右側(cè)的一個多路選擇器的輸出端相連個多路選擇器中每個多路選擇器的輸入信號通路數(shù)量為η, η彡3 ;多路選擇器的數(shù)量m = 2k, k為自然數(shù)。
4.如權(quán)利要求3所述的對傳感器信號處理的可編程的模擬單元，其特征在于，所述可編程開關(guān)電容塊由電容陣列和多個開關(guān)構(gòu)成，電容陣列為單獨的電容陣列，或是由多個可編程開關(guān)電容塊共享的電容陣列池構(gòu)成；所述電容陣列的電容數(shù)目為h，h為自然數(shù)；可編程開關(guān)電容塊中的開關(guān)是獨立編程控制或者由兩相非交疊時鐘控制，通過對開關(guān)的編程控制，用于實現(xiàn)可編程開關(guān)電容塊九種功能狀態(tài)。
5.如權(quán)利要求1所述的的對傳感器信號處理的可編程的模擬單元，其特征在于，所述可編程主全差分運算放大器是由一個帶有共模輸入/輸出反饋的低噪聲全差分運算放大單元、多個可編程開關(guān) 電容塊及輸出置位開關(guān)構(gòu)成；在低噪聲全差分運算放大單元的正輸入端與負(fù)輸出端之間跨接兩個并聯(lián)的可編程開關(guān)電容塊，并把所述正輸入端作為可編程主全差分運算放大器的內(nèi)接差分正輸入端，把所述負(fù)輸出端作為可編程主全差分運算放大器的差分負(fù)輸出端；在低噪聲全差分運算放大單元的負(fù)輸入端和正輸出端之間也并列跨接兩個可編程開關(guān)電容塊，把所述負(fù)輸入端作為可編程主全差分運算放大器的內(nèi)接差分負(fù)輸入端，把所述正輸出端作為可編程主全差分運算放大器的差分正輸出端；內(nèi)接差分正輸入端、外接差分正輸入端之間和內(nèi)接差分負(fù)輸入端、外接差分負(fù)輸入端之間各接一個可編程開關(guān)電容塊；低噪聲全差分運算放大單元的正輸出端、負(fù)輸出端分別通過一個開關(guān)連接到共模輸出調(diào)制端上，用于對低噪聲全差分運算放大單元輸出端電平進行置位；多個可編程開關(guān)電容塊作為可編程主全差分運算放大器可編程的內(nèi)部互聯(lián)結(jié)構(gòu)，配合所述低噪聲全差分運算放大單元，用于實現(xiàn)單個可編程主全差分運算放大器作為傳感器信號讀出的前端電路。
6.如權(quán)利要求1所述的對傳感器信號處理的可編程的模擬單元，其特征在于所述的第一可編程從全差分運算放大器和第二可編程從全差分運算放大器具有相同的結(jié)構(gòu)，是由裸差分運算放大器和可編程開關(guān)電容塊構(gòu)成，裸差分運算放大器內(nèi)部具有可編程開關(guān)，可編程開關(guān)為金屬氧化物半導(dǎo)體場效應(yīng)管MOS或者互補的金屬氧化物半導(dǎo)體場效應(yīng)管CMOS開關(guān)，實現(xiàn)關(guān)斷或閉合功能，將裸運算放大器配置成全差分運算放大器模式、單端輸出運算放大器模式或者比較器模式；裸差分運算放大器的正輸入端與負(fù)輸出端之間連接一個可編程開關(guān)電容塊，負(fù)輸入端與正輸出端之間連接一個可編程開關(guān)電容塊，通過可編程開關(guān)電容塊中的開關(guān)編程，實 現(xiàn)可編程從全差分運算放大器的多種形態(tài)。
全文摘要
本發(fā)明為對傳感器信號處理的可編程的模擬單元，具有第一可編程開關(guān)電容組，接收來自外部的傳感器差分信號；第二可編程開關(guān)電容組，接收來自外部的傳感器差分信號；可編程主全差分運算放大器，用于生成并輸出信號處理后的主全差分信號；第一可編程從全差分運算放大器，用于生成并輸出從全差分信號；第二可編程從全差分運算放大器，用于對生成并輸出從全差分信號；輸出多路選擇器，用于選擇并輸出一路差分輸出信號；輸出控制模塊，生成并輸出正負(fù)反相或調(diào)制的差分輸出信號。本發(fā)明可實現(xiàn)微小電容、微小電壓傳感信號讀出和模擬信號處理，應(yīng)用在角速度、加速度等物理量的傳感器信號檢測，適用于FPAA、FPMA以及PSOC電路中。
文檔編號H03F3/45GK103199806SQ20131004492
公開日2013年7月10日 申請日期2013年2月4日 優(yōu)先權(quán)日2013年2月4日
發(fā)明者楊海鋼, 程小燕, 吳其松, 朱文銳, 尹韜 申請人:中國科學(xué)院電子學(xué)研究所