領(lǐng)域

本發(fā)明涉及動(dòng)態(tài)電源軌控制，尤其涉及供應(yīng)給多個(gè)電源軌的功率的合并和拆分。

背景技術(shù)：

集成電路已變得日益復(fù)雜。由此，單個(gè)集成電路可以包括大量處理器。此外，每處理器的峰值電流也日益增大。相應(yīng)地，多個(gè)電源軌可被用于為不同類型的處理器供電。

概述

本發(fā)明允許動(dòng)態(tài)地管理和控制多個(gè)電源軌，包括諸如電源軌合并和拆分控制、電壓反饋控制、輸出電壓控制、動(dòng)態(tài)時(shí)鐘頻率和電壓縮放(DCVS)控制以及任務(wù)遷移控制之類的任務(wù)。

在一個(gè)實(shí)施例中，公開(kāi)了一種電源軌管理系統(tǒng)。該系統(tǒng)包括：多個(gè)電源軌，每個(gè)電源軌耦合到至少一個(gè)電源并被配置成支持多個(gè)類似配置的負(fù)載；以及被配置成基于該多個(gè)類似配置的負(fù)載的總功耗來(lái)合并和拆分該多個(gè)電源軌的電源軌控制器。

在另一實(shí)施例中，公開(kāi)了一種用于管理多個(gè)電源軌的設(shè)備。該設(shè)備包括：用于通過(guò)多個(gè)電源軌中的每個(gè)電源軌來(lái)將多個(gè)類似配置的負(fù)載耦合到至少一個(gè)電源的裝置；以及用于基于該多個(gè)類似配置的負(fù)載的總功耗來(lái)合并和拆分該多個(gè)電源軌的裝置。

在又一實(shí)施例中，公開(kāi)了一種用于管理多個(gè)電源軌的方法。該方法包括：通過(guò)多個(gè)電源軌中的每個(gè)電源軌來(lái)將多個(gè)類似配置的負(fù)載耦合到至少一個(gè)電源；以及基于該多個(gè)類似配置的負(fù)載的總功耗來(lái)合并和拆分該多個(gè)電源軌。

本發(fā)明的其它特征和優(yōu)點(diǎn)將從通過(guò)示例解說(shuō)本發(fā)明的諸方面的本描述而變得明了。

附圖簡(jiǎn)述

本發(fā)明的細(xì)節(jié)(就其結(jié)構(gòu)和操作兩者而言)可通過(guò)研究所附的附圖來(lái)部分收集，其中類似的附圖標(biāo)記指代類似的部分，并且其中：

圖1是解說(shuō)根據(jù)本發(fā)明的一個(gè)實(shí)施例的動(dòng)態(tài)電源軌管理系統(tǒng)的功能框圖；

圖2是解說(shuō)根據(jù)本發(fā)明的一個(gè)實(shí)施例的軌道合并和拆分過(guò)程的流程圖；以及

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的突出顯示電壓合并和拆分過(guò)程中所涉及的部分的動(dòng)態(tài)電源軌管理系統(tǒng)的部分視圖。

詳細(xì)描述

如以上所述，集成電路可以包括大量處理器。由此，多個(gè)電源軌可被用來(lái)為處理器供電。在存在多個(gè)電源軌的情況下，用于動(dòng)態(tài)電源軌控制和管理的諸系統(tǒng)和諸方法是合乎期望的。

如本文所描述的某些實(shí)施例允許動(dòng)態(tài)地管理和控制多個(gè)電源軌，包括諸如電源軌合并和拆分控制、電壓反饋控制、輸出電壓控制、動(dòng)態(tài)時(shí)鐘頻率和電壓縮放(DCVS)控制以及任務(wù)遷移控制之類的任務(wù)。在閱讀本描述之后，如何在各種實(shí)現(xiàn)和應(yīng)用中實(shí)現(xiàn)本發(fā)明將變得顯而易見(jiàn)。盡管本文將描述本發(fā)明的各種實(shí)現(xiàn)，但要理解，這些實(shí)現(xiàn)是僅作為示例而非限制來(lái)給出的。因此，對(duì)各種實(shí)現(xiàn)的本詳細(xì)描述不應(yīng)當(dāng)被解讀成限制本發(fā)明的范圍或廣度。

圖1是解說(shuō)根據(jù)本發(fā)明的一個(gè)實(shí)施例的動(dòng)態(tài)電源軌管理系統(tǒng)100的功能框圖。動(dòng)態(tài)電源軌管理系統(tǒng)100包括用于電源軌合并和拆分控制的電源軌控制器102和場(chǎng)效應(yīng)晶體管(FET)開(kāi)關(guān)104。電源軌控制器102與功率管理集成電路(PMIC)110協(xié)同操作。在電源軌合并和拆分控制的其他實(shí)施例中，可以使用除FET開(kāi)關(guān)以外的(諸)元件(諸如機(jī)械開(kāi)關(guān))。盡管圖1因僅存在兩個(gè)電源軌而示出僅一個(gè)開(kāi)關(guān)，但是在涉及兩個(gè)以上電源軌時(shí)，多個(gè)開(kāi)關(guān)被用來(lái)控制多個(gè)電源軌。

在圖1的所解說(shuō)實(shí)施例中，PMIC 110包括配置成向編群成群集(例如，群集A和群集B)的多個(gè)負(fù)載供電的多個(gè)開(kāi)關(guān)模式電源(SMPS)120、122、124、126以及其他元件，其中每個(gè)群集包括一組類似配置的處理器(例如，群集A的核-a1到核-a4和群集B的核-b1到核-b4)。群集A耦合到第一電源軌(電源軌A)130，而群集B耦合到第二電源軌(電源軌B)132。由此，在一個(gè)實(shí)施例中，多個(gè)類似配置的負(fù)載耦合到每個(gè)電源軌，其中術(shù)語(yǔ)“類似配置的負(fù)載”是指在大小、功率或其他相關(guān)特性(諸如吞吐量和處理功率)上類似的負(fù)載。另外，術(shù)語(yǔ)“負(fù)載”可以指任何類型的負(fù)載，包括處理器、存儲(chǔ)器、接口或不同類型的負(fù)載的組合。

在圖1的所解說(shuō)實(shí)施例中，PMIC 110向第一電源軌130分配一個(gè)SMPS 120，而向第二電源軌132分配三個(gè)SMPS 122、124、126。相應(yīng)地，在一個(gè)實(shí)施例中，核-a1到核-a4被配置為小型處理器，而核-b1到核-b4被配置為大型處理器。在異構(gòu)計(jì)算架構(gòu)中，小型處理器與具有較高性能和較高功耗的大型處理器相比具有較低性能和較低功耗。在圖1的示例中，因?yàn)镻MIC 110向耦合到小型處理器的第一電源軌130分配一個(gè)SMPS 120且向耦合到大型處理器的第二電源軌132分配三個(gè)SMPS 122、124、126，所以該大型處理器可被配置為在大小、所消耗功率量、吞吐量、MIPS評(píng)級(jí)和/或其他相關(guān)參數(shù)上比小型處理器大三倍。

在圖1的所解說(shuō)實(shí)施例中，群集A和群集B的諸核、電源軌控制器102、電源軌130、132和開(kāi)關(guān)104全部都駐留在片上系統(tǒng)(SoC)170上，并且SMPS 120-126駐留在PMIC 110內(nèi)。在替換實(shí)施例中，電源軌控制器102、電源軌130、132和開(kāi)關(guān)104可被包括在PMIC 110內(nèi)或者作為分開(kāi)的元件被包括在母板上。在另一替換實(shí)施例中，電源軌控制器102可以例如在SoC 170的諸核中的一個(gè)核上執(zhí)行的軟件中實(shí)現(xiàn)。

圖2是解說(shuō)根據(jù)本發(fā)明的一個(gè)實(shí)施例的軌道合并和拆分過(guò)程的流程圖200。在步驟210，軌道合并和拆分過(guò)程從耦合到電源軌的負(fù)載接收關(guān)于包括每個(gè)群集的當(dāng)前負(fù)載在內(nèi)的某些輸入條件的信息并確定軌道模式(即，合并或拆分)，以及在步驟220到252，生成/執(zhí)行輸出控制(例如，軌道模式、DCVS控制、任務(wù)控制、電壓控制以及核功率降低(CPR)/數(shù)字電流計(jì)(DCM)控制)。該過(guò)程的步驟210到252解說(shuō)了根據(jù)輸入條件生成和執(zhí)行的各種輸出控制。在步驟212，電源軌控制器102確定輸入條件是否必需拆分模式的改變。如果不要求改變，則該過(guò)程返回到步驟210。否則，如果要求拆分模式的改變，則在步驟214，電源軌控制器102確定電源軌是否應(yīng)當(dāng)被拆分或合并。如果輸入條件必需電源軌的合并，則執(zhí)行步驟220到232，否則如果輸入條件必需電源軌的拆分，則執(zhí)行步驟240到252。

表1

以上所示的表1概述了由電源軌控制器102根據(jù)輸入條件生成和執(zhí)行的各種輸出控制。在表1中所示的實(shí)施例中，輸出控制在假定群集A的負(fù)載是小型處理器而群集B的負(fù)載是大型處理器的情況下生成的。然而，在其他實(shí)施例中，群集A和群集B的諸處理器可被不同地配置。根據(jù)表1的第三行，當(dāng)群集A的負(fù)載低于預(yù)定義閾值A(chǔ)且群集B的負(fù)載低于另一預(yù)定義閾值B時(shí)，輸出控制由電源軌控制器102如下設(shè)置：使用軌道合并/拆分控制線144來(lái)拆分電源軌并且分開(kāi)地控制它們；針對(duì)每個(gè)群集分開(kāi)電壓和頻率控制142；任務(wù)遷移控制146不遷移任務(wù)；針對(duì)每個(gè)電源軌分開(kāi)電壓反饋環(huán)路160、162；針對(duì)每個(gè)群集分開(kāi)功率降低環(huán)路150；以及每處理器分開(kāi)測(cè)得的功率反饋148。負(fù)載可以用SoC 170中的嵌入式電流/功率計(jì)來(lái)以電流或功率進(jìn)行測(cè)量或者可以基于操作頻率、電壓和/或溫度來(lái)估計(jì)。在圖1中所示的一個(gè)示例中，群集A的負(fù)載包括四個(gè)小型處理器，而群集B的負(fù)載包括四個(gè)大型處理器，群集A的負(fù)載的總功耗的范圍從0到3W，群集B的負(fù)載的總功耗的范圍從0到12W，并且群集A+B的負(fù)載的總功耗的范圍從0到15W。另外，假定一個(gè)SMPS被連接到電源軌A且三個(gè)SMPS被連接到電源軌B(如圖1中所示)，閾值A(chǔ)被設(shè)為約3.5W，閾值B被設(shè)為約10.5W，并且閾值A(chǔ)B被設(shè)為約14W。如以上所述，電源軌控制器102接收以上輸入條件并生成輸出控制。

根據(jù)表1的第四行，當(dāng)群集A的負(fù)載低于預(yù)定義閾值A(chǔ)，且群集B的負(fù)載高于預(yù)定義閾值B，同時(shí)群集A+B的負(fù)載低于另一預(yù)定義閾值A(chǔ)B時(shí)，輸出控制如下設(shè)置：合并電源軌并將它們作為一個(gè)電源軌來(lái)控制；群集B的處理器超馳合并電源軌的電壓(即，群集B的處理器控制合并軌道的電壓并阻止群集A的處理器控制該合并軌道的電壓)，而群集A的處理器針對(duì)合并軌道上的軌道電壓調(diào)節(jié)其頻率；任務(wù)遷移控制可以包括群集A的處理器內(nèi)的任務(wù)的遷移(例如，并非在群集A的四個(gè)核之間展布任務(wù)，而是將任務(wù)遷移到一個(gè)或兩個(gè)核以使得剩余的核可以功率塌陷)或者從群集A的處理器到群集B的處理器的遷移(若需要)；用于合并電源軌的組合電壓反饋環(huán)路；以及用于所有群集的組合核功率降低(CPR)環(huán)路。CPR實(shí)時(shí)感測(cè)每個(gè)軌道上的剩余電壓裕度并執(zhí)行對(duì)供電電壓的精細(xì)粒度調(diào)節(jié)以用于功率降低。

根據(jù)表1的第五行，當(dāng)群集A的負(fù)載低于預(yù)定義閾值A(chǔ)，且群集B的負(fù)載高于預(yù)定義閾值B，同時(shí)群集A+B的負(fù)載也高于另一預(yù)定義閾值A(chǔ)B時(shí)，輸出控制如下設(shè)置：合并電源軌并將它們作為一個(gè)電源軌來(lái)控制；群集B的處理器超馳電壓，而用于群集A的處理器的功率塌陷；任務(wù)遷移控制可以包括群集A的處理器內(nèi)的所有任務(wù)遷移到群集B的處理器的遷移；用于合并電源軌的組合電壓反饋環(huán)路；用于所有群集的組合CPR環(huán)路；以及數(shù)字電流計(jì)(DCM)限制管理。DCM限制管理測(cè)量或估計(jì)每個(gè)軌道的電流并通過(guò)暫時(shí)地限制核性能或負(fù)載量來(lái)保護(hù)電源免受高峰值電流。

根據(jù)表1的第六行，當(dāng)群集A的負(fù)載顯著低于預(yù)定義閾值A(chǔ)(非常輕的負(fù)載)，且群集B的負(fù)載也顯著低于另一預(yù)定義閾值B(非常輕的負(fù)載)時(shí)，輸出控制如下設(shè)置：合并電源軌并將它們作為一個(gè)電源軌來(lái)控制；為所有群集設(shè)置相同的低操作電壓；任務(wù)遷移控制可以包括根據(jù)性能需求分配任務(wù)給群集A和B的處理器；用于合并電源軌的組合電壓反饋環(huán)路；以及用于所有群集的組合CPR環(huán)路。在一個(gè)實(shí)施例中，負(fù)載在其至少比預(yù)定義閾值A(chǔ)或B小50倍的情況下是“顯著低于”。由此，在其中閾值A(chǔ)為3.5W且閾值B為10.5W的以上示例中，群集A的負(fù)載在其低于約0.07W(或70mW)的情況下將是非常輕的負(fù)載，而群集B的負(fù)載在其低于約0.21W(或210mW)的情況下將是非常輕的負(fù)載。

返回到關(guān)于軌道合并和拆分過(guò)程的圖2，如果電源軌控制器102確定要合并電源軌，則執(zhí)行步驟220到232。在步驟220，電源軌控制器102取決于群集的負(fù)載水平而按需將任務(wù)遷移到其他處理器或群集。例如，當(dāng)群集A的負(fù)載低于預(yù)定義閾值A(chǔ)，且群集B的負(fù)載高于預(yù)定義閾值B，同時(shí)群集A+B的負(fù)載低于另一預(yù)定義閾值A(chǔ)B時(shí)，任務(wù)按需或在群集A的處理器內(nèi)被遷移或從群集A的處理器遷移到群集B的處理器。在另一示例中，當(dāng)群集A的負(fù)載低于預(yù)定義閾值A(chǔ)，且群集B的負(fù)載高于預(yù)定義閾值B，同時(shí)群集A+B的負(fù)載也高于另一預(yù)定義閾值A(chǔ)B時(shí)，群集A的處理器內(nèi)的所有任務(wù)被遷移到群集B的處理器。在又一個(gè)示例中，當(dāng)群集A的負(fù)載和群集B的負(fù)載兩者均非常輕時(shí)，任務(wù)遷移可能不是必需的，但是電源軌控制器102可以根據(jù)處理器的性能需求來(lái)確定是否要遷移任務(wù)。

一旦任務(wù)被恰適地遷移，在步驟222，驅(qū)動(dòng)諸群集的處理器的時(shí)鐘就由電源軌控制器102暫時(shí)地門控來(lái)暫停在處理器上運(yùn)行的所有進(jìn)程以使得處理器在當(dāng)前指令完成之際停止。在步驟224、226、228，電源軌控制器102合并電源軌的電壓。在步驟224，一個(gè)電源軌的目標(biāo)或參考電壓被設(shè)為與其他電源軌的電壓相同的電壓。例如，參照?qǐng)D1，電源軌A 130的目標(biāo)電壓被設(shè)為與電源軌B 132的電壓相同的電壓。該過(guò)程隨后在步驟226等待直至電源軌A 130上的電壓與電源軌B 132上的電壓相同。在步驟228，F(xiàn)ET開(kāi)關(guān)104被導(dǎo)通以合并電源軌。如上所述的合并電源軌上的電壓涉及使用圖1中所示的線140、160、162進(jìn)行電壓反饋控制。

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的動(dòng)態(tài)電源軌管理系統(tǒng)100的替換視圖，其突出顯示在電壓合并和拆分過(guò)程以及電壓反饋過(guò)程中所涉及的系統(tǒng)100的諸部分。在圖3的所解說(shuō)實(shí)施例中，核-a1到核-aN(N個(gè)核)被編群成耦合到電源軌A的群集A，而核-b1到核-bM(M個(gè)核)被編群成耦合到電源軌B的群集B。SMPS A1到SMPS Ax(x個(gè)SMPS)被編群成供應(yīng)電源軌A的電源組A(PS A)，而SMPS B1到SMPS By(y個(gè)SMPS)被編群成供應(yīng)電源軌B的電源組B(PS B)。

在電源軌被合并之前，電源軌A和電源軌B的功率電平由電源軌控制器102分開(kāi)管理。用于電源軌A的電壓反饋環(huán)路的電壓感測(cè)點(diǎn)在點(diǎn)A處，而用于電源軌B的電壓反饋環(huán)路的電壓感測(cè)點(diǎn)在點(diǎn)B處。電壓反饋環(huán)路是PMIC 110的一部分，其在特定點(diǎn)(例如，圖3中的點(diǎn)A或B)處感測(cè)電壓電平并將感測(cè)出的電壓反饋給每個(gè)電源(例如，SMPS)，每個(gè)電源調(diào)節(jié)其輸出電壓以將目標(biāo)電壓維持在特定點(diǎn)處。當(dāng)電源軌要被合并時(shí)，電源軌A的目標(biāo)電壓被設(shè)為與電源軌B的電壓相同的電壓(步驟224)，并且該過(guò)程等待直至電源軌A上的電壓與電源軌B上的電壓相同(步驟226)。一旦電源軌A上的電壓等于電源軌B上的電壓，F(xiàn)ET開(kāi)關(guān)104被導(dǎo)通以合并電源軌(步驟228)。在其他實(shí)施例中，F(xiàn)ET開(kāi)關(guān)104的配置可以包括在電源軌合并過(guò)程期間使多個(gè)小型FET開(kāi)關(guān)并聯(lián)，在該電源軌合并過(guò)程中在任一時(shí)間一個(gè)或幾個(gè)小型FET開(kāi)關(guān)被導(dǎo)通以使得合并逐漸地發(fā)生而不具有任何電流尖峰。電壓反饋環(huán)路隨后使用模擬復(fù)用器300(或其他開(kāi)關(guān)機(jī)構(gòu)；示出了2-1復(fù)用器)來(lái)合并(步驟230)以將PS A的感測(cè)點(diǎn)從點(diǎn)A移動(dòng)到點(diǎn)B。由此，將用于PS A(SMPS A1到SMPS An)的電源的電壓反饋環(huán)路與用于PS B(SMPS B1到SMPS Bn)的電源的電壓反饋環(huán)路合并。PS A的電源現(xiàn)在基于新感測(cè)出的電壓(在點(diǎn)B處)來(lái)將電源軌A的電壓電平調(diào)節(jié)為與電源軌B相同的電壓。

再次返回到圖2，一旦電源軌被合并，在步驟230，反饋環(huán)路(諸如電壓反饋環(huán)路、CPR反饋環(huán)路(用于核功率的微調(diào))以及DCM反饋環(huán)路)也被合并。如以上所述，組合各CPR和DCM反饋環(huán)路以用于所有群集。在步驟232，終止核時(shí)鐘門控并重新開(kāi)始核操作。

步驟240到252示出了由電源軌控制器102執(zhí)行的電源軌拆分過(guò)程，該電源軌拆分過(guò)程應(yīng)當(dāng)是在步驟220到232中所描述的合并過(guò)程的逆過(guò)程。作為在步驟214處作出的查詢的結(jié)果，如果輸入條件必需電源軌的拆分，則執(zhí)行步驟240到252。在步驟240，電源軌控制器102暫時(shí)地使用線150(圖1中)來(lái)門控驅(qū)動(dòng)群集的處理器的時(shí)鐘以暫停在處理器上運(yùn)行的所有進(jìn)程以使得處理器在當(dāng)前指令完成之際停止。在步驟242，電源軌控制器102關(guān)斷FET開(kāi)關(guān)104以拆分電源軌A和B。在步驟244，電源軌控制器102還向電壓反饋、DVCS、CPR、DCM控制邏輯通知關(guān)于電源軌的拆分。SMPS將隨后開(kāi)始針對(duì)每個(gè)電源軌驅(qū)動(dòng)不同電壓。在步驟246，電源軌控制器102或者(1)等待某個(gè)量的時(shí)間以供電源軌穩(wěn)定至某些目標(biāo)值、或者(2)周期性地感測(cè)電壓并等待直至傳感器指示目標(biāo)值。

在圖3中所示的示例中，在電源軌被拆分之前，電源軌A和電源軌B的功率電平被一起管理。用于電源軌A和電源軌B兩者的電壓反饋環(huán)路的電壓感測(cè)點(diǎn)在點(diǎn)B處。隨后通過(guò)關(guān)斷FET開(kāi)關(guān)104(步驟242)并分開(kāi)地設(shè)置用于電源軌A和電源軌B的目標(biāo)電壓(步驟244)來(lái)拆分電源軌。另外，該過(guò)程等待直至每個(gè)電源軌穩(wěn)定至設(shè)置的目標(biāo)電壓(步驟246)。在該時(shí)段期間，電源軌控制器102控制模擬復(fù)用器300(或其他任何開(kāi)關(guān)機(jī)構(gòu))來(lái)將PS A的電壓感測(cè)點(diǎn)從點(diǎn)B切換回到點(diǎn)A。由此，用于PS A(SMPS A1到SMPS An)的電源的電壓反饋環(huán)路與點(diǎn)A處的反饋感測(cè)點(diǎn)分開(kāi)。用于PS B的電源的電壓反饋環(huán)路使用點(diǎn)B處的反饋感測(cè)點(diǎn)來(lái)維護(hù)。由此，在圖3中，感測(cè)線360類似于圖1中的感測(cè)線160且感測(cè)線362類似于圖1中的感測(cè)線162。在其他實(shí)施例中，F(xiàn)ET開(kāi)關(guān)104可被實(shí)現(xiàn)為一組并聯(lián)的FET開(kāi)關(guān)。并聯(lián)的FET開(kāi)關(guān)中的每一個(gè)FET開(kāi)關(guān)使其源極端接連接到電源軌A并使其漏極端連接到電源軌B。并聯(lián)的FET開(kāi)關(guān)的柵極可被個(gè)體地控制。作為結(jié)果，一種結(jié)合電源軌A和B的方法可涉及導(dǎo)通并聯(lián)的FET開(kāi)關(guān)中的第一FET開(kāi)關(guān)，隨后導(dǎo)通該并聯(lián)的FET開(kāi)關(guān)中的第二FET開(kāi)關(guān)，并以此類推直至所有并聯(lián)的FET開(kāi)關(guān)均導(dǎo)通。相應(yīng)地，并聯(lián)的FET開(kāi)關(guān)的此逐漸導(dǎo)通防止電流尖峰，因?yàn)殡娫窜堿與電源軌B之間的電阻可以因個(gè)體的FET開(kāi)關(guān)被導(dǎo)通而隨時(shí)間減小。

再次回來(lái)參照?qǐng)D2，一旦電源軌被拆分，在步驟248，反饋環(huán)路(諸如電壓反饋環(huán)路、CPR反饋環(huán)路以及DCM反饋環(huán)路)也被拆分。在步驟250，終止核時(shí)鐘門控并重新開(kāi)始核操作。最后，在步驟252，任務(wù)按需被遷移到其他處理器/群集。

盡管以上描述了本發(fā)明的若干實(shí)施例，但本發(fā)明的許多變型是可能的。例如，盡管所解說(shuō)的實(shí)施例使用兩個(gè)電源軌和兩個(gè)負(fù)載群集，但可使用任何數(shù)目的電源軌和負(fù)載群集。另外，各個(gè)實(shí)施例的特征可在與以上所描述的不同的組合中進(jìn)行組合。此外，為了清楚和簡(jiǎn)要描述起見(jiàn)，已簡(jiǎn)化了對(duì)系統(tǒng)和方法的許多描述。許多描述使用特定標(biāo)準(zhǔn)的術(shù)語(yǔ)和結(jié)構(gòu)。然而，所公開(kāi)的系統(tǒng)和方法更廣泛地適用。

本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)，結(jié)合本文公開(kāi)的實(shí)施例所描述各種解說(shuō)性框和模塊能以各種形式實(shí)現(xiàn)。一些框和模塊已經(jīng)在上文以其功能性的形式作了一般化描述。此類功能性如何被實(shí)現(xiàn)取決于加諸于整體系統(tǒng)上設(shè)計(jì)約束。技術(shù)人員對(duì)于每種特定應(yīng)用可用不同的方式來(lái)實(shí)現(xiàn)所描述的功能性，但這樣的實(shí)現(xiàn)決策不應(yīng)被解讀成導(dǎo)致脫離了本發(fā)明的范圍。另外，在一個(gè)模塊、框或步驟內(nèi)的功能的編群是為了便于描述。具體功能或步驟可以從一個(gè)模塊或框中移除而不會(huì)脫離本發(fā)明。

結(jié)合本文所公開(kāi)的實(shí)施例描述的各種解說(shuō)性邏輯框、單元、步驟、組件以及模塊可用設(shè)計(jì)成執(zhí)行本文所描述的功能的處理器(諸如通用處理器)、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合來(lái)實(shí)現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，處理器可以是任何處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計(jì)算設(shè)備的組合，例如DSP與微處理器的組合、多個(gè)微處理器、與DSP核協(xié)作的一個(gè)或多個(gè)微處理器、或任何其他此類配置。另外，實(shí)現(xiàn)本文所描述的實(shí)施例和功能框以及模塊的電路可以使用各種晶體管類型、邏輯族和設(shè)計(jì)方法來(lái)實(shí)現(xiàn)。

提供以上對(duì)所公開(kāi)的實(shí)施例的描述是為了使本領(lǐng)域任何技術(shù)人員皆能制作或使用本發(fā)明。對(duì)這些實(shí)施例的各種修改對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的，且本文所描述的一般原理可被應(yīng)用于其它實(shí)施例而不背離本發(fā)明的精神或范圍。由此，將理解本文給出的描述和附圖表示本發(fā)明的當(dāng)前優(yōu)選實(shí)施例并且代表本發(fā)明所廣泛地構(gòu)想的主題。將進(jìn)一步理解，本發(fā)明的范圍完全涵蓋可對(duì)本領(lǐng)域技術(shù)人員顯而易見(jiàn)的其它實(shí)施例，并且本發(fā)明的范圍相應(yīng)地除了所附權(quán)利要求之外不受任何限制。