Dc-dc調(diào)節(jié)器的制造方法
【專利摘要】本發(fā)明涉及一種DC-DC調(diào)節(jié)器，包括：模式選擇器對DC-DC模塊的工作狀態(tài)標(biāo)志信號T_Flag所對應(yīng)的輸出電壓下降時間TOFF進(jìn)行計時，當(dāng)輸出電壓下降時間TOFF大于負(fù)載電流達(dá)到臨界電流IO_TH的第一時間TO_TH時，模式選擇器輸出第一信號TIL，當(dāng)?shù)谝恍盘朤IL的次數(shù)連續(xù)N次時，模式選擇器輸出第二信號ENM，并基于第二信號ENM使能LDO模塊，禁止DC-DC模塊，以使DC-DC調(diào)節(jié)器工作在LDO模式；LDO模塊采樣負(fù)載電流IO，當(dāng)負(fù)載電流IO大于m倍臨界電流IO_TH時，LDO模塊輸出第三信號IO_Flag，當(dāng)?shù)谌盘朓O_Flag持續(xù)時間大于第二時間TANTI時，模式選擇器輸出第四信號TIH，并基于第四信號TIH禁止LDO模塊，使能DC-DC模塊，以使DC-DC調(diào)節(jié)器工作在開關(guān)模式。在負(fù)載較低或待機(jī)時，本發(fā)明極大減小DC-DC調(diào)節(jié)器的功耗，延長電池的使用時間。
【專利說明】DC-DC調(diào)節(jié)器

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電子領(lǐng)域，尤其涉及一種超低待機(jī)功耗的直流（DirectCurrent, DC)-DC調(diào)節(jié)器。

【背景技術(shù)】
[0002] 在超小容量鋰電池供電的電子系統(tǒng)中，都采用降壓型DC-DC調(diào)節(jié)器為系統(tǒng)供電， 提高效率和延長電池使用時間。
[0003] 現(xiàn)有技術(shù)中，降壓型DC-DC調(diào)節(jié)器在滿載或較大負(fù)載時工作在脈沖寬度調(diào)制 (PulseWidthModulation，PWM)模式，此時的效率比較高，能夠達(dá)到90%左右；在負(fù)載較 小時，切換到脈沖頻率調(diào)制（PulseFrequencyModulation,PFM)模式，此時的效率會下 降，一般達(dá)到40% -80%;當(dāng)負(fù)載趨于空載或待機(jī)時，效率接近0%，此時功耗主要是內(nèi)部復(fù) 雜的模擬和數(shù)字控制以及驅(qū)動電路的功耗，一般情況下模擬和數(shù)字控制以及驅(qū)動電路的功 耗大約幾十微安。因此，現(xiàn)有技術(shù)中的降壓型DC-DC調(diào)節(jié)器因存在著較龐大的模擬和數(shù)字 控制以及驅(qū)動電路，在負(fù)載較低甚至在待機(jī)時，功耗較大，效率低。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的是解決現(xiàn)有技術(shù)中的降壓型DC-DC調(diào)節(jié)器在負(fù)載較低和待機(jī)時，功 耗較大、效率低的問題。
[0005] 本發(fā)明實施例提供了一種DC-DC調(diào)節(jié)器，所述DC-DC調(diào)節(jié)器包括：模式選擇器，LD0 模塊，DC-DC模塊；
[0006] 所述DC-DC模塊的輸出端連接至所述模式選擇器的第一輸入端，所述LD0模塊的 輸出端連接至所述模式選擇器的第二輸入端，所述模式選擇器的第二輸出端連接至LD0模 塊的使能端、并經(jīng)第一非門后連接至所述DC-DC模塊的使能端；
[0007] 模式選擇器對所述DC-DC模塊的工作狀態(tài)標(biāo)志信號T_Flag所對應(yīng)的輸出電壓下 降時間1^進(jìn)行計時，當(dāng)所述輸出電壓下降時間大于負(fù)載電流達(dá)到臨界電流的第一 時間T〇_th時，所述模式選擇器輸出第一信號TIL，當(dāng)所述第一信號TIL的次數(shù)連續(xù)N次時， 所述模式選擇器輸出第二信號ENM，并基于所述第二信號ENM使能所述LD0模塊，禁止所述 DC-DC模塊，以使所述DC-DC調(diào)節(jié)器工作在LD0模式；
[0008] 所述LD0模塊采樣負(fù)載電流L，當(dāng)所述負(fù)載電流L大于m倍所述臨界電流L?時， 所述LD0模塊輸出第三信號IQ_Flag，當(dāng)所述第三信號IQ_Flag持續(xù)時間大于第二時間TANn 時，所述模式選擇器輸出第四信號TIH，并基于所述第四信號TIH禁止所述LD0模塊，使能所 述DC-DC模塊，以使所述DC-DC調(diào)節(jié)器工作在開關(guān)模式；
[0009] 其中，所述N為正整數(shù)，所述m彡1.2。
[0010] 優(yōu)選地，所述模式選擇器包括：低功耗低頻率振蕩器LPLF0SC，第一計時器，第二 計時器，檢測模塊，RS觸發(fā)器，或門，第二非門；
[0011] 所述DC-DC模塊的工作狀態(tài)標(biāo)志信號T_Flag輸入至所述第一計時器的第一輸入 端，所述第一計時器的輸出端連接至所述檢測模塊的第一輸入端，所述檢測模塊的輸出端 連接至所述RS觸發(fā)器的第一輸入端，所述RS觸發(fā)器的第一輸出端連接至所述第一非門、第 二計時器的第一輸入端，所述RS觸發(fā)器的第二輸出端連接至所述第一計時器的第二輸入 端，所述LPLFOSC的第一輸出端連接至所述檢測模塊、所述帶隙模塊、所述第一計時器的第 三輸入端和所述第二計時器的第二輸入端，作為所述檢測模塊、帶隙模塊、第一計時器和第 二計時器的時鐘，所述第二計時器的輸出端連接至所述或門的第一輸入端，所述或門的輸 出端連接至所述RS觸發(fā)器的第二輸入端，所述DC-DC調(diào)節(jié)器的使能信號EN連接至所述第 二非門的輸入端，所述第二非門的輸出端連接至所述或門的第二輸入端；
[0012] 所述第一計時器用于對所述DC-DC模塊工作狀態(tài)標(biāo)志信號T_Flag所對應(yīng)的輸出 電壓下降時間進(jìn)行計時，當(dāng)所述輸出電壓下降時間大于負(fù)載電流達(dá)到臨界電流L TH的第一時間T〇_th時，所述第一計時器輸出第一信號TIL;
[0013] 所述檢測模塊用于對第一信號TIL的次數(shù)進(jìn)行檢測，當(dāng)所述第一信號TIL的次數(shù) 連續(xù)N次時，所述檢測模塊輸出第五信號LD0M，并將所述第五信號LD0M輸入給所述RS觸發(fā) 器；
[0014] 所述第二計時器用于接收當(dāng)所述負(fù)載電流L大于m倍所述臨界電流1<^時，所述 LD0模塊輸出的第三信號I^Flag，并對所述第三信號I^Flag的持續(xù)時間進(jìn)行計時，當(dāng)所述 第三信號I〇_Flag持續(xù)時間大于第二時間Tanti，所述第二計時器輸出第四信號TIH，并將所 述第四信號TIH輸入至所述或門的一端；
[0015] 所述直流DC-DC調(diào)節(jié)器的使能信號EN經(jīng)第二非門后生成的第六信號ENB輸入至 或門的另一端，所述或門輸出的第七有效信號PFMM輸入至所述RS觸發(fā)器；
[0016] 所述RS觸發(fā)器根據(jù)接收到的所述第五信號LD0M或第七信號PFMM，生成第二信號E匪和第八信號ENMB，根據(jù)所述第二信號E匪使能所述LD0模塊、禁止所述DC-DC模塊、使 能所述第二計時器，根據(jù)所述第八信號ENMB禁止所述第一計時器，又或者，根據(jù)所述第二 信號E匪禁止所述LD0模塊、使能所述DC-DC模塊、禁止所述第二計時器，根據(jù)所述第八信 號ENMB使能所述第一計時器。
[0017] 優(yōu)選地，所述DC-DC調(diào)節(jié)器包括：帶隙模塊；
[0018] 所述模式選擇器的第一輸出端連接至所述帶隙模塊的輸入端作為帶隙模塊時鐘， 所述模式選擇器的第二輸出端連接至帶隙模塊的控制端；
[0019] 所述LPLF0SC輸出低頻時鐘信號TCLK，當(dāng)所述DC-DC調(diào)節(jié)器工作在LD0模式時， 所述帶隙模塊根據(jù)其控制端的第二信號E匪工作在間歇模式。
[0020] 優(yōu)選地，所述DC-DC調(diào)節(jié)器還包括：電源；
[0021] 所述電源，用于為所述模式選擇器，LD0模塊，DC-DC模塊，帶隙模塊供電。
[0022] 優(yōu)選地，所述DC-DC調(diào)節(jié)器還包括：反饋網(wǎng)絡(luò)；
[0023] 所述反饋網(wǎng)絡(luò)，用于采樣DC-DC調(diào)節(jié)器的輸出電壓，產(chǎn)生的VFB信號反饋給LD0模 塊和DC-DC模塊。
[0024] 優(yōu)選地，所述第一時間為臨界時間，所述第二時間為抗干擾時間。
[0025] 優(yōu)選地，利用

【權(quán)利要求】
1. 一種直流DC-DC調(diào)節(jié)器，其特征在于，所述DC-DC調(diào)節(jié)器包括：模式選擇器，LDO模 塊，DC-DC模塊； 所述DC-DC模塊的輸出端連接至所述模式選擇器的第一輸入端，所述LD0模塊的輸出 端連接至所述模式選擇器的第二輸入端，所述模式選擇器的第二輸出端連接至LD0模塊的 使能端、并經(jīng)第一非門后連接至所述DC-DC模塊的使能端； 模式選擇器對所述DC-DC模塊的工作狀態(tài)標(biāo)志信號（T_Flag)所對應(yīng)的輸出電壓下降 時間（〇進(jìn)行計時，當(dāng)所述輸出電壓下降時間（〇大于負(fù)載電流達(dá)到臨界電流的 第一時間（T〇_th)時，所述模式選擇器輸出第一信號（TIL)，當(dāng)所述第一信號（TIL)的次數(shù)連 續(xù)N次時，所述模式選擇器輸出第二信號（ENM)，并基于所述第二信號（ENM)使能所述LD0 模塊，禁止所述DC-DC模塊，以使所述DC-DC調(diào)節(jié)器工作在LD0模式； 所述LD0模塊采樣負(fù)載電流（IJ，當(dāng)所述負(fù)載電流（IJ大于m倍所述臨界電流 時，所述LD0模塊輸出第三信號（IQ_Flag)，當(dāng)所述第三信號（IQ_Flag)持續(xù)時間大于第二 時間〇mTI)時，所述模式選擇器輸出第四信號（TIH)，并基于所述第四信號（TIH)禁止所述 LD0模塊，使能所述DC-DC模塊，以使所述DC-DC調(diào)節(jié)器工作在開關(guān)模式； 其中，所述N為正整數(shù)，所述m3 1.2。
2. 根據(jù)權(quán)利要求1所述的DC-DC調(diào)節(jié)器，其特征在于，所述模式選擇器包括：低功耗低 頻率振蕩器LPLF 0SC，第一計時器，第二計時器，檢測模塊，RS觸發(fā)器，或門，第二非門； 所述DC-DC模塊的工作狀態(tài)標(biāo)志信號（T_Flag)輸入至所述第一計時器的第一輸入端， 所述第一計時器的輸出端連接至所述檢測模塊的第一輸入端，所述檢測模塊的輸出端連接 至所述RS觸發(fā)器的第一輸入端，所述RS觸發(fā)器的第一輸出端連接至所述第一非門、第二計 時器的第一輸入端，所述RS觸發(fā)器的第二輸出端連接至所述第一計時器的第二輸入端，所 述LPLF 0SC的第一輸出端連接至所述檢測模塊、所述帶隙模塊、所述第一計時器的第三輸 入端和所述第二計時器的第二輸入端，作為所述檢測模塊、帶隙模塊、第一計時器和第二計 時器的時鐘，所述第二計時器的輸出端連接至所述或門的第一輸入端，所述或門的輸出端 連接至所述RS觸發(fā)器的第二輸入端，所述DC-DC調(diào)節(jié)器的使能信號（EN)連接至所述第二 非門的輸入端，所述第二非門的輸出端連接至所述或門的第二輸入端； 所述第一計時器用于對所述DC-DC模塊工作狀態(tài)標(biāo)志信號（T_Flag)所對應(yīng)的輸出電 壓下降時間進(jìn)行計時，當(dāng)所述輸出電壓下降時間（〇大于負(fù)載電流達(dá)到臨界電流 (lira)的第一時間（T〇_th)時，所述第一計時器輸出第一信號（TIL); 所述檢測模塊用于對第一信號（TIL)的次數(shù)進(jìn)行檢測，當(dāng)所述第一信號（TIL)的次數(shù) 連續(xù)N次時，所述檢測模塊輸出第五信號（LD0M)，并將所述第五信號（LD0M)輸入給所述RS 觸發(fā)器； 所述第二計時器用于接收當(dāng)所述負(fù)載電流（U大于m倍所述臨界電流時，所述 LD0模塊輸出的第三信號（IQ_Flag)，并對所述第三信號（IQ_Flag)的持續(xù)時間進(jìn)行計時， 當(dāng)所述第三信號（I^Flag)持續(xù)時間大于第二時間（T^D，所述第二計時器輸出第四信號 (TIH)，并將所述第四信號（TIH)輸入至所述或門的一端； 所述直流DC-DC調(diào)節(jié)器的使能信號（EN)經(jīng)第二非門后生成的第六信號（ENB)輸入至 或門的另一端，所述或門輸出的第七有效信號（PFMM)輸入至所述RS觸發(fā)器； 所述RS觸發(fā)器根據(jù)接收到的所述第五信號（LD0M)或第七信號（PFMM)，生成第二信號 (ENM)和第八信號（ENMB)，根據(jù)所述第二信號（ENM)使能所述LDO模塊、禁止所述DC-DC模 塊、使能所述第二計時器，根據(jù)所述第八信號（ENMB)禁止所述第一計時器，又或者，根據(jù)所 述第二信號（ENM)禁止所述LD0模塊、使能所述DC-DC模塊、禁止所述第二計時器，根據(jù)所 述第八信號（ENMB)使能所述第一計時器。
3. 根據(jù)權(quán)利要求1或2所述的DC-DC調(diào)節(jié)器，其特征在于，所述DC-DC調(diào)節(jié)器包括：帶 隙模塊； 所述模式選擇器的第一輸出端連接至所述帶隙模塊的輸入端作為帶隙模塊時鐘，所述 模式選擇器的第二輸出端連接至帶隙模塊的控制端； 所述LPLF 0SC輸出低頻時鐘信號（TCLK)，當(dāng)所述DC-DC調(diào)節(jié)器工作在LD0模式時，所 述帶隙模塊根據(jù)其控制端的第二信號E匪工作在間歇模式。
4. 根據(jù)權(quán)利要求1所述的DC-DC調(diào)節(jié)器，其特征在于，所述DC-DC調(diào)節(jié)器還包括：電 源； 所述電源，用于為所述模式選擇器，LD0模塊，DC-DC模塊，帶隙模塊供電。
5. 根據(jù)權(quán)利要求1所述的DC-DC調(diào)節(jié)器，其特征在于，所述DC-DC調(diào)節(jié)器還包括：反饋 網(wǎng)絡(luò)； 所述反饋網(wǎng)絡(luò)，用于采樣DC-DC調(diào)節(jié)器的輸出電壓，產(chǎn)生的VFB信號反饋給LD0模塊和 DC-DC模塊。
6. 根據(jù)權(quán)利要求1所述的DC-DC調(diào)節(jié)器，其特征在于，所述第一時間為臨界時間，所述 第二時間為抗干擾時間。
V_2)，CPAKA是DC-DC模塊中功率開關(guān)管的總的寄生電容，IP是電感電流峰值。
9.根據(jù)權(quán)利要求1所述的DC-DC調(diào)節(jié)器，其特征在于，所述LD0模塊共享DC-DC模塊 中的誤差放大器、功率開關(guān)管的上管的全部或者一部分作為所述LD0模塊的調(diào)整管，所述 LPLF 0SC共享DC-DC模塊中的高頻振蕩器。
【文檔編號】H02M3/10GK104348359SQ201410606047
【公開日】2015年2月11日 申請日期:2014年10月31日 優(yōu)先權(quán)日:2014年10月31日
【發(fā)明者】王才寶, 王釗 申請人:無錫中星微電子有限公司