電源設(shè)備控制電路的制作方法
【專利摘要】本發(fā)明提供了一種峰值電流達(dá)到時間檢測電路。通過抑制在過電流檢測后流過開關(guān)元件的電流中的波動來執(zhí)行過電流保護(hù)。一種峰值電流達(dá)到時間檢測電路，檢測直到流過開關(guān)元件的電流達(dá)到峰值為止所需要的峰值電流到達(dá)時間。一種電壓差檢測電路，包括1/2時間檢測電路，其檢測開關(guān)元件的前一個周期的導(dǎo)通時間的1/2時間，所述電壓差檢測電路檢測當(dāng)檢測流向負(fù)載的過電流時使用的基準(zhǔn)電壓和檢測到在1/2時間流過該開關(guān)元件的電流的信號之間的電壓差。一種延遲時間調(diào)整電路，基于該峰值電流達(dá)到時間和該電壓差中的至少一個，該延遲時間調(diào)整電路在檢測所述過電流后，執(zhí)行對于所發(fā)生的延遲時間的調(diào)整與控制，直到開關(guān)元件被截止時為止。
【專利說明】電源設(shè)備控制電路
[0001]發(fā)明背景
1.發(fā)明領(lǐng)域
[0002]本技術(shù)涉及執(zhí)行過電流保護(hù)的電源設(shè)備控制電路。
[0003]2.【背景技術(shù)】的描述
[0004]開關(guān)電源的交流(AC)/直流(DC)轉(zhuǎn)換器是將AC電壓轉(zhuǎn)換為DC電壓的電路，且廣泛采用回掃作為電路系統(tǒng)。
[0005]回掃AC/DC轉(zhuǎn)換器，包括包含變壓器和開關(guān)晶體管(例如，MOSFET:金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的回掃轉(zhuǎn)換器，使用該回掃轉(zhuǎn)換器來由電壓獲得期望的DC電壓，其中通過二極管橋來整流AC電壓。
[0006]此外，在這一種類的AC/DC轉(zhuǎn)換器中包括，控制集成電路(1C)，用于執(zhí)行輸出電壓的穩(wěn)定提供，并對抗諸如AC輸入電壓或負(fù)載中的波動、或溫度的變化等因子。
[0007]該控制1C，部署在回掃轉(zhuǎn)換器的變壓器的初級側(cè)上，基于在變壓器的次級側(cè)上的輸出電壓的信息來反饋控制MOSFET的開關(guān)，藉此維持輸出電壓恒定。
[0008]其間，當(dāng)連接在AC/DC轉(zhuǎn)換器的輸出側(cè)上的負(fù)載變得更大或短路時，存在流過回掃轉(zhuǎn)換器的MOSFET或變壓器的電流變大因此導(dǎo)致元件擊穿的擔(dān)心。
[0009]由于此，該控制IC包括過電流保護(hù)(OCP)功能，其采取通過限制流過MOSFET的電流以使等于或大于特定值的輸出電流不流動的方式來保護(hù)電路。
[0010]作為OCP功能的已知技術(shù)，提出了一種技術(shù)，其中通過電平移動振蕩器的三角波并將其用作OCP功能的基準(zhǔn)電壓來使得峰值電流恒定，且藉此使得在低輸入電壓時基準(zhǔn)電壓較高，且使得在高輸入電壓時基準(zhǔn)電壓較低(美國專利申請?zhí)?008/0291700)。還提出了一種技術(shù)，其中檢測AC輸入電壓，且根據(jù)所檢測到的AC輸入電壓來改變OCP功能的基準(zhǔn)電壓(JP-A-2002-153047)。
[0011]該OCP功能限制了部署于變壓器的初級側(cè)上的開關(guān)元件(例如，M0SFET，下文還簡稱為MOSFET作為開關(guān)元件的代表)的峰值電流。特定地，該控制IC將與流過MOSFET的電流成比例的電壓與基準(zhǔn)電壓進(jìn)行比較，當(dāng)檢測到超過基準(zhǔn)電壓的電壓時意識到生成過電流，并執(zhí)行停止MOSFET的開關(guān)的控制。
[0012]在這個情況下，發(fā)生延遲，直到控制IC在檢測到過電流后實際上停止了 MOSFET的開關(guān)之時。因此，即使檢測到過電流時，開關(guān)并不立即停止，且過電流流動達(dá)延遲時間。
[0013]其間，由于AC輸入電壓的變化引起在流過MOSFET的漏電流的上升斜率中發(fā)生變化，且當(dāng)AC輸入電流較低時漏電流的斜率較平緩，而當(dāng)AC輸入電壓較高時漏電流的斜率較陡峭。這是由于通過其漏電流流過的變壓器的電感引起的。
[0014]此處，例如，當(dāng)OCP功能的基準(zhǔn)電壓位于恒定水平時，在當(dāng)漏電流的斜率較平緩時流過其中OPC起作用的延遲時間區(qū)域的漏電流的最大值(峰值電流)和當(dāng)漏電流的斜率較為陡峭時流過其中OPC起作用的延遲時間區(qū)域的漏電流的最大值之間存在差異。
[0015]以此方式，由于AC輸入電壓中的變化引起在其中OPC功能起作用的延遲時間區(qū)域內(nèi)流過的漏電流中發(fā)生差異，已經(jīng)描述的目前已知的技術(shù)(美國專利申請N0.2008/0291700和JP-A-2002-153047)采用了其中基于AC輸入電壓的變化來適應(yīng)性地改變基準(zhǔn)電壓的配置，由此使得峰值電流恒定。
[0016]然而，由于回掃轉(zhuǎn)換器中變壓器的初級繞組的電感值的變化，MOSFET的漏電流的上升的斜率也變化。由于此，取決于所使用的變壓器，峰值電流不可維持恒定值。
[0017]使用上述已知技術(shù)，不可處理由于變壓器初級繞組上的電感值的變化引起的峰值電流的變化，且存在的問題在于難以實現(xiàn)總是穩(wěn)定的OCP功能。

【發(fā)明內(nèi)容】

[0018]本技術(shù)已考慮了這類要點，本技術(shù)的目的在于，提供電源設(shè)備控制電路，其通過抑制流過開關(guān)元件的電流中的波動來執(zhí)行穩(wěn)定的過電流保護(hù)。
[0019]為了實現(xiàn)該目的，提供了 一種電源設(shè)備控制電路，該電路基于開關(guān)元件的導(dǎo)通/截止，將經(jīng)整流的交流輸入電壓轉(zhuǎn)換為直流輸出電壓，并提供至負(fù)載。該電源設(shè)備控制電路包括峰值電流到達(dá)時間檢測電路，其檢測到流過該開關(guān)元件的電流到達(dá)峰值所需要的峰值電流的到達(dá)時間；電壓差檢測電路，包括A時間檢測電路，該A時間檢測電路檢測A時間，所述A時間是開關(guān)元件的前一個周期的導(dǎo)通時間的A (0〈A〈1)倍長，該電壓差檢測電路檢測在檢測流向負(fù)載的過電流時所使用的基準(zhǔn)電壓和在A時間檢測流過開關(guān)元件的電流而得的電流信號的值之間的電壓差；和延遲時間調(diào)整電路，在檢測過電流后，基于峰值電流到達(dá)時間和電壓差中的至少一個，延遲時間調(diào)整電路執(zhí)行對于所發(fā)生的延遲時間的調(diào)整與控制，直到開關(guān)元件被截止時為止。
[0020]通過抑制流過開關(guān)元件的峰值電流中的波動，可以執(zhí)行穩(wěn)定的過電流保護(hù)。
【專利附圖】

【附圖說明】
[0021]圖1是示出電源設(shè)備控制電路的配置的示例的示圖。
[0022]圖2是示出開關(guān)電源設(shè)備的電路配置的示例的示圖。
[0023]圖3示出當(dāng)OCP運(yùn)行時的時序圖的示圖。
[0024]圖4A和4B是示出當(dāng)AC輸入電壓變化時峰值電流中的差異的示圖。
[0025]圖5是示出其中根據(jù)開關(guān)元件的導(dǎo)通時間的長度而變化的過電流檢測水平的情況的示圖。
[0026]圖6是示出當(dāng)電感值變化時的過電流檢測水平的示圖。
[0027]圖7是用于示出每一個參數(shù)的定義的示圖。
[0028]圖8是用于示出第一實施例的操作的示圖。
[0029]圖9是用于示出第二實施例的操作的示圖。
[0030]圖10是示出控制IC的電路框圖配置的示圖。
[0031]圖11是示出延遲時間控制電路的框圖配置的示圖。
[0032]圖12是示出Tp檢測電路的配置的示例的示圖。
[0033]圖13是示出Tp檢測電路的時序圖的示圖。
[0034]圖14是示出DVCS檢測電路的配置的示例的示圖。
[0035]圖15是示出DVCS檢測電路的時序圖的示圖。[0036]圖16是示出Tp/2檢測電路的配置的示例的示圖。
[0037]圖17是示出Tp/2檢測電路的時序圖的示圖。
[0038]圖18是示出延遲時間調(diào)整電路的配置的示例的示圖。
【具體實施方式】
[0039]在下文中，將參考附圖給出對各種實施方式的描述。圖1是示出電源設(shè)備控制電路的配置的示例的示圖。電源設(shè)備中包括電源設(shè)備控制電路5-1，該控制電路基于開關(guān)元件的導(dǎo)通/截止，將經(jīng)整流的交流輸入電壓轉(zhuǎn)換為直流輸出電壓，并提供至負(fù)載。
[0040]該控制電路5-1具有峰值電流到達(dá)時間檢測電路5a、電壓差檢測電路5b、和延遲時間調(diào)整電路5c。該電壓差檢測電路5b包括1/2時間檢測電路5b-l。
[0041]例如，峰值電流到達(dá)時間檢測電路5a生成與開關(guān)元件的前一個周期的導(dǎo)通時間成比例的信號，作為代表流過開關(guān)元件的電流到達(dá)峰值所需要的峰值電流到達(dá)時間的信號。電壓差檢測電路5b，包括1/2時間檢測電路5b-l在內(nèi)，基于該信號檢測開關(guān)元件的前一個周期的導(dǎo)通時間的1/2時間、檢測當(dāng)檢測到過電流流至負(fù)載時使用的基準(zhǔn)電壓和在1/2時間檢測到流過該開關(guān)元件的電流的信號之間的電壓差。
[0042]在本發(fā)明中，理論上，1/2時間檢測電路足以檢測達(dá)前一個周期導(dǎo)通時間A倍長(0〈A〈1)的時間(在這個情況下，將該1/2時間檢測電路稱為A時間檢測電路更為合適)，但下文中，將主要對于其中A=l/2的實施例給出描述。
[0043]延遲時間調(diào)整電路5c，基于峰值電流到達(dá)時間和電壓差中的至少一個，執(zhí)行對于所發(fā)生的延遲時間的調(diào)整與控制，直到在檢測過電流后開關(guān)元件被截止之時為止。
[0044]此處，圖1中所示的g0到g2示出從控制電路5-1的OCP功能起作用以檢測過電流直到開關(guān)元件截止時為止流過開關(guān)元件的漏電流，其中垂直軸是電流、且水平軸是時間。并且，該圖示出當(dāng)OCP功能的過電流檢測水平L (對應(yīng)于基準(zhǔn)電壓)是恒定水平時開關(guān)元件的峰值電流。
[0045]在圖gl中，相對于延遲時間Tl，峰值電流是P1。在圖g2中，相對于延遲時間T2，峰值電流是P2。
[0046]在這個情況下，圖gl中的延遲時間Tl被縮短至延遲時間T0，如圖g0中所示，且漏電流被抑制增加，由此設(shè)置峰值電流PO。并且，圖g2中的延遲時間T2被延長為延遲時間T0，如圖g0中所示，且漏電流更為增加，由此設(shè)置峰值電流PO (P2〈P0〈P1)。
[0047]以此方式，控制電路5-1被配置為通過調(diào)整和控制延遲時間來使得峰值電流恒定。通過這樣做，可以不僅處理AC輸入電壓中的變化、還處理變壓器初級繞組電感值的變化，且可以通過抑制流過開關(guān)元件的電流中的波動來執(zhí)行穩(wěn)定的過電流保護(hù)。
[0048]接著，使用圖2到6，將給出關(guān)于本技術(shù)要解決的問題的詳細(xì)描述。圖2是示出開關(guān)電源設(shè)備的電路配置的示例的示圖。圖2示出回掃開關(guān)電源設(shè)備100，其具有控制IC8用于脈寬調(diào)制(PWM)控制。在圖2中，回掃轉(zhuǎn)換器包括至少變壓器T、二極管19、電容器20、和MOSFETI7o
[0049]AC輸入I經(jīng)由構(gòu)成輸入濾波器的變壓器2和電容器3提供至二極管橋4，且被整流為直流輸入電壓。
[0050]電容器5，設(shè)置在二極管橋4和地之間，具有吸收開關(guān)噪聲的功能。并且，二極管6經(jīng)由限流電阻器7向控制IC的VH端子提供半波整流的AC輸入I。向VH端子提供的輸入電流受到限流電阻器7的限制。
[0051]用于向控制IC8提供加熱閉鎖保護(hù)的熱敏電阻器9連接至控制IC8的LAT端子。并且，經(jīng)由電容器10和電阻器11構(gòu)成的噪聲濾波器，感測電阻器12的電壓被輸入至控制IC8的CS端子。
[0052]控制IC8的VCC端子(其也被連接至電容器13的一端)，經(jīng)由回流保護(hù)二極管14，被連接至變壓器T的輔助繞組15。
[0053]當(dāng)PWM控制進(jìn)行時，電容器13維持向控制IC8提供的電源電壓。并且，回流保護(hù)二極管14動作從而防止來自VCC端子的電流回流至輔助繞組15。
[0054]變壓器T的初級繞組16的一端連接至電容器5，且另一端連接至MOSFET的漏極端子。并且，M0SFET17的源極端子經(jīng)由感測電阻器12接地，且由感測電阻器12來檢測流過MOSFET17的漏電流Ids。
[0055]S卩，在感測電阻器12中，M0SFET17的導(dǎo)通電流被轉(zhuǎn)換為與導(dǎo)通電流成比例的電壓信號，且該電壓信號(電流檢測信號)經(jīng)由噪聲濾波器提供至控制IC8的CS端子。
[0056]變壓器T的次級繞組18的一端連接至二極管19，且進(jìn)一步經(jīng)由電容器20而接地。電容器20的電壓通過光電耦合器21從次級側(cè)傳送至初級側(cè)，作為與提供至負(fù)載25的輸出電壓相關(guān)的信息。
[0057]光電耦合器21串聯(lián)連接至分流調(diào)整器22，分割輸出電壓的電阻器23和24的連接點連接至分流調(diào)整器22，且分流調(diào)整器22比較所分割的輸出電壓的值和未示出的基準(zhǔn)電壓。
[0058]作為此舉的結(jié)果，次級側(cè)輸出電壓相對于基準(zhǔn)電壓的錯誤信息被轉(zhuǎn)換為電流信號，且負(fù)載信息由該電流信號傳送至初級側(cè)驅(qū)動光電耦合器21。
[0059]在使用PWM控制的控制IC8構(gòu)成的開關(guān)電源設(shè)備100中，經(jīng)整流的AC輸入電壓經(jīng)由變壓器T通過控制M0SFET17的開關(guān)操作轉(zhuǎn)換為預(yù)定DC電壓。
[0060]如上所述，在由IC電路配置的控制IC8中，經(jīng)由分流調(diào)整器22和光電耦合器21，輸出至位于變壓器T的次級側(cè)上的負(fù)載25的負(fù)載信息，通過經(jīng)反饋至控制IC8的FB端子，而被檢測出。
[0061]并且，通過感測電阻器12來將M0SFET17的漏電流轉(zhuǎn)換為電壓，且在控制IC8的CS端子處檢測該電壓。通過比較FB端子的電壓和CS端子的電壓，以及通過可變地控制來自O(shè)UT端子的M0SFET17的導(dǎo)通寬度，可以PWM控制該開關(guān)電源，且藉此可以調(diào)整提供至次級側(cè)負(fù)載25的功率。
[0062]此處，控制IC8的OCP功能被設(shè)計為使得控制IC8中的比較器來比較CS端子處檢測到的電壓和控制IC8內(nèi)的基準(zhǔn)電壓，且當(dāng)CS端子的電壓變得等于或高于基準(zhǔn)電壓時，停止M0SFET17的開關(guān)。然而，在CS端子電壓已經(jīng)高于基準(zhǔn)電壓后，直到M0SFET17實際上停止為止，發(fā)生延遲時間。
[0063]圖3示出當(dāng)OCP運(yùn)行時的時序圖的示圖。該時序圖示出M0SFET17的漏電流Ids (MOS Ids)、基準(zhǔn)電壓、CS端子的電壓、內(nèi)部比較器的輸出電壓、OUT端子的電壓、和MOSFET17的柵極電壓之間的關(guān)系。
[0064]如圖3中所示，在時間tl，M0SFET17的柵電壓還沒有被截止(沒有到達(dá)指示OFF的電壓)，在此時CS端子的電壓超過基準(zhǔn)電壓，但是M0SFET17的柵電壓在延遲時間Tdly后被截止，且開關(guān)被停止。
[0065]由于上文所示的連接至CS端子的噪聲濾波器引起的傳播延遲、由于控制IC8的內(nèi)部電路引起的傳播延遲、MOSFET17的操作延遲等，是所發(fā)生的這種類型的延遲時間的主要延遲因子的原因。
[0066]并且，當(dāng)發(fā)生這種類型的延遲時間時，存在流過M0SFET17的峰值電流根據(jù)操作情況而變化的問題。這是由于，例如，當(dāng)AC輸入電壓變化時，如上所述，流過變壓器T的初級側(cè)繞組的電流的斜率變化，且當(dāng)AC輸入電壓較高時電流的斜率增加，而當(dāng)AC輸入電壓降低時電流斜率減少，從而在延遲時間過程中，在電流斜率中發(fā)生差異。
[0067]圖4A和4B是示出當(dāng)AC輸入電壓變化時峰值電流的差異的示圖。垂直軸是電流，且水平軸是時間。并且，圖4A示出其中AC輸入電壓較低的情況，且圖4B示出其中AC輸入電壓較高的情況，每個圖都示出在每一個延遲時間區(qū)域內(nèi)峰值電流的差異。
[0068]當(dāng)M0SFET17被導(dǎo)通時流動的漏電流Ids已經(jīng)達(dá)到過電流檢測水平(此時的CS端子電壓對應(yīng)于基準(zhǔn)電壓)后，MOSFET17被截止，但是需要特定延遲時間Tdly，如圖4A中所示，直到漏電流Ids被實際截止。
[0069]并且，在其中來自AC輸入I的AC輸入電壓高于圖4A中所示的情況下，如圖4B中所示，當(dāng)M0SFET17被導(dǎo)通時流過變壓器T的初級繞組16的電流的斜率增加。
[0070]斜率的角度取決于初級繞組16的電感值，但是當(dāng)AC輸入電壓較低時斜率較平緩，且到AC輸入電壓較高時斜率較陡峭。
[0071]此處，用于檢測控制IC8的內(nèi)部比較器中的過電流的基準(zhǔn)電壓被設(shè)置為恒定值。由于此，電感電流(=Ids)流動同時上升達(dá)延遲時間Tdly，在M0SFET17截止時的峰值電流變得很高以使來自AC輸入I的輸入電壓較高。
[0072]并且，由于負(fù)載25中設(shè)置的峰值電流一般由當(dāng)AC輸入電壓較低時的過電流檢測水平所確定，當(dāng)AC輸入電壓較高時電流變得比設(shè)計者所期望的過電流檢測水平更高。
[0073]因此，在PWM控制的已知回掃電源中，使得MOSFET、變壓器T等的額定電流更高，這是導(dǎo)致電源設(shè)備成本和大小增加的原因。
[0074]同時，為了抑制這種現(xiàn)象，通過適應(yīng)性地改變上述類型的已知技術(shù)的過電流檢測水平來使得峰值電流恒定(美國專利申請N0.2008/0291700和JP-A-2002-153047)。
[0075]圖5是示出其中根據(jù)開關(guān)元件的導(dǎo)通時間的長度而變化的過電流檢測水平的情況的不圖。垂直軸是電流，且水平軸是時間。
[0076]在其中其他條件都一樣的情況下，AC輸入電壓越高、開關(guān)元件的導(dǎo)通時間越短，當(dāng)漏電流Ids達(dá)到過電流檢測水平時是較短的導(dǎo)通時間，控制IC8判斷AC輸入電壓較高，且過電流檢測水平變得較低。通過以此方式根據(jù)開關(guān)元件的導(dǎo)通時間的長度來不斷地改變過電流檢測水平，可以在不依賴AC輸入電壓的情況下保持M0SFET17的過電流保護(hù)的峰值電流恒定。然而，使用上述已知技術(shù)中的這種方法，存在問題在于，當(dāng)變壓器初級繞組的電感值變化時，可能無法使得M0SFET17的峰值電流恒定。
[0077]圖6是示出當(dāng)電感值變化時的過電流檢測水平的示圖。當(dāng)電感值減少至1/2時，有必要使得過電流檢測水平的斜率加倍。
[0078]以此方式，因為當(dāng)變壓器初級繞組的電感值變化時最佳過電流檢測水平也變化，可能無法使得M0SFET17的峰值電流恒定。由于此，存在的問題在于，取決于所使用的變壓器，無法使得峰值電流恒定。
[0079]已考慮了這些要點而構(gòu)想出本技術(shù)，本技術(shù)提供了電源設(shè)備控制電路，在不受所使用的變壓器的影響的情況下，通過抑制流過開關(guān)元件的電流中的波動并使得峰值電流恒定來執(zhí)行穩(wěn)定的過電流保護(hù)。
[0080]接著，下文將對于本技術(shù)給出詳細(xì)描述。本技術(shù)的第一實施例為，檢測直到MOSFET17的漏電流達(dá)到峰值所需的峰值電流到達(dá)時間(下文稱為時間Tp)、并基于所檢測到的時間Tp的參數(shù)來調(diào)整延遲時間Tdly。
[0081 ] 并且，本技術(shù)的第二實施例使得，基于當(dāng)檢測到流向負(fù)載的過電流時的基準(zhǔn)電壓和在M0SFET17的前一個開關(guān)周期的導(dǎo)通時間的1/2時間的基準(zhǔn)電壓之間的電壓差的參數(shù)來調(diào)整延遲時間Tdly。
[0082]圖7是用于示出每一個參數(shù)的定義的示圖。垂直軸是電壓，且水平軸是時間。CS端子電壓VCS，VCS是在控制IC的CS端子處檢測到的電壓，是與當(dāng)M0SFET17導(dǎo)通時的漏電流成比例的電壓信號。
[0083]基準(zhǔn)電壓Vr是用于檢測在控制IC中生成的過電流的電壓電平。
[0084]比較器輸出電壓Vcomp是控制IC的內(nèi)部比較器的輸出波形的電壓信號。當(dāng)CS端子電壓VCS低于基準(zhǔn)電壓V3時，內(nèi)部比較器輸出L電平，且當(dāng)CS端子電壓VCS超過基準(zhǔn)電壓V3時輸出H電平。
[0085]時間Tp是直到CS端子電壓VCS達(dá)到基準(zhǔn)電源V3的電平時所需要時間。在這個實施例中，開關(guān)元件的導(dǎo)通時間的長度被設(shè)置為峰值電流到達(dá)時間，如上所述，但是也可以使用圖7中所示的Tp作為直到M0SFET17的漏電流達(dá)到其峰值所需的峰值電流到達(dá)時間。由于這兩個峰值電流到達(dá)時間均與延遲時間相關(guān)，它們與嚴(yán)格意義上的峰值電流到達(dá)時間略有不同，但以使用本發(fā)明的峰值電流到達(dá)時間(1/2時間檢測或A時間檢測)的方式可忽略差異的影響。下文中，在圖7中所示的Tp或開關(guān)元件的導(dǎo)通時間的長度的意義上，將使用時間Tp0
[0086]電壓VCS/2是在當(dāng)MOSFET17被導(dǎo)通時所需的導(dǎo)通時間的一半時間(下文稱為時間Tp/2)處的CS端子的電壓。并且，電壓差DVCS是基準(zhǔn)電壓V3或圖14中所示的基準(zhǔn)電壓Vc (基準(zhǔn)電壓V3和基準(zhǔn)電壓Vc相等)和電壓VCS/2之間的差異值。
[0087]延遲時間Tdly，如上所述，是從CS端子電壓VCS超過基準(zhǔn)電壓V3開始直到MOSFET17的開關(guān)被截止且CS端子電壓VCS達(dá)到L電平為止的延遲所需的時間。
[0088]接著，將對第一實施例的操作給出描述。圖8是用于示出第一實施例的操作的示圖。圖8示出在電流非連續(xù)模式中時間Tp和延遲時間Tdly之間的關(guān)系，其中垂直軸是電流,且水平軸是時間。
[0089]在電流連續(xù)模式或臨界模式中，MOSFET17的漏電流形成圖8中所示的這種矩形。由于此，當(dāng)由于OCP功能，開關(guān)元件被截止時，時間Tp/2的漏電流是過電流檢測水平的一半(不存在取決于時間Tp/2的差異)。因此，電壓差DVCS也變?yōu)楹愣ㄖ?，意味著延遲時間Tdly的控制取決于時間Tp而變化。
[0090]同時，AC輸入電壓越高，直到漏電流達(dá)到峰值為止的漏電流的斜率越陡峭，且AC輸入電壓越低，直到漏電流達(dá)到峰值為止的漏電流的斜率越平緩。并且，變壓器T的電感值越小，直到漏電流達(dá)到峰值為止的漏電流的斜率越陡峭，且變壓器T的電感值越大，直到漏電流達(dá)到峰值為止的漏電流的斜率越平緩。
[0091]與此相反,第一實施例是,前一個周期的時間Tp越長，當(dāng)前周期的延遲時間Tdly越長。
[0092]下文中，將以示例來給出描述。在圖8中，分別將漏電流Al到A3的各時間Tp作為時間Tpl到Tp3。并且，分別將漏電流Al到A3的各延遲時間作為時間Tdlyl到Tdly3。
[0093]由于Tpl〈Tp2〈Tp3，通過將延遲時間Tdlyl到Tdly3設(shè)置為使得Tdlyl〈Tdly2〈Tdly3，可以使得漏電流Al到A3的各峰值電流彼此相等且恒定在過電流檢測水平處，而不論AC輸入電壓的變化或電感值的變化。
[0094]接著，將給出對第二實施例的描述。圖9是用于示出第二實施例的操作的示圖。圖9示出在電流連續(xù)模式中時間Tp和延遲時間Tdly之間的關(guān)系，其中垂直軸是電流，且水平軸是時間。
[0095]在該第二實施例中基于電壓差DVCS對于延遲時間Tdly的調(diào)整與控制為，電壓差DVCS越高，延遲時間Tdly越短。
[0096]下文中，將用各示例給出描述。在圖9中，首先，將考慮漏電流BI和漏電流B2。漏電流BI和B2是，時間Tp彼此相等，但是電流斜率彼此不同，對于Tp/2，漏電流是不同的。由于此，漏電流BI的電壓差DVCS和漏電流B2的電壓差DVCS也不同。S卩，由于漏電流BI的斜率比漏電流B2的斜率更陡峭，當(dāng)前周期漏電流BI的電壓差DVCS更高。
[0097]在這個情況下，具有更高電壓差DVCS的漏電流BI中的延遲時間Tdlyl被使得比具有較低電壓差DVCS的漏電流B2中的延遲時間Tdly2更短，因此抑制了漏電流BI的峰值電流，且使得其等于漏電流B2的峰值電流。
[0098]接著，將對于漏電流B2和漏電流B3給出考慮。
[0099]漏電流B2和B3是，漏電流和Tp/2的電壓差DVCS相等，但是電流斜率彼此不同，時間Tp不同。在這個情況下，具有更長時間Tp (Tp2)的漏電流B3中的延遲時間Tdly3被使得比具有更短時間Tp的漏電流B2中的延遲時間Tdly2更短，因此提高了漏電流B3的峰值電流，且使得其等于漏電流B2的峰值電流。
[0100]通過執(zhí)行上述類型的控制，不論AC輸入電壓中的變化或電感值的變化，可以使得漏電流BI到B3的各峰值電流彼此相等且相對于恒定的過電流檢測水平而恒定。
[0101]接著，將對于第二實施例的執(zhí)行控制的控制IC的電路框圖配置給出描述。圖10是示出控制IC的電路框圖配置的示圖。
[0102]在控制IC5a_l中，啟動時啟動電路31從VH端子向VCC端子提供電流，且當(dāng)向回掃電源施加AC輸入I時，電流從VH端子通過啟動電路31流向控制IC5a-l中的VCC端子。通過這樣做，對于從外部連接至VCC端子的電容器13進(jìn)行充電，且電容器13的電壓上升。
[0103]低電壓故障防止電路(UVLO)32連接至VCC端子和基準(zhǔn)電源VI。在該低電壓故障防止電路32中，當(dāng)VCC的電壓變得等于或高于基準(zhǔn)電源Vl時，作為低電壓故障防止電路32的輸出的UVLO信號變?yōu)榈?L)電平，內(nèi)部電源(5VReg.)33啟動，且執(zhí)行向控制IC5a_l中的每一電路供電，與此相對，盡管VCC端子的電壓較低，UVLO信號變?yōu)楦?H)電平，且控制IC5a-l的操作被停止。
[0104]振蕩器(0SC)34，連接至FB端子，具有內(nèi)置頻率調(diào)制功能，從而減少由MOSFET17的開關(guān)操作所生成的電磁干擾(EMI)噪聲。
[0105]振蕩器34，通過控制IC5a_l確定M0SFET17的開關(guān)頻率，除了頻率調(diào)制功能外，還具有當(dāng)負(fù)載較高時降低振蕩頻率的功能，并輸出振蕩信號(占空比最大信號)Dmax。
[0106]振蕩信號Dmax是每一個周期中位于H電平達(dá)較長時間且位于L電平達(dá)較短時間的信號，該周期是開關(guān)電源的開關(guān)周期，且該周期與該周期過程中位于H電平處的時間的比值給出開關(guān)電源的最大時間比值(占空比最大)。并且，斜率補(bǔ)償電路35，連接至CS端子，包括下文將描述的防止子諧波振蕩的功能。
[0107]FB比較器36的輸入端子連接至FB端子和基準(zhǔn)電源V2。當(dāng)FB端子的電壓低于基準(zhǔn)電源V2時，確定負(fù)載功率較低，且從FB比較器36中輸出清除信號CLR至下一級中的單觸發(fā)電路37，由此停止開關(guān)操作。并且，當(dāng)FB端子的電壓高于基準(zhǔn)電源V2時，開關(guān)操作被啟動，藉此實現(xiàn)脈沖操作。
[0108]單觸發(fā)電路37生成設(shè)置脈沖，當(dāng)振蕩器34的振蕩信號Dmax上升且輸出至下一級的RS觸發(fā)器38時，該設(shè)置脈沖被觸發(fā)。另外，這個設(shè)置脈沖還是消隱信號，來防止MOSFET由在MOSFET截止時發(fā)生在CS端子中的噪聲意外地執(zhí)行截止。并且，單觸發(fā)電路37，在輸入H電平的清除信號CLR時，不將該設(shè)置脈沖輸出至RS觸發(fā)器38。
[0109]該RS觸發(fā)器38，用OR門39和AND門40來生成PWM信號。S卩，OR門39，從所輸入的單觸發(fā)電路37和RS觸發(fā)器38的各輸出信號中，生成作為兩個輸出信號的和(OR)信號的消隱信號。
[0110]OR門39的輸出信號基本變?yōu)镻WM信號，但是進(jìn)一步，由AND門40基于振蕩器34的振蕩信號Dmac來確定PWM信號的最大占空比。
[0111]來自低電壓故障防止電路32的UVLO信號經(jīng)由OR門41被提供至驅(qū)動電路(OUTPUT)42，且經(jīng)由OUT端子通過從驅(qū)動電路42輸出的開關(guān)信號Sout來控制MOSFET17的柵極的開關(guān)。
[0112]S卩，當(dāng)VCC端子的電壓較低且UVLO信號處于H電平時，驅(qū)動電路42的輸出被截止(截止M0SFET17的信號被輸出)。
[0113]反之，當(dāng)VCC端子的電壓較高且UVLO信號處于L電平時，且當(dāng)鎖存電路49的輸出信號處于L電平時，驅(qū)動電路42根據(jù)AND門40的輸出信號來開關(guān)控制M0SFET17的柵極。
[0114]電平移動電路43具有將FB端子的電壓電平移動至其中電壓可被輸出至CS比較器44的電壓范圍內(nèi)的功能，且電平移動電路43的輸出信號被提供至CS比較器44的反相輸入端子(_)。
[0115]斜率比較電路35的輸出信號被提供至CS比較器44的非反相輸入端子(+ )。電源電壓Vcc經(jīng)由電阻器RO被連接至FB端子，且電阻器RO是構(gòu)成光電耦合器21的光電電阻的負(fù)載電阻。由于此，施加至連接至開關(guān)電源設(shè)備的負(fù)載25的電壓由來自內(nèi)部電源的由電阻器RO所引起的電壓降所檢測。
[0116]CS比較器44(CS比較器44中CS端子的斜率補(bǔ)償?shù)碾妷汉虵B端子的電平移動的電壓被比較)確定M0SFET17的截止時序。
[0117]并且，確定M0SFET17的過電流檢測水平的OCP比較器45連接至控制IC5a_l的CS端子。該OCP比較器45 (其非反相輸入端子(+ )連接至CS端子，且其反相輸入端子(-)連接至基準(zhǔn)電源V3)確定M0SFET17的過電流檢測水平。[0118]進(jìn)一步，在延遲時間已經(jīng)由延遲時間控制電路50調(diào)整后，來自CS比較器44的截止信號和來自O(shè)CP比較器45的截止信號都經(jīng)由OR門46提供至RS觸發(fā)器38的重置端子。
[0119]電流經(jīng)由LAT端子從電流源47提供至熱敏電阻器9。LAT比較器48，連接至LAT端子和基準(zhǔn)電源V4，當(dāng)檢測到LAT端子的電壓(S卩，熱敏電阻器9的電壓)已經(jīng)降低至基準(zhǔn)電源V4的電壓或更低時，控制IC判斷這是加熱條件，且向鎖存電路49輸出設(shè)置信號。
[0120]鎖存電路49，一旦接收到LAT比較器48的設(shè)置信號，向OR門41和OR門61輸出H電平的鎖存信號Latch。通過這樣做，驅(qū)動電路42被截止，且啟動電路31被導(dǎo)通。并且，低電壓故障防止電路32的UVLO信號已經(jīng)被提供至鎖存電路49的重置端子，且當(dāng)VCC端子的電位降低時，釋放鎖存狀態(tài)。
[0121]當(dāng)內(nèi)部電源33啟動，且向內(nèi)部電路施加功率時，經(jīng)由電阻器RO和FB端子向構(gòu)成光電稱合器21的光電晶體管施加電壓,且FB端子的電壓上升。
[0122]當(dāng)FB端子的電壓信號變得等于或高于特定電壓時，從振蕩器24輸出振蕩信號Dmax,且設(shè)置脈沖(當(dāng)振蕩信號Dmax上升時被觸發(fā))從單觸發(fā)電路37輸出至RS觸發(fā)器38。
[0123]設(shè)置脈沖與RS觸發(fā)器38的輸出信號一起被輸入到OR門39,由此生成消隱信號。進(jìn)一步，消隱信號，作為PWM信號，從OUT端子通過AND門40和驅(qū)動電路42被輸出至MOSFET17的柵極端子，并成為驅(qū)動M0SFET17的開關(guān)信號Sout。
[0124]通過這樣做，當(dāng)振蕩信號Dmax上升時，MOSFET17被導(dǎo)通。RS觸發(fā)器38的輸出信號和來自單觸發(fā)電路37的設(shè)置脈沖被加(OR)在一起的理由是為了防止RS觸發(fā)器38由在MOSFET截止時在CS端子發(fā)生的噪聲所重置，且為了防止M0SFET17在導(dǎo)通后即刻執(zhí)行截止。
[0125]由于當(dāng)M0SFET17導(dǎo)通時漏電流Ids流過感測電阻器12，控制IC5a_l的CS端子的電壓上升。進(jìn)一步，當(dāng)控制IC5a-l的CS端子的斜率補(bǔ)償?shù)碾妷哼_(dá)到其中FB端子的電壓被電平移動電路43所電平移動至的電壓時，重置信號經(jīng)由OR門46從CS比較器44輸出至RS觸發(fā)器38。
[0126]通過RS觸發(fā)器38被重置，OR門39的輸出變?yōu)長電平(在正常操作中，來自單觸發(fā)電路37的設(shè)置脈沖在這點變?yōu)長電平)，作為結(jié)果，AND門40的輸出也變?yōu)長電平，意味著MOSFET17由開關(guān)信號Sout所截止。
[0127]并且，甚至當(dāng)連接至開關(guān)電源設(shè)備的負(fù)載25變得極重、且饋回控制IC5a_l的FB端子的電壓落在控制范圍外(在高電壓側(cè))，可以在CS端子的電壓變得等于或高于基準(zhǔn)電壓v3 (通過由OCP比較器45來比較CS端子的電壓和恒定基準(zhǔn)電壓V3)時截止M0SFET17。
[0128]在FB端子的電壓被電平移動至的電壓由CS比較器44與CS端子的電壓進(jìn)行比較前，通過斜率補(bǔ)償電路35執(zhí)行斜率補(bǔ)償，其中與MOSFET17的導(dǎo)通寬度成比例的斜率補(bǔ)償電壓被加至CS端子的電壓。
[0129]一般而言，在其中M0SFET17在穩(wěn)定情況下操作的情況下，在每一個開關(guān)周期開始時流過M0SFET17的電流是恒定的。然而，當(dāng)占空比(導(dǎo)通時間比值=導(dǎo)通寬度/開關(guān)周期)非常大時，電流并不恒定，且在每一個開關(guān)周期中，流過M0SFET17的電流的情況是波動的。當(dāng)發(fā)生這個現(xiàn)象時，流過M0SFET17的電流達(dá)到一種情況，其中低頻信號被疊加在開關(guān)頻率
信號上。
[0130]在這種類型的低頻上的振蕩已知為子諧波振蕩，但是該子諧波振蕩具有發(fā)生條件。可以通過如此方式來防止該子諧波振蕩:由于在CS端子的電壓上疊加單一增加的信號的斜率補(bǔ)償來使得這些條件不被滿足。
[0131]具有圖1的控制電路5-1的功能的延遲時間控制電路50被增加到OCP比較器45的輸出級。OCP比較器45的輸出信號、CS端子的電壓、和OUT端子的電壓，被輸入至延遲時間控制電路50，且延遲時間控制電路50的輸出被輸入至OR門46的一個輸入端子。
[0132]圖11是示出延遲時間控制電路的框圖配置的示圖。延遲時間控制電路50包括Tp檢測電路51、DVCS檢測電路52、和延遲時間調(diào)整電路53。
[0133]Tp檢測電路51生成信號，其代表直到流過開關(guān)元件的電流達(dá)到其峰值為止所需要的峰值電流到達(dá)時間Tp的長度。DVCS檢測電路52包括Tp/2檢測電路52_1。Tp/2檢測電路52-1檢測M0SFET17的前一個周期的導(dǎo)通時間的1/2時間。DVCS檢測電路52檢測基準(zhǔn)電壓與當(dāng)檢測到1/2時間時的CS端子的電壓(VCS/2)之間的電壓差DVCS。延遲時間調(diào)整電路53調(diào)整該時間Tdly。
[0134]接著，將對于每一個電路的配置和操作給出描述。圖12是示出Tp檢測電路的配置的示例的示圖。該Tp檢測電路51包括時序調(diào)整器51a、運(yùn)算放大器51b、開關(guān)SW、恒流源IUP-溝道 MOSFET 晶體管 Trl、Tr3、Tr5、和 Tr6、N-溝道 MOSFET 晶體管 Tr2、Tr4、和 Tr7、電容器Cl和C2、和電阻器Rl。
[0135]各組件的連接關(guān)系使得時序調(diào)整器51a的輸入端子連接至控制IC5a_l的OUT端子(OUT)。時序調(diào)整器51a具有輸出端子ol到05。輸出端子ol連接至晶體管Trl的柵極，輸出端子o2連接至晶體管Tr3的柵極，且輸出端子o3連接至晶體管Tr4的柵極。輸出端子o4連接至晶體管Tr2的柵極，且輸出端子o5連接至開關(guān)SW的開關(guān)控制端子(未示出)。
[0136]恒流源Il的輸入端子連接至電源和晶體管Tr5和Tr6的源極。恒流源Il的輸出端子連接至晶體管Trl和Tr3的源極。晶體管Trl的漏極連接至晶體管Tr2的漏極、電容器Cl的一端、和開關(guān)SW的端子Si。晶體管Tr2的源極和電容器Cl的另一端連接至GND。
[0137]晶體管Tr3的漏極連接至晶體管Tr4的漏極、電容器C2的一端、和開關(guān)SW的端子s2。晶體管Tr4的源極和電容器C2的另一端連接至GND。
[0138]運(yùn)算放大器51b的輸入端子(+ )連接至開關(guān)SW的端子S0，運(yùn)算放大器51b的輸入端子(_)連接至晶體管Tr7的源極和電阻器Rl的一端，且運(yùn)算放大器51b的輸出端子連接至晶體管Tr7的柵極。電阻器Rl的另一端連接至GND。
[0139]晶體管Tr7的漏極連接至晶體管Tr5的漏極和柵極以及晶體管TR6的柵極。晶體管Tr6的漏極連接至Tp檢測電路51的輸出端子outl。
[0140]圖13是示出Tp檢測電路的時序圖的示圖。來自時序調(diào)整器51a的輸出端子ol的信號a是充電信號,使得電容器Cl被充電,且來自輸出端子o2的信號b是充電信號,使得電容器C2被充電。
[0141]并且，來自時序調(diào)整器51a的輸出端子o4的信號c是放電信號，使得電容器Cl被放電，且來自輸出端子o3的信號d是放電信號，使得電容器C2被放電。進(jìn)一步，來自時序調(diào)整器51a的輸出端子o5的信號e是開關(guān)控制信號。
[0142]信號a和b的每一個的一個周期對應(yīng)于OUT信號(控制IC5a_l的輸出端子的輸出信號)的兩個周期，且信號a和信號b被輸出從而彼此異相達(dá)OUT信號的一個周期。并且，信號a和b的每一個的L電平寬度等于OUT信號的H電平寬度(M0SFET17的導(dǎo)通寬度)。
[0143]當(dāng)信號a衰退時，信號c是脈沖信號輸出，且當(dāng)信號b衰退時，信號d是脈沖信號輸出。
[0144]信號e是開關(guān)SW的開關(guān)控制信號，且當(dāng)信號e處于H電平時開關(guān)地選擇位于端子si處的電壓信號Pa，而當(dāng)信號e處于L電平時開關(guān)地選擇位于端子s2處的電壓信號pb。
[0145]響應(yīng)于電壓信號pa,晶體管Tr2由信號c的脈沖所導(dǎo)通,且已經(jīng)被充電的電容器Cl被放電。隨后，在信號a的L電平處，晶體管Trl被導(dǎo)通，且電容器Cl被逐漸充電，且當(dāng)信號a變?yōu)镠電平時,將電壓電平V維持在信號a已經(jīng)上升到之處,直到信號c的下一個脈沖到來。信號e在其中電壓信號pa變化的部分(OUT信號的H部分)內(nèi)變?yōu)長電平，且開關(guān)Sff此時選擇并輸出電壓信號Pb。
[0146]響應(yīng)于電壓信號pb，晶體管Tr4由信號d的脈沖所導(dǎo)通，且已經(jīng)被充電的電容器C2被放電。因此，在信號b的L電平處，晶體管Tr3被導(dǎo)通，且電容器C2被逐漸充電，且當(dāng)信號b變?yōu)镠電平時，將電壓V維持在信號b已經(jīng)上升到之處，直到信號d的下一個脈沖到來。信號e在其中電壓信號pb變化的部分(OUT信號的H部分)內(nèi)變?yōu)镠電平，且開關(guān)SW此時選擇并輸出電壓信號Pa。
[0147]以此方式，在Tp檢測電路51中，電壓信號pa和電壓信號pb根據(jù)OUT信號的導(dǎo)通時間在每隔一個周期被峰值被保持一次。在電壓信號Pa和pb中,通過開關(guān)SW選擇保持電壓并輸入至運(yùn)算放大器51b，且隨后，由運(yùn)算放大器51b進(jìn)行電壓/電流轉(zhuǎn)換。圖12中的電流ITp是根據(jù)OUT信號的導(dǎo)通時間具有電壓信號Pa或電壓信號pb的電流，S卩，與導(dǎo)通時間成比例的電流(流入電阻器Rl的電流具有等于(運(yùn)算放大器51b的輸入端子(_)的輸入電壓)/ (電阻器Rl的電阻)的值，且該電流由構(gòu)成電流鏡像電路的晶體管Tr5和Tr6所復(fù)制并轉(zhuǎn)為電流ITp)，且導(dǎo)通時間越長，電流ITp越大。
[0148]圖14是示出DVCS檢測電路的配置的示例的示圖。DVCS檢測電路52包括采樣保持器52a、運(yùn)算放大器52b和52c、P溝道MOSFET晶體管Tr8和Tr9、N_溝道MOSFET晶體管TrlO到Trl2、電阻器R2到R4、以及基準(zhǔn)電源Vc0
[0149]各組件的連接關(guān)系使得采樣保持器52a的一個輸入端子連接至控制IC5a_l的CS端子，且另一個輸入端子連接至OUT端子。采樣保持器52a的輸出端子連接至電阻器R2的一端。
[0150]運(yùn)算放大器52b的輸入端子(_)連接至電阻器R2的另一端和電阻器R3的一端，且運(yùn)算放大器52b的輸入端子(+ )連接至基準(zhǔn)電源Vc的一端，且基準(zhǔn)電源Vc的另一端連接至GND。
[0151]運(yùn)算放大器52c的輸入端子(+ )連接至電阻器R3的另一端和運(yùn)算放大器52b的輸出端子，且運(yùn)算放大器52c的輸入端子(_)連接至晶體管TrlO的源極和電阻器R4的一端。電阻器R4的另一端連接至GND。運(yùn)算放大器52c的輸出端子連接至晶體管TrlO的柵極。
[0152]晶體管TrlO的漏極連接至晶體管Tr8和Tr9的柵極和晶體管Tr8的漏極，且晶體管TrS的源極和晶體管Tr9的源極被連接在一起。晶體管TrS的源極和晶體管Tr9的源極被連接至內(nèi)部電源。
[0153]晶體管Tr9的漏極連接至DVCS檢測電路52的輸出端子out2。
[0154]圖15是示出DVCS檢測電路的時序圖的示圖。作為在采樣保持器52a內(nèi)生成的保持時序信號，對于OUT信號的1/2導(dǎo)通時間的時間(時間Tp/2)來采樣保持CS端子的電壓。
[0155]通過執(zhí)行采樣保持電壓sh和來自基準(zhǔn)電源Vc的差分/逆變放大，運(yùn)算放大器52b生成電壓差DVCS。運(yùn)算放大器52c將來自運(yùn)算放大器52b的輸出電壓(電壓差DVCS)轉(zhuǎn)換為電流。圖14中的電流Idvcs是與電壓差DVCS成比例的電流，且電壓差DVCS越高，電流Idvcs越大。
[0156]圖16是示出Tp/2檢測電路的配置的示例的示圖。Tp/2檢測電路52_1，被包括在DVCS檢測電路52的采樣保持器52a內(nèi)，生成如圖15中所示的保持時序信號。
[0157]Tp/2檢測電路52-1包括逆變器ICl和IC2、恒流源13和14、比較器IC3、單觸發(fā)元件IC4、P-溝道MOSFET晶體管Tr21和Tr23、N_溝道MOSFET晶體管Tr22和Tr24到Tr26、電容器C21到C24、和開關(guān)Sffl到Sff6 o
[0158]信號A到D、CXOUT、和DXOUT是從包括在Tp/2檢測電路52_1中的未示出的時序調(diào)整器所輸出的時序信號，且該時序調(diào)整器可易于由分頻器、邏輯電路元件、或單觸發(fā)元件所配置。
[0159]各組件的連接關(guān)系使得信號CXOUT (信號C和信號OUT的AND信號)被輸入至逆變器ICl的輸入端子，且輸出端子連接至晶體管Tr21的柵極。恒流源13的輸入端連接至電源和恒流源14的輸入端，且恒流源13的輸出端連接至晶體管Tr21的源極。
[0160]信號A被輸入至晶體管Tr22的柵極，且晶體管Tr22的源極連接至GND。晶體管Tr21的漏極連接至晶體管Tr22的漏極、開關(guān)SW3的端子S31、開關(guān)SWl的端子si 1、和電容器C21的一端，且電容器C21的另一端連接至GND。
[0161]開關(guān)SWl的端子sl2連接至電容器C22的一端、晶體管Tr25的漏極、和開關(guān)SW6的端子s61。電容器C22的另一端連接至GND，信號A被輸入至晶體管Tr25的柵極，且晶體管Tr25的源極連接至GND。
[0162]信號DXOUT (信號D和信號OUT的AND信號)被輸入至逆變器IC2的輸入端子，逆變器IC2的輸出端子連接至晶體管Tr23的柵極，且晶體管Tr23的源極連接至恒流源14的輸出端。
[0163]信號B被輸入至晶體管Tr24的柵極，且晶體管Tr24的漏極連接至晶體管Tr23的漏極、開關(guān)SW4的端子s41、開關(guān)SW2的端子s21、和電容器C23的一端。晶體管Tr24的源極和電容器C23的另一端連接至GND。
[0164]開關(guān)SW3的端子s32連接至開關(guān)SW4的端子s42和比較器IC3的輸入端子(+ )。開關(guān)SW2的端子s22連接至電容器C24的一端、開關(guān)SW5的端子s51、和晶體管Tr26的漏極。
[0165]信號B被輸入至晶體管Tr26的柵極，且電容器C24的另一端和晶體管Tr26的源極連接至GND。開關(guān)SW5的端子s52連接至比較器IC3的輸入端子(_)、開關(guān)SW6的端子s62、電容器C25的一端，且電容器C25的另一端連接至GND。
[0166]比較器IC3的輸出端子連接至單觸發(fā)元件IC4的輸入端子，且單觸發(fā)元件IC4的輸出端子連接至Tp/2檢測電路52-1的輸出端子。
[0167]開關(guān)SWl基于信號B開關(guān)(開/關(guān))，開關(guān)SW2基于信號A開關(guān)、且開關(guān)SW3基于信號C開關(guān)。并且,開關(guān)SW4基于信號D開關(guān),開關(guān)SW5基于信號C開關(guān),且開關(guān)SW6基于信號D開關(guān)。
[0168]圖17是示出Tp/2檢測電路的時序圖的示圖。對于OUT信號的導(dǎo)通時間，每隔一個周期將電壓V+1和電壓V+2 (電壓V+1和電壓V+2是其中來自恒流源13和14的恒電流13和14被積分的電壓)峰值被保持在C21和C23上，由此獲得信號2 X Vr(這是對應(yīng)于時間Tp的信號)。進(jìn)一步，在下一個周期中，C21和C23的電荷與C22和C24分享(C22和C24分別與C21和C23電容相等)，藉此為電壓Vrl和Vr2獲得信號Vr。通過開關(guān)SW5和SW6交替選擇Vrl和Vr2，藉此獲得信號Vr3。信號Vr3給出基準(zhǔn)電壓Vr (對應(yīng)于時間Tp/2)。比較器IC3交替地行進(jìn)信號Vr3 (基準(zhǔn)電壓Vr)同電壓V+1的比較、和Vr3 (基準(zhǔn)電壓Vr)同電壓V+2的比較，且當(dāng)信號Vr3 (基準(zhǔn)電壓Vr)同電壓V+1或電壓V+2的信號相等(此時被認(rèn)為已經(jīng)過了 Tp/2)，生成從L電平上升至H電平的信號(comp out)。因此，單觸發(fā)元件IC4觸發(fā)比較器IC3的輸出信號(比較輸出comp out)的上升，并輸出脈沖信號(保持時序信號)表示已經(jīng)檢測到時間Tp/2。
[0169]可通過C21和C23與C22和C24所分享的電荷從信號2 X Vr中獲得Vr的理由在于，當(dāng)C21到C24的電容被取為C21到C24時，C21=C22且C23=C24。進(jìn)一步，通過維持13/C21=I4/C23，通過將恒電流13或14相對于時間Tp積分獲得的一半電壓值和其中恒電流13或14被積分的值相等的時點被檢測到，藉此檢測時間Tp/2。
[0170]此處，通過假設(shè)C22=BXC21且C24=BXC23(B是常數(shù))，可以檢測時間AXTp(A是常數(shù)，且0〈A〈1)。即，當(dāng)在C21和C23的電荷與C23和C24分享前的電壓被認(rèn)為是v0時且分享后的電壓被認(rèn)為是 vl 時，vl=v0 X C21/(C21+C22) =v0 X C23/ (C23+C24) =v0/ (1+B)，意味著可能獲得作為與通過將13或14相對時間Tp積分而獲得的電壓A=I/(1+B)倍高的電壓。通過檢測這個值與其中恒電流14或13被積分的值相等的時點，可以檢測時間AXTp。通過假設(shè)0〈B〈 ^?，可以獲得0〈六〈1。
[0171]圖18是示出延遲時間調(diào)整電路的配置的示例的示圖。延遲時間調(diào)整電路53包括恒流源la、逆變器IClO、緩沖器ICl1、電流加/減電路IC12、P-溝道MOSFET晶體管Tra,N-溝道MOSFET晶體管Trb、和電容器Ca。
[0172]各組件的連接關(guān)系使得恒流源Ia的一端連接至電源，且恒流源Ia的另一端連接至Tp檢測電路51的端子OUTUTp檢測值)、DVCS檢測電路52的端子0UT2(DVCS檢測值)、和晶體管Tra的源極。
[0173]OCP比較器45 (圖10)的輸出端子連接至逆變器IClO的輸入端子，且逆變器IClO的輸出端子連接至晶體管Tra和Trb的柵極。
[0174]晶體管Tra的漏極連接至晶體管Trb的漏極、電容器Ca的一端、和緩沖器ICll的輸入端子。晶體管Trb的源極連接至GND、電容器Ca的另一端連接至GND、且緩沖器ICll的輸出端子連接至延遲時間調(diào)整電路的輸出端子0UT3。并且，輸出端子0UT3也是延遲時間控制電路50的輸出端子。
[0175]在延遲時間調(diào)整電路53中，三個充電電流，從Tp檢測電路51輸出的電流ITp、從DVCS檢測電路52輸出的電流Idvcs、和來自恒流源Ia的恒電流Ia，由電流加/減電路IC12合成，由此確定充電電容器Ca的充電電流Ichg=Ia-1dvcs_ITp。進(jìn)一步,通過調(diào)整充電電容器Ca的充電電流Ichg來調(diào)整OCP比較器45的輸出延遲。即，可以執(zhí)行調(diào)整，以使時間Tp (開關(guān)元件的導(dǎo)通時間)較長(短)一電流ITp較大(小)一充電電流Ichg較小(大)一電容器Ca的充電時間較長(短)一延遲時間較長(短)。并且，可以執(zhí)行調(diào)整以使，電壓差DVCS較高(低)一電流Idvcs較小(大)一充電電流Ichg較大(小)一電容器Ca的充電時間較短(長)一延遲時間較短(長)。例`如，可以通過組合電流鏡像電路等來配置IC12。
[0176]如上所述，根據(jù)本技術(shù)，由于不僅通過改變AC輸入電壓、還通過使用任何變壓器來使得開關(guān)元件的峰值電流恒定，可以實現(xiàn)穩(wěn)定的OCP功能。
[0177]由于此，不再有此前依賴于所使用的變壓器而發(fā)生的調(diào)整，意味著減少了調(diào)整部件的數(shù)量，且還可以消除調(diào)整成本。并且，由于通過AC輸入電壓的峰值電流的準(zhǔn)確度增加，還可以以較低等級級別的部件來設(shè)計。
[0178]上文已經(jīng)說明了各實施例，但是可以用具有類似功能的另一個配置來取代各實施例中所示的每一個單元的配置。并且，可增加任何其他組件或過程。
【權(quán)利要求】
1.一種電源設(shè)備控制電路，基于開關(guān)元件的導(dǎo)通/截止，所述電路將經(jīng)整流的交流輸入電壓轉(zhuǎn)換為直流輸出電壓，并提供至負(fù)載，所述電路包括: 峰值電流到達(dá)時間檢測電路，其檢測到流過所述開關(guān)元件的電流到達(dá)峰值電流所需要的峰值電流到達(dá)時間； 電壓差檢測電路，包括A時間檢測電路，所述A時間檢測電路檢測A時間，所述A時間是所述開關(guān)元件的前一個周期的導(dǎo)通時間的A (0〈A〈1)倍長，所述電壓差檢測電路檢測在檢測流向所述負(fù)載的過電流時所使用的基準(zhǔn)電壓和在所述A時間檢測流過所述開關(guān)元件的電流而得的電流信號的值之間的電壓差；以及 延遲時間調(diào)整電路，在檢測所述過電流后，基于所述峰值電流到達(dá)時間和電壓差中的至少一個，所述延遲時間調(diào)整電路執(zhí)行對于所發(fā)生的延遲時間的調(diào)整與控制，直到所述開關(guān)元件被截止時為止。
2.如權(quán)利要求1所述的電源設(shè)備控制電路，其特征在于， 所述前一個周期的所述峰值電流到達(dá)時間越長，所述延遲時間調(diào)整電路使得所述延遲時間越長。
3.如權(quán)利要求1所述的電源設(shè)備控制電路，其特征在于， 所述前一個周期的所述電壓差越高，所述延遲時間調(diào)整電路使得所述延遲時間越短。
4.如權(quán)利要求1所述的電源設(shè)備控制電路，其特征在于， 所述峰值電流到達(dá)時間檢測電路根據(jù)所述開關(guān)元件的導(dǎo)通時間來交替地將第一電壓信號和第二電壓信號保持在峰值，將峰值被保持的第一和第二電壓信號轉(zhuǎn)換為電容器的第一充電電流，以及根據(jù)所述電容器的充電時間來確定所述延遲時間。
5.如權(quán)利要求1所述的電源設(shè)備控制電路，其特征在于， 所述電壓差檢測電路在所述A時間中的與所述開關(guān)元件的所述前一個周期的導(dǎo)通時間對應(yīng)的位置處使用保持時序信號來采樣保持所述電流信號，將對于被采樣保持的電壓執(zhí)行差分/反相放大后獲得的電壓和所述參考電壓轉(zhuǎn)換為電容器的第二充電電流、并根據(jù)所述電容器的充電時間來確定所述延遲時間。
6.如權(quán)利要求1所述的電源設(shè)備控制電路，其特征在于，
A=l/2.
【文檔編號】H02M1/32GK103683880SQ201310424604
【公開日】2014年3月26日 申請日期:2013年9月17日 優(yōu)先權(quán)日:2012年9月19日
【發(fā)明者】藪崎純 申請人:富士電機(jī)株式會社