專(zhuān)利名稱(chēng)：一種具有自我esd保護(hù)功能的輸出驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，具體涉及集成電路中輸出驅(qū)動(dòng)電路的靜電放電(ESD)保護(hù)電路領(lǐng)域。
背景技術(shù)：
隨著集成電路制造工藝的不斷進(jìn)步，多晶硅柵的長(zhǎng)度越來(lái)越小，柵氧厚度越來(lái)越薄，結(jié)深越來(lái)越淺，由ESD所造成的柵氧擊穿、PN結(jié)熱擊穿、互連線燒毀及潛在性損傷等問(wèn)題越來(lái)越嚴(yán)重，ESD已經(jīng)成為集成電路領(lǐng)域亟待解決的可靠性問(wèn)題，因此ESD保護(hù)電路已經(jīng)成為CMOS集成電路可靠性研究的熱點(diǎn)和重點(diǎn)。為了確保CMOS集成電路的ESD保護(hù)能力，通常需要在輸入電路、輸出電路以及電源和地之間加入ESD保護(hù)電路。 一般情況下，輸出端連接輸出MOS管的漏極，如圖I所示，而漏極一般和襯底或阱區(qū)形成反偏的PN結(jié)，通常情況下，輸出MOS管的漏極和柵極具有交疊區(qū)，因此輸出端ESD保護(hù)電路的主要任務(wù)是保證反偏的PN結(jié)不被熱擊穿和輸出MOS管交疊的柵氧化層不介質(zhì)擊穿。在進(jìn)行輸出電路ESD保護(hù)設(shè)計(jì)時(shí)，通常需要滿(mǎn)足以下要求(I)輸出ESD保護(hù)電路的觸發(fā)電壓小于反偏PN結(jié)的熱擊穿電壓和輸出MOS管的漏柵交疊電容的擊穿電壓；(2)輸出ESD保護(hù)電路的導(dǎo)通電阻要小于輸出驅(qū)動(dòng)管的導(dǎo)通電阻，以保證ESD電流通過(guò)輸出ESD保護(hù)管進(jìn)行電流泄放。(3)輸出ESD保護(hù)管要不影響輸出管的驅(qū)動(dòng)能力和性能。經(jīng)常采用的輸出ESD保護(hù)電路有包含鎮(zhèn)流電阻的二極管、GGNMOS, LVSCR等。如果輸出ESD保護(hù)管的設(shè)計(jì)不當(dāng)，存在輸出管先于ESD保護(hù)管開(kāi)啟，進(jìn)行ESD電流泄放而發(fā)生熱擊穿的危險(xiǎn)。同時(shí)，為了保證輸出電路具有一定的驅(qū)動(dòng)能力，輸出MOS管的尺寸通常都比較大，如果再加上大尺寸的輸出ESD保護(hù)電路，將會(huì)占用非常大的芯片面積，大大增加成本。

發(fā)明內(nèi)容
本發(fā)明通過(guò)添加體區(qū)控制電路，使得輸出驅(qū)動(dòng)電路具有自我ESD保護(hù)功能。在正常工作條件下，MPl的體區(qū)控制電路確保MPl的體區(qū)接電源VDD，麗I的體區(qū)控制電路確保麗I的體區(qū)接地VSS。在ESD沖擊條件下，體區(qū)控制電路能夠調(diào)節(jié)MPl和麗I的體區(qū)電位，降低ESD保護(hù)時(shí)的開(kāi)啟電壓，輔助MPl的寄生PNP管和麗I的寄生NPN管快速導(dǎo)通進(jìn)行ESD電流泄放，增強(qiáng)ESD保護(hù)能力。該電路不需要在輸出端再額外添加ESD保護(hù)電路，能夠減小芯片面積，節(jié)約成本，同時(shí)也能完全避免輸出管先于ESD保護(hù)管開(kāi)啟而發(fā)生熱擊穿的風(fēng)險(xiǎn)。根據(jù)本發(fā)明提供的技術(shù)方案，該電路主要包括電源VDD、地VSS、上拉輸出驅(qū)動(dòng)管MP1、下拉輸出驅(qū)動(dòng)管麗1、MP1的驅(qū)動(dòng)電路、麗I的驅(qū)動(dòng)電路、MPl的體區(qū)控制電路、麗I的體區(qū)控制電路、內(nèi)部輸出信號(hào)out、輸出控制端OEN和輸出PAD。上拉輸出驅(qū)動(dòng)管MPl的柵極接inv2的輸出端，源極接電源VDD，漏極接PAD，體區(qū)接MP2的漏極和MP3的源極、柵極及體區(qū)。下拉輸出驅(qū)動(dòng)管麗I的柵極接inv4的輸出端，源極接地VSS，漏極接PAD，體區(qū)接匪2的漏極和匪3的源極、柵極及體區(qū)。預(yù)驅(qū)動(dòng)電路的輸出信號(hào)P、invl、inv2構(gòu)成上拉輸出驅(qū)動(dòng)管MPl的驅(qū)動(dòng)電路，預(yù)驅(qū)動(dòng)電路的輸出信號(hào)P送給反相器invl的輸入端,invl的輸出端連接反相器inv2的輸入端，inv2的輸出端連接MPl的柵極。預(yù)驅(qū)動(dòng)電路的輸出信號(hào)N、inv3、inv4構(gòu)成下拉輸出驅(qū)動(dòng)管匪I的驅(qū)動(dòng)電路，預(yù)驅(qū)動(dòng)電路的輸出信號(hào)N送給反相器inv3的輸入端,inv3的輸出端連接反相器inv4的輸入端，inv4的輸出端連接匪I的柵極。MP2、MP3和電阻RP構(gòu)成上拉輸出驅(qū)動(dòng)管MPl的體區(qū)控制電路，MP2的源極和體區(qū)接電源VDD，柵極接預(yù)驅(qū)動(dòng)電路的輸出信號(hào)P，漏極接MPl的體區(qū)及MP3的柵極、源極和體區(qū)，MP3的柵極、源極和體區(qū)接MPl的體區(qū)及MP2的漏極，漏極接電阻RP的一端，電阻RP —端接MP3的漏極，另一端接輸出PAD。
匪2、匪3和電阻RN構(gòu)成下拉輸出驅(qū)動(dòng)管匪I的體區(qū)控制電路，匪2的源極和體區(qū)接地VSS，柵極接預(yù)驅(qū)動(dòng)電路的輸出信號(hào)N，漏極接麗I的體區(qū)及麗3的柵極、源極和體區(qū)，匪3的柵極、源極和體區(qū)接MNl的體區(qū)及麗2的漏極，漏極接電阻RN的一端，電阻RN—端接MN3的漏極，另一端接輸出PAD。和其它輸出電路相比，該電路不僅能夠省去輸出ESD保護(hù)管占用大片的芯片面積，節(jié)省成本，還能夠通過(guò)體區(qū)控制電路降低ESD保護(hù)時(shí)的開(kāi)啟電壓，增強(qiáng)ESD保護(hù)能力。同時(shí)，該電路不受制造エ藝的限制，可以廣泛的應(yīng)用于體硅CMOSエ藝、SOI CMOSエ藝以及其它ー些先進(jìn)的エ藝中。


圖I是典型的具有額外輸出保護(hù)的輸出電路。圖2是本發(fā)明提出的具有自我ESD保護(hù)的大驅(qū)動(dòng)輸出電路。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的實(shí)施及工作原理做進(jìn)ー步詳細(xì)描述如圖2所示，該具有自我ESD保護(hù)功能的輸出驅(qū)動(dòng)電路主要包括電源VDD、地VSS、上拉輸出驅(qū)動(dòng)管MP1、下拉輸出驅(qū)動(dòng)管麗1、MP1的驅(qū)動(dòng)電路、麗I的驅(qū)動(dòng)電路、MPl的體區(qū)控制電路、麗I的體區(qū)控制電路、內(nèi)部輸出信號(hào)out、輸出控制端OEN和輸出PAD。上拉輸出驅(qū)動(dòng)管MPl的柵極接inv2的輸出端，源極接電源VDD，漏極接PAD，體區(qū)接MP2的漏極和MP3的源極、柵極及體區(qū)。下拉輸出驅(qū)動(dòng)管麗I的柵極接inv4的輸出端，源極接地VSS，漏極接PAD，體區(qū)接匪2的漏極和匪3的源極、柵極及體區(qū)。預(yù)驅(qū)動(dòng)電路的輸出信號(hào)P、invl、inv2構(gòu)成上拉輸出驅(qū)動(dòng)管MPl的驅(qū)動(dòng)電路，預(yù)驅(qū)動(dòng)電路的輸出信號(hào)P分別送給invl的輸入端和MP2的柵極，以保證MPl的體區(qū)提前上拉至高電平，invl的輸出端連接反相器inv2的輸入端，inv2的輸出端連接MPl的柵極。預(yù)驅(qū)動(dòng)電路的輸出信號(hào)N、inv3、inv4構(gòu)成下拉輸出驅(qū)動(dòng)管匪I的驅(qū)動(dòng)電路，預(yù)驅(qū)動(dòng)電路的輸出信號(hào)N分別送給inv3的輸入端和麗2的柵極，以保證麗I的體區(qū)提前下拉至低電平，inv3的輸出端連接反相器inv4的輸入端，inv4的輸出端連接麗I的柵極。
MP2、MP3和電阻RP構(gòu)成上拉輸出驅(qū)動(dòng)管MPl的體區(qū)控制電路，MP2的源極和體區(qū)接電源VDD，柵極接預(yù)驅(qū)動(dòng)電路的輸出信號(hào)P，漏極接MPl的體區(qū)及MP3的柵極、源極和體區(qū)，MP3的柵極、源極和體區(qū)接MPl的體區(qū)及MP2的漏極，漏極接電阻RP的一端，電阻RP —端接MP3的漏極，另一端接輸出PAD。匪2、匪3和電阻RN構(gòu)成下拉輸出驅(qū)動(dòng)管匪I的體區(qū)控制電路，匪2的源極和體區(qū)接地VSS，柵極接預(yù)驅(qū)動(dòng)電路的輸出信號(hào)N，漏極接麗I的體區(qū)及麗3的柵極、源極和體區(qū)，匪3的柵極、源極和體區(qū)接MNl的體區(qū)及麗2的漏極，漏極接電阻RN的一端，電阻RN—端接MN3的漏極，另一端接輸出PAD。該具有自我ESD保護(hù)功能的輸出電路的工作原理如下(一)輸出電路在正常工作狀態(tài) (I)如果內(nèi)部輸出信號(hào)out為高電平,預(yù)驅(qū)動(dòng)電路的輸出信號(hào)P和N均為低電平，匪I和匪2的柵極均為低電平，處于關(guān)斷狀態(tài)，MPl和MP2的柵極均為低電平，處于導(dǎo)通狀態(tài)，由于反相器ini和inv2的延遲作用，MP2首先導(dǎo)通，將MPl的體區(qū)上拉至高電平，MP3處于關(guān)斷狀態(tài)，MPl導(dǎo)通將輸出PAD上拉至高電平；(2)如果內(nèi)部輸出信號(hào)out為低電平，預(yù)驅(qū)動(dòng)電路的輸出信號(hào)P和N均為高電平，MPl和MP2的柵極均為高電平，處于關(guān)斷狀態(tài)，麗I和麗2的柵極均為高電平，處于導(dǎo)通狀態(tài)，由于反相器inv3和inv4的延遲作用，麗2首先導(dǎo)通，將麗I的體區(qū)下拉至低電平，麗3處于關(guān)斷狀態(tài)，匪I導(dǎo)通將輸出PAD下拉至低電平。(ニ)輸出電路進(jìn)行ESD測(cè)試狀態(tài)(I)當(dāng)PAD上施加ESD電壓，GND接地時(shí)。電阻RN、匪3的漏柵交疊電容和Ml體區(qū)與源極形成的ニ極管形成耦合電路，在MNl的體區(qū)耦合一定的電壓，輔助MNl管中寄生的NPN管導(dǎo)通進(jìn)行ESD電流泄放；(2)當(dāng)PAD接地，GND上施加ESD電壓時(shí)。麗2管體區(qū)和漏端的寄生ニ極管導(dǎo)通，則匪I的體區(qū)接高電平，使得匪I管中寄生的NPN管的發(fā)射結(jié)正偏，寄生的NPN導(dǎo)通進(jìn)行ESD電流泄放；(3)當(dāng)PAD上施加ESD電壓，VDD接地時(shí)。MP3管體區(qū)和漏端的寄生ニ極管導(dǎo)通，則MPl管的體區(qū)和漏端相差ー個(gè)PN結(jié)正向?qū)妷?，MPl中寄生的PNP管的發(fā)射結(jié)正偏，寄生的PNP管導(dǎo)通進(jìn)行ESD電流泄放；(4)當(dāng)PAD接地，VDD上施加ESD電壓時(shí)。MPl管體區(qū)和漏端的寄生ニ極管、MP3漏柵交疊電容和電阻RP形成耦合電阻，在MPl的體區(qū)耦合一定的電壓，輔助MPl管中寄生的PNP管導(dǎo)通進(jìn)行ESD電流泄放。在該具有自我ESD保護(hù)功能的輸出驅(qū)動(dòng)電路中，通過(guò)利用輸出管進(jìn)行自我ESD保護(hù)，大大節(jié)省了芯片面積，減小了成本。通過(guò)利用體區(qū)控制電路對(duì)輸出管進(jìn)行輔助觸發(fā)，減小了輸出管在進(jìn)行ESD保護(hù)時(shí)的開(kāi)啟電壓，利于多個(gè)并聯(lián)輸出管的均勻?qū)?，大大提高ESD保護(hù)能力。以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)ー步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施方式
僅限于此，對(duì)于本發(fā)明所屬ESD保護(hù)領(lǐng)域的技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明思路的前提下，還可以設(shè)計(jì)若干有效的體區(qū)控制電路，都應(yīng)當(dāng)視為屬于本發(fā)明所提交的權(quán)利要求書(shū)確定的專(zhuān)利保護(hù)范圍。
權(quán)利要求
1.ー種具有自我ESD保護(hù)功能的輸出驅(qū)動(dòng)電路，其特征在于包括電源VDD、地VSS、上拉輸出驅(qū)動(dòng)管MP1、下拉輸出驅(qū)動(dòng)管麗I、預(yù)驅(qū)動(dòng)電路、預(yù)驅(qū)動(dòng)電路的輸出控制端OEN、預(yù)驅(qū)動(dòng)電路接收的內(nèi)部輸出信號(hào)out、MPl的體區(qū)控制電路、匪I的體區(qū)控制電路、輸出端PAD ;預(yù)驅(qū)動(dòng)電路輸出兩路驅(qū)動(dòng)信號(hào)P、N，分別驅(qū)動(dòng)上拉輸出驅(qū)動(dòng)管MPl和下拉輸出驅(qū)動(dòng)管MNl的柵極；上拉輸出驅(qū)動(dòng)管MPl的源極與電源VDD相連、漏極與下拉輸出驅(qū)動(dòng)管匪I的漏極相連、體區(qū)與MPl的體區(qū)控制電路相連；下拉輸出驅(qū)動(dòng)管麗I的的源極與地VSS相連、體區(qū)與麗I的體區(qū)控制電路相連；上拉輸出驅(qū)動(dòng)管MPl的漏極與下拉輸出驅(qū)動(dòng)管MNl的漏極之間引出輸出端PAD。
2.如權(quán)利要求I所述的具有自我ESD保護(hù)功能的輸出驅(qū)動(dòng)電路，其特征在于還包括兩組串聯(lián)的反相器，ー組連接于預(yù)驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)信號(hào)P和上拉輸出驅(qū)動(dòng)管MPl之間，ー組連接于預(yù)驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)信號(hào)P和下拉輸出驅(qū)動(dòng)管MNl的柵極。
3.如權(quán)利要求I或2所述的具有自我ESD保護(hù)功能的輸出驅(qū)動(dòng)電路，其特征在于所述MPl的體區(qū)控制電路包括MOS管MP2、MP3和電阻RP ；MP2的柵極連接到預(yù)驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)信號(hào)P端，源極和體區(qū)連接到電源VDD，漏極連接到MP3的源扱，MP3的源極、柵極和體區(qū)相連接、漏極連接到電阻RP的一端；電阻RP的另一端與MNl的體區(qū)控制電路相連；上拉輸出驅(qū)動(dòng)管MPl的體區(qū)連接于MP2的漏極和MP3的源極之間。
4.如權(quán)利要求3所述的具有自我ESD保護(hù)功能的輸出驅(qū)動(dòng)電路，其特征在于所述麗I的體區(qū)控制電路包括MOS管匪2、匪3和電阻RN ;所述電阻RP的另一端與電阻RN的一端相連接，RN的另一端與匪3的漏極相連；麗3的柵極、體區(qū)、源極相連接，源極連接到MN2的漏極；麗2的柵極連接到預(yù)驅(qū)動(dòng)電路輸出的驅(qū)動(dòng)信號(hào)N端、源極與地VSS相連接；下拉輸出驅(qū)動(dòng)管麗I的體區(qū)連接于麗2的漏極和麗3的源極之間。
5.如權(quán)利要求4所述的具有自我ESD保護(hù)功能的輸出驅(qū)動(dòng)電路，其特征在于所述輸出端PAD還連接在電阻RP的另一端與電阻RN的一端之間。
全文摘要
一種具有自我ESD保護(hù)功能的輸出驅(qū)動(dòng)電路，包括電源VDD、地VSS、上拉輸出驅(qū)動(dòng)管MP1、下拉輸出驅(qū)動(dòng)管MN1、預(yù)驅(qū)動(dòng)電路及其輸出控制端OEN、接收的內(nèi)部輸出信號(hào)out、MP1的體區(qū)控制電路、MN1的體區(qū)控制電路、輸出端PAD；預(yù)驅(qū)動(dòng)電路輸出兩路驅(qū)動(dòng)信號(hào)P、N，分別驅(qū)動(dòng)上拉輸出驅(qū)動(dòng)管MP1和下拉輸出驅(qū)動(dòng)管MN1的柵極。和其它輸出電路相比，該電路不需要額外添加ESD保護(hù)電路，縮小了芯片面積，節(jié)省了成本，同時(shí)該電路不受制造工藝的限制，可以廣泛的應(yīng)用于體硅CMOS工藝、SOI CMOS工藝以及其它一些先進(jìn)的工藝中。
文檔編號(hào)H02H9/04GK102662426SQ201210139129
公開(kāi)日2012年9月12日 申請(qǐng)日期2012年5月7日 優(yōu)先權(quán)日2012年5月7日
發(fā)明者劉佑寶, 盧紅利, 吳龍勝, 岳紅菊, 王忠芳, 謝成明 申請(qǐng)人:中國(guó)航天科技集團(tuán)公司第九研究院第七七一研究所