專(zhuān)利名稱(chēng)：一種應(yīng)用于功率因數(shù)校正器中的高壓大電流驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電路技術(shù)領(lǐng)域，涉及模擬集成電路，尤其是一種應(yīng)用于功率因數(shù)校正器中的高壓大電流驅(qū)動(dòng)電路，可用于有源功率因數(shù)校正控制器中的輸出級(jí)驅(qū)動(dòng)。
背景技術(shù)：
隨著電力電子技術(shù)的迅速發(fā)展，開(kāi)關(guān)電源因?yàn)榫哂懈叩碾娫崔D(zhuǎn)換效率而被大量使用，而在開(kāi)關(guān)調(diào)整器電路中，半導(dǎo)體開(kāi)關(guān)器件已是不可或缺的基本組件，同時(shí)，開(kāi)關(guān)電源工作頻率的不斷提高促使電子元件工業(yè)發(fā)生了廣泛的變革，對(duì)半導(dǎo)體開(kāi)關(guān)器件的研究也顯得有為重要，特別是功率型MOSFET和IGBT，由于功率型器件的特殊工藝和構(gòu)造，有必要為功率型器件專(zhuān)門(mén)設(shè)計(jì)驅(qū)動(dòng)電路。傳統(tǒng)的功率MOSFET驅(qū)動(dòng)電路中，由于在其驅(qū)動(dòng)級(jí)存在同時(shí)導(dǎo)通的時(shí)間段，需要消耗額外的功耗；同時(shí)，在較高電源電壓的輸出級(jí)驅(qū)動(dòng)電路中，缺少必要的保護(hù)電路，不能保證驅(qū)動(dòng)電路的可靠性工作；由于其有限的源電流和灌電流能力，不能夠應(yīng)用在一些特殊的場(chǎng)合。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)，提供一種應(yīng)用于功率因數(shù)校正器中的高壓大電流驅(qū)動(dòng)電路，該電路能夠解決較高電壓驅(qū)動(dòng)電路的保護(hù)問(wèn)題，同時(shí)改善傳統(tǒng)驅(qū)動(dòng)電路有限源電流和灌電流的缺陷，降低驅(qū)動(dòng)電路的靜態(tài)功耗，減小總諧波失真，保證驅(qū)動(dòng)電路的可靠性和安全性。本發(fā)明的目的是通過(guò)以下技術(shù)方案來(lái)解決的這種應(yīng)用于功率因數(shù)校正器中的高壓大電流驅(qū)動(dòng)電路，包括電流鏡像電路、高壓預(yù)調(diào)制電路、電平移位電路、死區(qū)時(shí)間控制電路和大電流輸出級(jí)。所述電流鏡像電路利用電阻和三極管組成的電流源電路和電流沉電路，將啟動(dòng)電流Istot和基準(zhǔn)電流源產(chǎn)生的輸入信號(hào)Ibias轉(zhuǎn)換為高壓預(yù)調(diào)制電路的輸入信號(hào)，將啟動(dòng)電流Istmt轉(zhuǎn)換為電平移位電路的輸入信號(hào)；所述高壓預(yù)調(diào)制電路在電流鏡像電路偏置作用下，利用高壓LDMOS管的隔離作用以及穩(wěn)壓二極管的擊穿穩(wěn)壓特性，將一個(gè)高的輸入電源電壓VDD轉(zhuǎn)換為相對(duì)低的電壓，以保證驅(qū)動(dòng)電路工作在一個(gè)安全的電壓范圍內(nèi)，同時(shí)產(chǎn)生電平移位電路的輸入電壓VaAMP;所述電平移位電路在高壓預(yù)調(diào)制電路的輸出作用下，利用電流鏡像電路的偏置作用，利用死區(qū)時(shí)間控制電路產(chǎn)生的第一邏輯開(kāi)關(guān)信號(hào)Sl和第二邏輯開(kāi)關(guān)信號(hào)S2，控制高壓管PMOS和高壓管NOMS的導(dǎo)通與關(guān)斷，從而產(chǎn)生電平移位電路的輸出信號(hào)Vs，為大電流輸出級(jí)電路提供邏輯開(kāi)關(guān)信號(hào)；所述死區(qū)時(shí)間控制電路在數(shù)字邏輯驅(qū)動(dòng)信號(hào)的作用下，利用邏輯門(mén)電路和電容的延遲作用，產(chǎn)生反相不交迭的第一邏輯開(kāi)關(guān)信號(hào)Sl和第二邏輯開(kāi)關(guān)信號(hào)S2，控制電平移位電路和大電流輸出級(jí)的工作狀態(tài)；所述大電流輸出級(jí)，在高壓三極管所組成的達(dá)林頓復(fù)合管作用下，利用高壓管NMOS和電平移位電路產(chǎn)生的邏輯開(kāi)關(guān)信號(hào)Vs，以及死區(qū)時(shí)間控制電路產(chǎn)生的第二邏輯開(kāi)關(guān)信號(hào)S2，產(chǎn)生具有較大源電流和灌電流能力的輸出驅(qū)動(dòng)信號(hào)GATE_DRIVER，驅(qū)動(dòng)外圍功率器件的導(dǎo)通與關(guān)斷。進(jìn)一步，上述電流鏡像電路包括三極管Q3、Q4、Q6、Q7、Q8、Q9、Q10、Qll、Q12、Q13、 Q14和電阻Rl、R2、R3、R4、R7 ；所述三極管Q13和三極管Q14組成第一電流鏡像電路；其中三極管 03、04、06、07、08、09、010、011、012和電阻1 1、1 2、1 3、1 4、1 7 組成第二電流鏡像電
路；第一電流鏡像電路的輸入端連接到外部基準(zhǔn)電流源的輸出端Ibias上，第一電流鏡像電路用于電流正常工作時(shí)為高壓預(yù)調(diào)制電路提供偏置電流；第二電流鏡像電路為高壓預(yù)調(diào)制電路和電平移位電路提供偏置電流。上述的高壓預(yù)調(diào)制電路包括LDMOS管LDM0S1、LDMOS管LDM0S2、穩(wěn)壓二極管D4、 D5、D6，三極管Q5 ；所述LDMOS管LDMOSl和LDMOS管LDM0S2組成第三電流鏡像電路，其中， LDMOS管LDMOSl作為高壓預(yù)調(diào)制電路的第一高壓隔離管，LDMOS管LDM0S2作為L(zhǎng)DMOS管 LDMOSl的柵極偏置管，穩(wěn)壓二極管D6作為第三電流鏡像電路的柵極筘位保護(hù)，穩(wěn)壓二極管 D4、D5的串聯(lián)組成第一高壓預(yù)調(diào)制電路，三極管Q5作為高壓預(yù)調(diào)制電路的第二高壓隔離管。上述高壓預(yù)調(diào)制電路中，第三電流鏡像電路中LDMOS管LDM0S2的柵極和漏極連接在一起，同時(shí)接在第一電流鏡像電路中三極管Q13的集電極輸出端，LDMOS管LDMOSl和 LDMOS管LDM0S2的源極連接到輸入電源VDD上，筘位二極管D6連接在第三電流鏡像電路 LDMOS管LDMOSl和LDMOS管LDM0S2的柵極和源極之間，LDMOS管LDMOSl的漏端連接在筘位二極管D4、D5串聯(lián)的N端，同時(shí)連接三極管Q5的基極、以及第二電流鏡像電路中三極管 Q7的集電極輸出端，在三極管Q5的發(fā)射極產(chǎn)生高壓預(yù)調(diào)制信號(hào)VaAMP。上述電平移位電路包括高壓PMOS管PMOS1、PM0S2、PM0S3、PM0S4、PM0S5，高壓匪OS 管Μ3、Μ4、Μ5以及反相器INVl ；所述的高壓PMOS管PMOSl、PM0S2、PM0S5的源端接公共電源 V_P，即接在高壓預(yù)調(diào)制電路⑵的輸出端，所述高壓PMOS管PMOSl的柵極接高壓PMOS管 PM0S2的漏端，高壓PMOS管PMOSl漏端接高壓PMOS管PM0S2的柵極和高壓PMOS管PM0S3 的源端，同時(shí)，在電流鏡像電路中第二電流鏡像電路像的偏置作用下，將第二電流鏡像電路三極管Q3的輸出端集電極接在高壓PMOS管PMOSl的漏端、高壓PMOS管PM0S2的柵極、高壓PMOS管PM0S3的源端，作為電平移位電路的偏置電流，所述高壓PMOS管PM0S2的柵極接高壓PMOS管PMOSl的漏端，高壓PMOS管PM0S2的漏端接高壓PMOS管PMOSl的柵極和高壓 PMOS管PM0S4的源端、高壓PMOS管PM0S5的柵極，同時(shí)，在電流鏡像電路(1)中第二電流鏡像電路的偏置作用下，將第二電流鏡像電路三極管Q4的集電極輸出端連接在高壓PMOS管 PMOSl的柵極、高壓PMOS管PM0S4的源端、高壓PMOS管PM0S5的柵極，為電平移位電路(3) 提供偏置電流，所述高壓PMOS管PM0S3和PM0S4的柵極接在公共端Vb，高壓PMOS管PM0S3 的漏端接在高壓NMOS管M3的漏端，高壓PMOS管PM0S4的漏端接在高壓NMOS管M4的漏端，所述高壓NMOS管M3的柵極接在反相器INVl的輸出端，高壓NMOS管M3的源端接公共端GND，所述反相器INVl的輸入端接死區(qū)時(shí)間控制電路產(chǎn)生的第一邏輯開(kāi)關(guān)信號(hào)Si，所述高壓NMOS管M4的柵極接反相器INVl的輸入端，即接第一邏輯開(kāi)關(guān)信號(hào)Si，高壓NMOS管 M4的源端接公共端GND，所述高壓PMOS管PM0S5的柵極接高壓PMOS管PM0S2漏端、PMOSl 柵極以及PM0S4源端，高壓PMOS管PM0S5的源端接高壓預(yù)調(diào)制電路的輸出VeLAMP，高壓PMOS 管PM0S5的漏端接高壓NMOS管M5的漏端，所述高NMOS管M5的柵極接死區(qū)時(shí)間控制電路產(chǎn)生的第二邏輯開(kāi)關(guān)信號(hào)S2，高壓NMOS管M5的源端接公共地端GND，高壓PMOS管PM0S5的漏端和高壓NMOS管N0MS5的漏端并接在一起，產(chǎn)生電平移位電路的輸出信號(hào)Vs，控制大電流輸出級(jí)的導(dǎo)通與關(guān)斷。上述死區(qū)時(shí)間控制電路是利用開(kāi)關(guān)電源中脈寬調(diào)制信號(hào)產(chǎn)生反相不交迭的第一邏輯開(kāi)關(guān)信號(hào)Sl和第二邏輯開(kāi)關(guān)信號(hào)S2，當(dāng)脈寬調(diào)制信號(hào)是由低電平轉(zhuǎn)換為高電平時(shí)，則第一邏輯開(kāi)關(guān)信號(hào)Sl先由高電平變成低電平，接著經(jīng)過(guò)門(mén)電路和電容的延遲，第二邏輯開(kāi)關(guān)信號(hào)S2才由低電平變?yōu)楦唠娖?；?dāng)脈寬調(diào)制信號(hào)是由高電平轉(zhuǎn)換低電平時(shí)，則第二邏輯開(kāi)關(guān)信號(hào)S2先由高電平變成低電平，接著經(jīng)過(guò)門(mén)電路和電容延遲，第一邏輯開(kāi)關(guān)信號(hào)S1才由低電平變?yōu)楦唠娖健Ｉ鲜龃箅娏鬏敵黾?jí)包括一個(gè)達(dá)林頓復(fù)合結(jié)構(gòu)和一個(gè)組合下拉高壓NMOS管，達(dá)林頓復(fù)合結(jié)構(gòu)具有大的灌電流能力，組合下拉高壓NMOS管具有大的源電流能力，所述的達(dá)林頓復(fù)合結(jié)構(gòu)是由三極管Q1、Q2、二極管D1、D2組成，Ql和Q2的集電極接公共電源VDD，三極管Q2的基極接二極管D2的N端、電阻R5的一端，共同接在電平移位電路的輸出端Vs上，三極管Q2的發(fā)射極接二極管D2的P端、二極管Dl的N端、電阻R5的另一端、電阻R6的一端以及三極管Ql的基極，所述三極管Ql的發(fā)射極接電阻R6的另一端、二極管Dl的P端，共同接在大電流輸出級(jí)的輸出端GATE_DRIVER上，所述的組合下拉高壓NMOS管是由高壓NMOS 管Ml、M2、M5以及電阻R5、R6組成，高壓NMOS管Ml的漏端接三極管Ql的發(fā)射極、電阻R6 的一端，共同接在大電流輸出級(jí)的輸出端GATE_DRIVER上，高壓NMOS管M2漏端接三極管Ql 的基極、三極管Q2的發(fā)射極，二極管Dl的N端、二極管D2的P端，高壓NMOS管M5的漏端接三極管Q2的基極、電阻R5的一端，共同接在電平移位電路的輸出端Vs上，高壓NMOS管 M1、M2、M5的柵極并接在一起，連接在死區(qū)時(shí)間控制電路產(chǎn)生的第二邏輯開(kāi)關(guān)信號(hào)S2，高壓 NMOS管Ml、M2、M5的源端接公共地端GND。本發(fā)明具有以下有益效果(1)本發(fā)明利用LDMOS管的高壓隔離作用和穩(wěn)壓二極管的擊穿穩(wěn)壓特性，將較高的輸入電源電壓轉(zhuǎn)換為輸出驅(qū)動(dòng)開(kāi)關(guān)信號(hào)所需要的固定電平，不僅可以提高驅(qū)動(dòng)電路的可靠性，而且可以很好地保護(hù)外圍功率器件。(2)本發(fā)明利用電平移位電路，將來(lái)自于數(shù)字邏輯驅(qū)動(dòng)電路產(chǎn)生的脈寬調(diào)制信號(hào)轉(zhuǎn)換為具有固定電平的輸出驅(qū)動(dòng)開(kāi)關(guān)信號(hào)，同時(shí)加入死區(qū)時(shí)間控制電路，防止在電平轉(zhuǎn)換期間存在的電源到地的瞬間大電流現(xiàn)象。(3)本發(fā)明采用經(jīng)典的達(dá)林頓輸出級(jí)結(jié)構(gòu)，以提高輸出驅(qū)動(dòng)電路源電流和灌電流的能力。(4)本發(fā)明針對(duì)于有源功率因數(shù)校正電路對(duì)于總諧波失真(THD)的要求，特別在子模塊電路中加入了 THD優(yōu)化機(jī)制，減小THD。


圖1為本發(fā)明應(yīng)用于功率因數(shù)校正器中的驅(qū)動(dòng)電路的結(jié)構(gòu)框圖；圖2為本發(fā)明的具體電路原理圖；圖3為本發(fā)明中電平移位電路3的具體電路原理圖；圖4為本發(fā)明中死區(qū)時(shí)間控制電路4的具體電路原理圖；圖5為本發(fā)明中死區(qū)時(shí)間控制電路4產(chǎn)生的輸出信號(hào)時(shí)序圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明具體實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行更為清楚完整的描述和解釋?zhuān)@然，所描述的實(shí)施例僅僅是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明的實(shí)施例，本領(lǐng)域普通的技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。對(duì)發(fā)明所涉及的專(zhuān)業(yè)術(shù)語(yǔ)進(jìn)行說(shuō)明THD =Total Harmonic Distortion，總諧波失真EMI :Electro magnetic interference,電磁干擾；MOS :metal oxide semiconductor，金屬氧化物半導(dǎo)體；LDMOS Later double-diffused metal oxide semiconductor,橫向雙擴(kuò)散金屬氧化物半導(dǎo)體；NMOS N-channe 1 metal oxide semiconductor FET，N 溝道金屬氧化物半導(dǎo)體場(chǎng)
效應(yīng)晶體管。PMOS :P-channel metal oxide semiconductor FET, P 溝道金屬氧化物半導(dǎo)體場(chǎng)
效應(yīng)晶體管。為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)表達(dá)的更加清楚明白，下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明再做進(jìn)一步詳細(xì)地說(shuō)明。參照?qǐng)D1，本發(fā)明的應(yīng)用于功率因數(shù)校正器中的高壓大電流驅(qū)動(dòng)電路包括電流鏡像電路1、高壓預(yù)調(diào)制電路2、電平移位電路3、死區(qū)時(shí)間控制電路4和大電流輸出級(jí)5。參照?qǐng)D2，本發(fā)明各單元電路的結(jié)構(gòu)和工作原理如下電流鏡像電路1:該電路包括三極管Q3、Q4、Q6、Q7、Q8、Q9、Q10、Qll、Q12、Q13、Q14 和電阻 Rl、R2、 R3、R4、R7 ；三極管Q13、Q14組成第一電流鏡像電路；其中三極管Q3、Q4、Q6、Q7、Q8、Q9、Q10、 Ql 1、Q12和電阻Rl、R2、R3、R4、R7組成二電流鏡像電路。第一電流鏡像電路Q(chēng)14的輸入端連接到外部基準(zhǔn)電流源的輸出端Ibias上，其中，13為第一電流鏡像電路中Q13的輸出電流，為高壓預(yù)調(diào)制電路中的第三電流鏡像電路提供偏置電流；第二電流鏡像電路是本發(fā)明中THD優(yōu)化機(jī)制最為重要的部分，14為第二電流鏡像電路中Q7的輸出電流，為筘位電路提供充電電流，Istart為第一電流鏡像電路中Q8的輸出電流，為第二電流鏡像電路中其它鏡像電路提供鏡像電流。在有源功率因數(shù)校正控制器中，電路正常工作所需VDD電壓一般比較高，因此如果瞬間VDD達(dá)到所需電壓打開(kāi)電路時(shí)，會(huì)造成輸出端的過(guò)沖現(xiàn)象，此時(shí)THD和 EMI問(wèn)題就非常嚴(yán)重，甚至?xí)龤獠抗β书_(kāi)關(guān)管；在本發(fā)明中，加入了 THD優(yōu)化機(jī)制，當(dāng)電 VDD比較低電路未正常工作時(shí)，第一電流鏡像電路提供啟動(dòng)電流IS Is = (VDD-Vbeq12) /R7(1)該電流在VDD > VBE_Q12時(shí)產(chǎn)生，并且通過(guò)鏡像電路鏡像出去；電流IS首先鏡像至Q8的輸出電流Istart，14也會(huì)鏡像該電流，并為筘位二極管D4、D5充電，Q5會(huì)逐漸導(dǎo)通，因此高壓預(yù)調(diào)制電路輸出電壓VCLAMP會(huì)跟隨輸入電壓變化，當(dāng)瞬間VDD達(dá)到所需電壓打開(kāi)電路時(shí)，VCLAMP不會(huì)發(fā)生瞬間跳變，輸出端也就不會(huì)發(fā)生過(guò)沖變化，極大優(yōu)化THD，并減少EMI的問(wèn)題；同時(shí)Il和Il分別為第二電流鏡像電路中Q3和Q4的輸出電流，為電平移位電路提供偏置電流。高壓預(yù)調(diào)制電路2:該電路包括LDMOS管LDMOSl (以下稱(chēng)為高壓管LDM0S1)和LDM0S2 (以下稱(chēng)為高壓管LDM0S2)；穩(wěn)壓二極管D4、D5、D6 ；三極管Q5。該高壓管LDMOSl和高壓管LDM0S2組成第三電流鏡像電路，其中，高壓管LDMOSl作為高壓預(yù)調(diào)制電路的第一高壓隔離管，高壓管 LDM0S2為高壓管LDMOSl的柵極提供合適的偏置電壓，穩(wěn)壓二極管D6作為第三電流鏡像電路的柵極筘位保護(hù)二極管，保證高壓管LDMOSl和LDM0S2的柵源電壓在其擊穿電壓范圍內(nèi)， 穩(wěn)壓二極管D4、D5的串聯(lián)形成高壓預(yù)調(diào)制電路的核心單元，當(dāng)輸入電源電壓VDD比較高時(shí)， 且達(dá)到了穩(wěn)壓二極管D4和D5的擊穿電壓，此時(shí)第二高壓隔離管Q5導(dǎo)通，高壓預(yù)調(diào)制電路的輸出電壓VCLAMP大約穩(wěn)定在二倍的穩(wěn)壓二極管擊穿電壓值。電平移位電路4:參照?qǐng)D3，所述電平移位電路4包括高壓MOS管PMOSU PM0S2、PM0S3、PM0S4、 PM0S5、NM0S5，高壓NMOS管M3、M4以及反相器INVl。Il和12分別為第二電流鏡像電路中 Q3和Q4的輸出電流，為電平移位電路提供電流通路，高壓MOS管PM0S3和PM0S4的柵極接在三極管Q9的集電極Vb上。當(dāng)脈寬調(diào)制信號(hào)Driver是由低電平轉(zhuǎn)換為高電平時(shí)，則第一邏輯開(kāi)關(guān)信號(hào)Sl先由高電平變?yōu)榈碗娖?，高壓NMOS管M3導(dǎo)通，NMOS管M4關(guān)斷，Vb和輸入偏置電流Il的作用下，高壓管PM0S3管導(dǎo)通，PM0S2的柵極電壓VA Vb+VGS3，此時(shí)PM0S2 導(dǎo)通，高壓管PM0S5的柵極電壓VB約為輸入電源電壓VCLAMP，高壓管PMOSl和PM0S5關(guān)斷， 經(jīng)過(guò)門(mén)電路和電容的延遲以后，第二邏輯開(kāi)關(guān)信號(hào)S2才由低電平變?yōu)楦唠娖?，高壓NMOS 管M5才導(dǎo)通，VS輸出低電平；當(dāng)脈寬調(diào)制信號(hào)是由高電平轉(zhuǎn)換低電平時(shí)，則第二邏輯開(kāi)關(guān)信號(hào)S2先由高電平變成低電平，高壓NMOS管M5馬上被關(guān)斷，接著經(jīng)過(guò)門(mén)電路和電容的延遲，第一邏輯開(kāi)關(guān)信號(hào)Sl才由低電平變?yōu)楦唠娖?，高壓NMOS管M3關(guān)斷，NMOS管M4導(dǎo)通， 在電壓Vb和輸入偏置電流12的作用下，高壓管PM0S4管導(dǎo)通，PMOSl和PM0S5的柵極電壓 VB ^ Vb+VGS4，此時(shí)PMOSl和PM0S5導(dǎo)通，高壓管PM0S2的柵極電壓VA約為輸入電源電壓 VCLAMP，高壓管PM0S2關(guān)斷，VS輸出高電平；加入死區(qū)時(shí)間控制電路以后，可以防止在電平轉(zhuǎn)換期間存在的電源到地的瞬間大電流現(xiàn)象。死區(qū)時(shí)間控制電路4參照?qǐng)D4、圖5，所述的死區(qū)時(shí)間控制電路4是利用開(kāi)關(guān)電源中脈寬調(diào)制信號(hào) Driver產(chǎn)生反相不交迭的第一邏輯開(kāi)關(guān)信號(hào)Sl和第二邏輯開(kāi)關(guān)信號(hào)S2，當(dāng)脈寬調(diào)制信號(hào)是由低電平轉(zhuǎn)換為高電平時(shí)，則第一邏輯開(kāi)關(guān)信號(hào)Sl先由高電平變成低電平，接著經(jīng)過(guò)門(mén)電路和電容的延遲，第二邏輯開(kāi)關(guān)信號(hào)S2才由低電平變?yōu)楦唠娖?；?dāng)脈寬調(diào)制信號(hào)Driver 是由高電平轉(zhuǎn)換低電平時(shí)，則第二邏輯開(kāi)關(guān)信號(hào)S2先由高電平變成低電平，接著經(jīng)過(guò)門(mén)電路和電容延遲，第一邏輯開(kāi)關(guān)信號(hào)Sl才由低電平變?yōu)楦唠娖?。大電流輸出?jí)5:參照?qǐng)D2、圖4和圖5，大電流輸出級(jí)5包括一個(gè)達(dá)林頓復(fù)合結(jié)構(gòu)和一個(gè)復(fù)合下拉高壓NMOS管，達(dá)林頓復(fù)合結(jié)構(gòu)具有大的灌電流能力，復(fù)合下拉高壓NMOS管具有大的源電流能力，所述的達(dá)林頓復(fù)合結(jié)構(gòu)是由三極管Ql、Q2、二極管Dl、D2組成，所述的復(fù)合下拉高壓 NMOS管是由高壓NMOS管M1、M2、M5以及電阻R5、R6組成，當(dāng)輸入脈寬調(diào)制信號(hào)Driver為高電平時(shí)，死區(qū)時(shí)間控制電路的第一邏輯開(kāi)關(guān)信號(hào)Sl為低電平，第二邏輯開(kāi)關(guān)信號(hào)S2為高電平，電平移位電路的輸出信號(hào)VS為低電平，在復(fù)合下拉NMOS管M1、M2和M5的作用下，大電流輸出級(jí)的輸出GATE_DRIVER被拉低；當(dāng)輸入脈寬調(diào)制信號(hào)Driver為低電平時(shí)，死區(qū)時(shí)間控制電路的第一邏輯開(kāi)關(guān)信號(hào)Sl為高電平，第二邏輯開(kāi)關(guān)信號(hào)S2為低電平，復(fù)合下拉NMOS 管Ml、M2和M5關(guān)斷，電平移位電路的輸出VS為高電平，在達(dá)林頓復(fù)合管Ql和Q2的作用下，大電流輸出級(jí)的輸出GATE_DRIVER被快速充電至高電平；大電流輸出級(jí)電路中電阻R5 和R6也是本發(fā)明中THD優(yōu)化機(jī)制的重要部分，其主要作用是為了限制輸出級(jí)的電流大小， 防止輸出級(jí)產(chǎn)生瞬間過(guò)沖，優(yōu)化THD;同時(shí)由于輸出驅(qū)動(dòng)信號(hào)GATE_DRIVER是通過(guò)芯片的一個(gè)管腳與外圍功率型器件連接的，因此會(huì)產(chǎn)生寄生的電感，該寄生的電感與功率型器件的柵極寄生電容組成了一個(gè)LC諧振電路，而在輸出級(jí)電路中加入大小合適的電阻以后，在輸出驅(qū)動(dòng)信號(hào)高低電平轉(zhuǎn)化期間，能夠有效地抑制輸出驅(qū)動(dòng)信號(hào)的振蕩，減少EMI問(wèn)題；在輸出驅(qū)動(dòng)信號(hào)GATE_DRIVER由高電平轉(zhuǎn)換為低電平時(shí)，所述的二極管Dl和D2是為了給達(dá)林頓復(fù)合管Ql和Q2的基區(qū)提供快速放電通路，加快達(dá)林頓復(fù)合管Ql和Q2的關(guān)斷。本發(fā)明利用LDMOS管的高壓隔離作用和穩(wěn)壓二極管的擊穿穩(wěn)壓特性，將較高的輸入電源電壓轉(zhuǎn)換為輸出驅(qū)動(dòng)開(kāi)關(guān)信號(hào)所需要的固定電平，不僅可以提高驅(qū)動(dòng)電路的可靠性和安全性，而且可以很好地保護(hù)外圍功率器件。并且本發(fā)明利用電平移位電路，將來(lái)自于數(shù)字邏輯驅(qū)動(dòng)電路產(chǎn)生的脈寬調(diào)制信號(hào)轉(zhuǎn)換為具有固定電平的輸出驅(qū)動(dòng)開(kāi)關(guān)信號(hào)，同時(shí)加入死區(qū)時(shí)間控制電路，防止在電平轉(zhuǎn)換期間存在的電源到地的瞬間大電流現(xiàn)象。其還采用經(jīng)典的達(dá)林頓輸出級(jí)結(jié)構(gòu)，以提高輸出驅(qū)動(dòng)電路源電流和灌電流的能力。本發(fā)明針對(duì)于有源功率因數(shù)校正電路對(duì)于總諧波失真(THD)的要求，特別在子模塊電路中加入了 THD優(yōu)化機(jī)制，較小THD。以上所述僅為本發(fā)明的較佳實(shí)例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的的任何修改，等同替換，改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
10
權(quán)利要求
1.一種應(yīng)用于功率因數(shù)校正器中的高壓大電流驅(qū)動(dòng)電路，包括電流鏡像電路(1)、高壓預(yù)調(diào)制電路O)、電平移位電路(3)、死區(qū)時(shí)間控制電路(4)和大電流輸出級(jí)(5)，其特征在于所述電流鏡像電路(1)利用電阻和三極管組成的電流源電路和電流沉電路，將啟動(dòng)電流Istart和基準(zhǔn)電流源產(chǎn)生的輸入信號(hào)Ibias轉(zhuǎn)換為高壓預(yù)調(diào)制電路的輸入信號(hào)，將啟動(dòng)電流 Istmt轉(zhuǎn)換為電平移位電路的輸入信號(hào)；所述高壓預(yù)調(diào)制電路(2)在電流鏡像電路(1)偏置作用下，利用高壓LDMOS管的隔離作用以及穩(wěn)壓二極管的擊穿穩(wěn)壓特性，將一個(gè)高的輸入電源電壓VDD轉(zhuǎn)換為相對(duì)低的電壓，以保證驅(qū)動(dòng)電路工作在一個(gè)安全的電壓范圍內(nèi)，同時(shí)產(chǎn)生電平移位電路的輸入電壓Vclamp ‘所述電平移位電路(3)在高壓預(yù)調(diào)制電路O)的輸出作用下，利用電流鏡像電路(1) 的偏置作用，利用死區(qū)時(shí)間控制電路產(chǎn)生的第一邏輯開(kāi)關(guān)信號(hào)Sl和第二邏輯開(kāi)關(guān)信號(hào)S2， 控制高壓管PMOS和高壓管NOMS的導(dǎo)通與關(guān)斷，從而產(chǎn)生電平移位電路的輸出信號(hào)\，為大電流輸出級(jí)電路提供邏輯開(kāi)關(guān)信號(hào)；所述死區(qū)時(shí)間控制電路(4)在數(shù)字邏輯驅(qū)動(dòng)信號(hào)的作用下，利用邏輯門(mén)電路和電容的延遲作用，產(chǎn)生反相不交迭的第一邏輯開(kāi)關(guān)信號(hào)Sl和第二邏輯開(kāi)關(guān)信號(hào)S2，控制電平移位電路和大電流輸出級(jí)的工作狀態(tài)；所述大電流輸出級(jí)(3)，在高壓三極管所組成的達(dá)林頓復(fù)合管作用下，利用高壓管 NMOS和電平移位電路產(chǎn)生的邏輯開(kāi)關(guān)信號(hào)Vs，以及死區(qū)時(shí)間控制電路產(chǎn)生的第二邏輯開(kāi)關(guān)信號(hào)S2，產(chǎn)生具有較大源電流和灌電流能力的輸出驅(qū)動(dòng)信號(hào)GATE_DRIVER，驅(qū)動(dòng)外圍功率器件的導(dǎo)通與關(guān)斷。
2.根據(jù)權(quán)利要求1所述的高壓大電流驅(qū)動(dòng)電路，其特征在于所述電流鏡像電路(1) 包括三極管 Q3、Q4、Q6、Q7、Q8、Q9、Q10、Qll、Q12、Q13、Q14 和電阻 Rl、R2、R3、R4、R7 ；所述三極管Q13和三極管Q14組成第一電流鏡像電路；其中三極管Q3、Q4、Q6、Q7、Q8、Q9、Q10、 Q11、Q12和電阻Rl、R2、R3、R4、R7組成第二電流鏡像電路；第一電流鏡像電路的輸入端連接到外部基準(zhǔn)電流源的輸出端Ibias上，第一電流鏡像電路用于電流正常工作時(shí)為高壓預(yù)調(diào)制電路提供偏置電流；第二電流鏡像電路為高壓預(yù)調(diào)制電路和電平移位電路提供偏置電流。
3.根據(jù)權(quán)利要求1所述的高壓大電流驅(qū)動(dòng)電路，其特征在于所述的高壓預(yù)調(diào)制電路 (2)包括 LDMOS 管 LDMOS1、LDMOS 管 LDM0S2、穩(wěn)壓二極管 D4、D5、D6，三極管 Q5 ；所述 LDMOS 管LDMOSl和LDMOS管LDM0S2組成第三電流鏡像電路，其中，LDMOS管LDMOSl作為高壓預(yù)調(diào)制電路的第一高壓隔離管，LDMOS管LDM0S2作為L(zhǎng)DMOS管LDMOSl的柵極偏置管，穩(wěn)壓二極管D6作為第三電流鏡像電路的柵極筘位保護(hù)，穩(wěn)壓二極管D4、D5的串聯(lián)組成第一高壓預(yù)調(diào)制電路，三極管Q5作為高壓預(yù)調(diào)制電路的第二高壓隔離管。
4.根據(jù)權(quán)利要求3所述的高壓大電流驅(qū)動(dòng)電路，其特征在于所述高壓預(yù)調(diào)制電路(2) 中，第三電流鏡像電路中LDMOS管LDM0S2的柵極和漏極連接在一起，同時(shí)接在第一電流鏡像電路中三極管Q13的集電極輸出端，LDMOS管LDMOSl和LDMOS管LDM0S2的源極連接到輸入電源VDD上，筘位二極管D6連接在第三電流鏡像電路LDMOS管LDMOSl和LDMOS管LDM0S2 的柵極和源極之間，LDMOS管LDMOSl的漏端連接在筘位二極管D4、D5串聯(lián)的N端，同時(shí)連接三極管Q5的基極、以及第二電流鏡像電路中三極管Q7的集電極輸出端，在三極管Q5的發(fā)射極產(chǎn)生高壓預(yù)調(diào)制信號(hào)ναΑΜΡ。
5.根據(jù)權(quán)利要求1所述的高壓大電流驅(qū)動(dòng)電路，其特征在于所述電平移位電路(3) 包括高壓 PMOS 管 PMOSl、PM0S2、PM0S3、PM0S4、PM0S5,高壓匪OS 管 Μ3、Μ4、Μ5 以及反相器 INVl ；所述的高壓PMOS管PM0S1、PM0S2、PM0S5的源端接公共電源VeLAMP，即接在高壓預(yù)調(diào)制電路( 的輸出端，所述高壓PMOS管PMOSl的柵極接高壓PMOS管PM0S2的漏端，高壓PMOS 管PMOSl漏端接高壓PMOS管PM0S2的柵極和高壓PMOS管PM0S3的源端，同時(shí)，在電流鏡像電路中第二電流鏡像電路像的偏置作用下，將第二電流鏡像電路三極管Q3的輸出端集電極接在高壓PMOS管PMOSl的漏端、高壓PMOS管PM0S2的柵極、高壓PMOS管PM0S3的源端，作為電平移位電路的偏置電流，所述高壓PMOS管PM0S2的柵極接高壓PMOS管PMOSl的漏端，高壓PMOS管PM0S2的漏端接高壓PMOS管PMOS 1的柵極和高壓PMOS管PM0S4的源端、高壓PMOS管PM0S5的柵極，同時(shí)，在電流鏡像電路(1)中第二電流鏡像電路的偏置作用下，將第二電流鏡像電路三極管Q4的集電極輸出端連接在高壓PMOS管PMOSl的柵極、高壓 PMOS管PM0S4的源端、高壓PMOS管PM0S5的柵極，為電平移位電路(；3)提供偏置電流，所述高壓PMOS管PM0S3和PM0S4的柵極接在公共端Vb，高壓PMOS管PM0S3的漏端接在高壓NMOS 管M3的漏端，高壓PMOS管PM0S4的漏端接在高壓NMOS管M4的漏端，所述高壓NMOS管M3 的柵極接在反相器INVl的輸出端，高壓NMOS管M3的源端接公共端GND，所述反相器INVl 的輸入端接死區(qū)時(shí)間控制電路產(chǎn)生的第一邏輯開(kāi)關(guān)信號(hào)Si，所述高壓NMOS管M4的柵極接反相器INVl的輸入端，即接第一邏輯開(kāi)關(guān)信號(hào)Si,高壓NMOS管M4的源端接公共端GND，所述高壓PMOS管PM0S5的柵極接高壓PMOS管PM0S2漏端、PMOSl柵極以及PM0S4源端，高壓 PMOS管PM0S5的源端接高壓預(yù)調(diào)制電路(2)的輸出VaAMP，高壓PMOS管PM0S5的漏端接高壓NMOS管M5的漏端，所述高NMOS管M5的柵極接死區(qū)時(shí)間控制電路產(chǎn)生的第二邏輯開(kāi)關(guān)信號(hào)S2，高壓NMOS管M5的源端接公共地端GND，高壓PMOS管PM0S5的漏端和高壓NMOS管 N0MS5的漏端并接在一起，產(chǎn)生電平移位電路(3)的輸出信號(hào)Vs，控制大電流輸出級(jí)(5)的導(dǎo)通與關(guān)斷。
6.根據(jù)權(quán)利要求1所述的高壓大電流驅(qū)動(dòng)電路，其特征在于所述死區(qū)時(shí)間控制電路 (4)是利用開(kāi)關(guān)電源中脈寬調(diào)制信號(hào)產(chǎn)生反相不交迭的第一邏輯開(kāi)關(guān)信號(hào)Sl和第二邏輯開(kāi)關(guān)信號(hào)S2，當(dāng)脈寬調(diào)制信號(hào)是由低電平轉(zhuǎn)換為高電平時(shí)，則第一邏輯開(kāi)關(guān)信號(hào)Sl先由高電平變成低電平，接著經(jīng)過(guò)門(mén)電路和電容的延遲，第二邏輯開(kāi)關(guān)信號(hào)S2才由低電平變?yōu)楦唠娖?；?dāng)脈寬調(diào)制信號(hào)是由高電平轉(zhuǎn)換低電平時(shí)，則第二邏輯開(kāi)關(guān)信號(hào)S2先由高電平變成低電平，接著經(jīng)過(guò)門(mén)電路和電容延遲，第一邏輯開(kāi)關(guān)信號(hào)Sl才由低電平變?yōu)楦唠娖健?br> 7.根據(jù)權(quán)利要求1所述的高壓大電流驅(qū)動(dòng)電路，其特征在于所述大電流輸出級(jí)(5) 包括一個(gè)達(dá)林頓復(fù)合結(jié)構(gòu)和一個(gè)組合下拉高壓NMOS管，達(dá)林頓復(fù)合結(jié)構(gòu)具有大的灌電流能力，組合下拉高壓NMOS管具有大的源電流能力，所述的達(dá)林頓復(fù)合結(jié)構(gòu)是由三極管Q1、 Q2、二極管D1、D2組成，Ql和Q2的集電極接公共電源VDD，三極管Q2的基極接二極管D2的 N端、電阻R5的一端，共同接在電平移位電路的輸出端Vs上，三極管Q2的發(fā)射極接二極管 D2的P端、二極管Dl的N端、電阻R5的另一端、電阻R6的一端以及三極管Ql的基極，所述三極管Ql的發(fā)射極接電阻R6的另一端、二極管Dl的P端，共同接在大電流輸出級(jí)的輸出端GATE_DRIVER上，所述的組合下拉高壓匪OS管是由高壓匪OS管M1、M2、M5以及電阻R5、 R6組成，高壓NMOS管Ml的漏端接三極管Ql的發(fā)射極、電阻R6的一端，共同接在大電流輸出級(jí)的輸出端GATE_DRIVER上，高壓NMOS管M2漏端接三極管Ql的基極、三極管Q2的發(fā)射極，二極管Dl的N端、二極管D2的P端，高壓NMOS管M5的漏端接三極管Q2的基極、電阻 R5的一端，共同接在電平移位電路的輸出端Vs上，高壓NMOS管M1、M2、M5的柵極并接在一起，連接在死區(qū)時(shí)間控制電路產(chǎn)生的第二邏輯開(kāi)關(guān)信號(hào)S2，高壓NMOS管Ml、M2、M5的源端接公共地端GND。
全文摘要
本發(fā)明公開(kāi)了一種應(yīng)用于功率因數(shù)校正器中的高壓大電流驅(qū)動(dòng)電路，包括電流鏡像電路、電平移位電路、高壓預(yù)調(diào)制電路、死區(qū)時(shí)間控制電路和大電流輸出級(jí)。其采用了達(dá)林頓輸出級(jí)結(jié)構(gòu)，以提高驅(qū)動(dòng)電路的最高工作頻率；本發(fā)明加入死區(qū)時(shí)間控制電路，減少輸出級(jí)驅(qū)動(dòng)電路所消耗的靜態(tài)功耗；本發(fā)明針對(duì)于有源功率因數(shù)校正電路對(duì)于總諧波失真(THD)的要求，特別在子模塊電路中加入了THD優(yōu)化機(jī)制。本發(fā)明中利用穩(wěn)壓二極管的擊穿穩(wěn)壓特性，保證其工作在一個(gè)安全的電壓范圍內(nèi)；在電平移位電路中加入死區(qū)時(shí)間控制，不僅可以防止在電平轉(zhuǎn)換期間存在的電源到地的瞬間大電流現(xiàn)象，而且可以減少驅(qū)動(dòng)電路的靜態(tài)功耗。
文檔編號(hào)H02M3/158GK102403902SQ20111036362
公開(kāi)日2012年4月4日 申請(qǐng)日期2011年11月16日 優(yōu)先權(quán)日2011年11月16日
發(fā)明者代國(guó)定, 陳躍, 韓輝, 馬任月, 馬曉輝 申請(qǐng)人:無(wú)錫華潤(rùn)上華科技有限公司