專利名稱：電源系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源的控制技術(shù)，涉及用于個(gè)人計(jì)算機(jī)那樣的電子設(shè) 備中、特別是應(yīng)用于在處理器用電源的控制方法中具有特征的電源系 統(tǒng)而有效的技術(shù)。
背景技術(shù)：
近年來(lái)的個(gè)人計(jì)算機(jī)等電子設(shè)備中使用的處理器越來(lái)越高性能 化，與其相伴處理器的處理速度、功耗也增大，處理器的發(fā)熱量、驅(qū) 動(dòng)電池的功耗也增大。
考慮這些情況，在以往的電子設(shè)備中，采用通過(guò)改變處理器的時(shí)
鐘頻率、內(nèi)核電壓來(lái)控制處理器功耗這樣的方法。圖14是示出相對(duì) 本發(fā)明者研究的本發(fā)明的比較技術(shù)的處理器用電源系統(tǒng)的框圖。對(duì)于 處理器1，僅記述了與動(dòng)作電壓和時(shí)鐘頻率相關(guān)的部分，具體而言具 備處理器內(nèi)核12、運(yùn)算量檢測(cè)器13、計(jì)算處理器內(nèi)核12的時(shí)鐘頻 率而輸出指令值以使倍增器15生成期望的時(shí)鐘頻率的時(shí)鐘指令發(fā)生 器16。處理器1與總線控制器2同步地動(dòng)作，由倍增器15對(duì)系統(tǒng)時(shí) 鐘22的頻率進(jìn)行倍增而生成處理器1的時(shí)鐘頻率。上述的處理器內(nèi) 核12是在處理器1中組合了命令發(fā)生器、運(yùn)算器等的電路模塊，承 擔(dān)數(shù)據(jù)處理的作用。
通常，個(gè)人計(jì)算機(jī)的系統(tǒng)時(shí)鐘22的頻率使用600MHz到lGHz 左右的頻帶，倍增器15的輸出、即處理器內(nèi)核12的時(shí)鐘頻率成為 200MHz到3GHz左右?？偩€控制器2在處理器1與外部存儲(chǔ)器23、 HDD 24等外部存儲(chǔ)設(shè)備、圖像處理器(Graphic) 25等輸出設(shè)備、 BIOS 26等輸入輸出設(shè)備之間對(duì)數(shù)據(jù)進(jìn)行中繼。數(shù)據(jù)傳送路徑27是處 理器1與總線控制器 的數(shù)據(jù)的路徑，數(shù)據(jù)傳送路徑28是與外部設(shè)對(duì)于向處理器內(nèi)核12供給電力的電源，根據(jù)處理器內(nèi)核12的運(yùn) 算量，從電壓指令發(fā)生器11向電源控制控制器31發(fā)送電壓指令值， 經(jīng)由VR (Voltage Regulator,電壓調(diào)節(jié)器)35向處理器1供給期望 的電壓。電源控制控制器31監(jiān)視VR35的輸出電壓，進(jìn)行控制以使 來(lái)自電壓指令發(fā)生器11的目標(biāo)值與電壓反饋38的值一致。
作為決定處理器內(nèi)核12的動(dòng)作電壓的要因有電源3，電源管理 部32根據(jù)電源3是AC適配器33還是電池34而使處理器內(nèi)核12的 動(dòng)作電壓可變。例如，在電源3是電池34的情況下，與AC適配器 33相比，降低處理器內(nèi)核12的動(dòng)作電壓。其原因?yàn)?，為了延長(zhǎng)電池 的壽命，而通過(guò)犧牲處理器1的處理速度來(lái)降低功耗。另一方面，在 作為電源3連接了 AC適配器33的情況下，使處理器1的處理速度 優(yōu)先，將動(dòng)作電壓設(shè)定為比電池34高。電力傳送路徑36表示從電源 3向VR35的電力的傳送，電力傳送路徑37表示從VR35向處理器內(nèi) 核12的電力的傳送。
接下來(lái)，使用圖15說(shuō)明VR35的結(jié)構(gòu)。在圖15中，虛線的內(nèi)部 相當(dāng)于VR35，作為結(jié)構(gòu)要素，有輸入電容Cin、電源控制控制器31、 驅(qū)動(dòng)器43、高壓側(cè)(high side) MOSFET ( QHl)、低壓側(cè)(low side) MOSFET (QL1)、輸出電感L、輸出電容Cout。 MOSFET輸入的 直流電源源Vin成為圖14的AC適配器33或電池34的輸出。與輸 出電容Cout并聯(lián)連接了處理器1。對(duì)于VR35的電路動(dòng)作，與從電源 控制控制器31輸出的PWM信號(hào)同步地，高壓側(cè)MOSFET (QHl) 的柵極GH被驅(qū)動(dòng)，在與其相逆的相位下低壓側(cè)MOSFET ( QL1)的 柵極GL被驅(qū)動(dòng)。PWM信號(hào)的頻率被稱為開關(guān)頻率，其原因在于， 以與PWM信號(hào)相同的周期，作為開關(guān)元件的高壓側(cè)MOSFET(QHl) 與低壓側(cè)MOSFET (QL1)進(jìn)行導(dǎo)通和截止的開關(guān)動(dòng)作。PWM是 Pulse Width Modulation (脈寬調(diào)制)的簡(jiǎn)寫，在開關(guān)頻率為恒定的 情況下使PWM信號(hào)的脈沖寬度可變，從而控制輸出電壓。PWM控 制的缺點(diǎn)在于，在成為負(fù)載的處理器的消耗電流小時(shí)，與開關(guān)相伴而發(fā)生的損失大，電源效率降低。作為解決該缺點(diǎn)的方法，公知在處理
器的消耗電流小時(shí)，從PWM切換為PFM ( Pulse Frequency Modulation,脈沖頻率調(diào)制)的方法。PFM是在功耗小的區(qū)域中降低 開關(guān)頻率的控制法，能夠減小與開關(guān)相伴而發(fā)生的損失。
接下來(lái)，使用圖16，說(shuō)明處理器的運(yùn)算量與(a)內(nèi)核的動(dòng)作電 壓、(b)內(nèi)核的時(shí)鐘頻率的關(guān)系。在此，將橫軸設(shè)為運(yùn)算量，但由 于在內(nèi)核的運(yùn)算量大時(shí)內(nèi)核的功耗也大，所以還可以將橫軸設(shè)為處理 器內(nèi)核的功耗。如從(a)以及(b)的曲線可知，在處理器內(nèi)核的運(yùn) 算量變大時(shí)，內(nèi)核的動(dòng)作電壓和時(shí)鐘頻率變高。其是被稱為FV控制 (Frequency-Voltage (頻率-電壓)控制)的方法，在處理器內(nèi)核的 運(yùn)算量增加時(shí)，時(shí)鐘頻率和動(dòng)作電壓增加，損失和發(fā)熱量增加。在將 損失設(shè)為P、將時(shí)鐘頻率設(shè)為f、將晶體管的所有輸出電容設(shè)為C、 將動(dòng)作電壓設(shè)為V時(shí)，能夠?qū)p失P表現(xiàn)為P = fxCV2/2，可知在時(shí) 鐘頻率f和動(dòng)作電壓V增加時(shí)損失P也增加。相反，在運(yùn)算量少的情 況下，能夠積極地降低處理器內(nèi)核的動(dòng)作電壓和時(shí)鐘頻率來(lái)削減功
耗o
作為如上所述在處理器的運(yùn)算量小時(shí)，提高電子設(shè)備的電力效率 的技術(shù)，有如下的兩個(gè)技術(shù)。
(1) 為了降低VR的開關(guān)損失，在處理器的消耗電流、即VR 的輸出電流小時(shí)，降低開關(guān)頻率。
(2) 為了降低處理器的損失，在處理器的運(yùn)算量小時(shí)，降低處 理器內(nèi)核的動(dòng)作電壓和時(shí)鐘頻率。
作為處理器的運(yùn)算量小時(shí)的電力效率重要的理由，有移動(dòng)計(jì)算機(jī) 等電池驅(qū)動(dòng)的電子設(shè)備的壽命。例如，在個(gè)人用戶的移動(dòng)計(jì)算機(jī)中， 由于使用時(shí)間的卯％以上是處理器的運(yùn)算量小的狀態(tài)，所以降低運(yùn)算 量小的區(qū)域的損失的作法在電池的長(zhǎng)壽命化中是有效的。
如上所述，在處理器的運(yùn)算量小的區(qū)域中，處理器和VR的損失 變小的結(jié)果，電源控制控制器的損失相對(duì)變大，而成為決定電池的壽 命的主要要因之一。近年來(lái)，作為電源控制控制器的損失變大的其他理由，有電源控制的數(shù)字化。以往，電源控制的主流為模擬，但由于
要求高性能的數(shù)字控制、并且能夠廉價(jià)地得到數(shù)字IC，所以正式地研
究著具有許多優(yōu)點(diǎn)的數(shù)字控制。雖然在數(shù)字控制的高性能化中時(shí)鐘的 高頻化是有效的，但存在數(shù)字控制控制器的損失變大這樣的問(wèn)題。
如上所述，相對(duì)本發(fā)明的比較技術(shù)的課題在于，由于在處理器的 運(yùn)算量小的條件下，電源控制控制器的損失大，所以電子設(shè)備的電池 的壽命短。

發(fā)明內(nèi)容
本發(fā)明的目的在于解決該課題，并提供一種電源系統(tǒng)，通過(guò)在處 理器的運(yùn)算量小時(shí)降低電源控制控制器的時(shí)鐘頻率，能夠降低電源控 制控制器的損失，延長(zhǎng)電子設(shè)備的電池的壽命。
及所附的附圖將更加明確。
在簡(jiǎn)單地說(shuō)明本申請(qǐng)公開的發(fā)明中的代表性的發(fā)明的概要時(shí)，如 下所述。
本發(fā)明為了達(dá)成上述目的，適用于一種電源系統(tǒng)，其特征在于，
具有處理器；向處理器供給電力的開關(guān)調(diào)節(jié)器；使處理器的處理器 內(nèi)核的動(dòng)作電壓和時(shí)鐘頻率可變的單元；以及作為開關(guān)調(diào)節(jié)器的輸入 直流電壓源的電池，在開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù) 包括處理器內(nèi)核的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸 入值，生成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述電 源控制控制器的輸出信號(hào)，將輸入直流電壓源變換為恒壓，向處理器 供給電力，其中，在處理器的運(yùn)算量的降低時(shí)，降低電源控制控制器 的時(shí)鐘頻率。由此，能夠降低電源控制控制器的損失，延長(zhǎng)電子設(shè)備 的電池的壽命。
效果時(shí)，如下所述。
根據(jù)本發(fā)明，具有通過(guò)在處理器的運(yùn)算量小時(shí)降低電源控制控制器的時(shí)鐘頻率，能夠提高電源系統(tǒng)的電力效率這樣的效果。其結(jié)果， 電力效率提高，從而能夠延長(zhǎng)將電池作為電力源的電子設(shè)備的壽命。


圖l是示出本發(fā)明的第一實(shí)施方式中的電源系統(tǒng)的框圖。
圖2是在本發(fā)明的第一實(shí)施方式中示出處理器內(nèi)核的運(yùn)算量與
電源控制控制器的時(shí)鐘頻率的關(guān)系的圖。
圖3是在本發(fā)明的第一實(shí)施方式中示出與電力效率相關(guān)的本發(fā)
明與比較技術(shù)的比較的圖。
圖4是在本發(fā)明的第一實(shí)施方式中示出與損失成分相關(guān)的本發(fā)
明(b)與比較技術(shù)(a)的比較的圖。
圖5是示出本發(fā)明的第二實(shí)施方式中的電源系統(tǒng)的框圖。
圖6是示出本發(fā)明的第三實(shí)施方式中的電源系統(tǒng)的框圖。
圖7是示出本發(fā)明的第四實(shí)施方式中的電源系統(tǒng)的框圖。
圖8是示出本發(fā)明的第五實(shí)施方式中的電源系統(tǒng)的框圖。
圖9是示出本發(fā)明的第六實(shí)施方式中的電源系統(tǒng)的框圖。
圖IO是示出本發(fā)明的第七實(shí)施方式中的電源系統(tǒng)的框圖。
圖ll是示出本發(fā)明的第八實(shí)施方式中的電源系統(tǒng)的框圖。
圖12是示出本發(fā)明的第九實(shí)施方式中的電源系統(tǒng)的框圖。
圖13是在本發(fā)明的第九實(shí)施方式中示出處理器內(nèi)核的運(yùn)算量與
VR的開關(guān)頻率的關(guān)系的圖。
圖14是示出相對(duì)本發(fā)明的比較技術(shù)中的電源系統(tǒng)的框圖。
圖15是在相對(duì)本發(fā)明的比較技術(shù)中示出VR的電路圖。
圖16是在相對(duì)本發(fā)明的比較技術(shù)中示出處理器內(nèi)核的運(yùn)算量與
動(dòng)作電壓(a)以及時(shí)鐘頻率(b)的關(guān)系的圖。
具體實(shí)施例方式
以下，根據(jù)

本發(fā)明的實(shí)施方式。另外，在用于說(shuō)明實(shí)施 方式的所有圖中，對(duì)同一部件原則上附加同一符號(hào)，省略其重復(fù)的說(shuō)
ii明。
(第一實(shí)施方式) 圖l是說(shuō)明本發(fā)明的第一實(shí)施方式中的電源系統(tǒng)的框圖，對(duì)于處 理器l,僅記述與動(dòng)作電壓和時(shí)鐘頻率相關(guān)的時(shí)鐘。
本實(shí)施方式中的電源系統(tǒng)由處理器1、總線控制器2和電源3等構(gòu)成。
在處理器1中，包括處理器內(nèi)核12、處理器內(nèi)核12的運(yùn)算量檢 測(cè)器13、處理器內(nèi)核12的電壓指令發(fā)生器11、處理器內(nèi)核12的時(shí) 鐘指令發(fā)生器16、倍增器15和控制IC的時(shí)鐘指令發(fā)生器14等，根 據(jù)運(yùn)算量來(lái)決定處理器內(nèi)核12的動(dòng)作電壓和時(shí)鐘頻率。在運(yùn)算量小 時(shí)，降低動(dòng)作電壓和時(shí)鐘頻率，節(jié)約功耗，在運(yùn)算量大時(shí)，提高動(dòng)作 電壓和時(shí)鐘頻率，提高處理速度。
總線控制器2在處理器1與外部存儲(chǔ)器23、 HDD 24等外部存儲(chǔ) 設(shè)備、圖像處理器25等輸出設(shè)備、BIOS26等輸入輸出設(shè)備之間，進(jìn) 行數(shù)據(jù)的中繼。對(duì)于向處理器1供給電力的單元，根據(jù)來(lái)自處理器l 的電壓指令，電源控制控制器31根據(jù)VR ( Voltage Regulator) 35， 向處理器l輸出期望的電壓。
作為電源3，有AC適配器33、作為輸入直流電壓源的電池34， 電源管理部32檢測(cè)連接了 AC適配器33、或電池34、或其雙方的情 況，通知給電源控制控制器31。
在該電源系統(tǒng)中，作為向處理器l供給電力的開關(guān)調(diào)節(jié)器，包括 電源控制控制器31以及VR35等。電源控制控制器31具有根據(jù)包括 處理器內(nèi)核12的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸入 值，生成開關(guān)的接通、斷開的信號(hào)的功能。VR35具有接收電源控制 控制器31的輸出信號(hào)而將輸入直流電壓源變換為恒壓后，向處理器1 供給電力的功能。電壓指令發(fā)生器11以及時(shí)鐘指令發(fā)生器16等作為 使處理器內(nèi)核12的動(dòng)作電壓和時(shí)鐘頻率可變的單元發(fā)揮功能。
特別地，本實(shí)施方式的電源系統(tǒng)與圖14中示出的相對(duì)本發(fā)明的 比較技術(shù)的區(qū)別點(diǎn)在于，具有檢測(cè)處理器內(nèi)核12的運(yùn)算量的運(yùn)算量檢測(cè)器13;根據(jù)運(yùn)算量的檢測(cè)值，輸出電源控制控制器31的時(shí)鐘 頻率的指令值的時(shí)鐘指令發(fā)生器14;以及接收指令值而生成電源控制
控制器31的時(shí)鐘頻率的分頻器21,由運(yùn)算量檢測(cè)器13檢測(cè)處理器內(nèi) 核12的運(yùn)算量，控制分頻器21，而使電源控制控制器31的時(shí)鐘頻率 可變。
具體而言，在處理器內(nèi)核12的運(yùn)算量小時(shí)，降低電源控制控制 器31的時(shí)鐘頻率，削減低功耗時(shí)的損失。在圖2中，在本實(shí)施方式 中的處理器內(nèi)核的運(yùn)算量與電源控制控制器的時(shí)鐘頻率的關(guān)系中，在 處理器內(nèi)核的運(yùn)算量小時(shí)，電源控制控制器的時(shí)鐘頻率低。由于處理 器內(nèi)核的運(yùn)算量與處理器內(nèi)核的功耗存在相關(guān)，所以還可以將橫軸設(shè) 為處理器內(nèi)核的功耗。即，存在如果處理器內(nèi)核的運(yùn)算量變小，則功 耗也降低這樣的關(guān)系。
在圖3中，在本實(shí)施方式(本發(fā)明)與比較技術(shù)的特性比較中， 將處理器的運(yùn)算量設(shè)為橫軸，將電子設(shè)備的電力效率設(shè)為縱軸。在電 子設(shè)備的電力中，包括處理器、VR、電源控制控制器。通常情況下， 在電子設(shè)備的電力中，還包括圖像處理器等顯示裝置、鼠標(biāo)等輸入裝 置、HDD等存儲(chǔ)裝置，但由于在本發(fā)明中將處理器和對(duì)其供給電力 的電源系統(tǒng)作為對(duì)象，所以如上所述定義。
在圖3中，相對(duì)于在比較技術(shù)中在運(yùn)算量變小時(shí)電力效率降低， 在本發(fā)明中電力效率的降低較小。使用圖4，說(shuō)明其理由。圖4示出 (a)比較技術(shù)與(b)本發(fā)明的圖3中的A點(diǎn)(運(yùn)算量小)、B點(diǎn)(運(yùn) 算量大)的損失成分，可知在(a )比較技術(shù)中，在運(yùn)算量變小時(shí)(B—A )、 處理器的損失大幅降低。其原因在于，如上所述，處理器檢測(cè)運(yùn)算量， 來(lái)控制動(dòng)作電壓和時(shí)鐘頻率。對(duì)于VR，在處理器內(nèi)核的運(yùn)算量變小 時(shí)(B—A),損失也降低。其原因?yàn)?，伴隨處理器的運(yùn)算量降低， VR的輸出電流降低，所以所發(fā)生的損失變小。另外，如上所述，對(duì) 于電源控制控制器來(lái)說(shuō)，具備在VR的輸出電流小時(shí)降低頻率的、所 謂PWM/PFM控制的功能的情況也成為降低損失的理由。
另一方面，對(duì)于電源控制控制器，即使處理器內(nèi)核的運(yùn)算量降低(B—A)，損失也不降低。在比較技術(shù)中，由于不論處理器的運(yùn)算量， 電源控制控制器的時(shí)鐘頻率始終恒定，所以電源控制控制器的損失不 會(huì)減少。
U)相對(duì)比較技術(shù)，(b)在本發(fā)明中處理器的運(yùn)算量小時(shí)，不 僅是處理器和VR,而且電源控制控制器的損失也降低。其原因在于， 在處理器的運(yùn)算量小時(shí)，降低電源控制控制器的時(shí)鐘頻率，從而削減 電源控制控制器的損失。
如上所述，根據(jù)本實(shí)施方式的電源系統(tǒng)，通過(guò)具有運(yùn)算量檢測(cè)器 13、時(shí)鐘指令發(fā)生器14、分頻器21等，在處理器內(nèi)核12、即處理器 l的運(yùn)算量小時(shí)，降低電源控制控制器31的時(shí)鐘頻率，從而能夠降低 電源控制控制器31的損失，而提高電源系統(tǒng)的電力效率。其結(jié)果， 電力效率提高，從而電池34的壽命延長(zhǎng)，能夠延長(zhǎng)將電池34作為電 力源的電子設(shè)備的壽命。 (第二實(shí)施方式)
接下來(lái)，使用圖5，說(shuō)明本發(fā)明的第二實(shí)施方式中的電源系統(tǒng)。 本實(shí)施方式與第一實(shí)施方式的區(qū)別點(diǎn)在于，在電源控制控制器31的 內(nèi)部包括時(shí)鐘發(fā)生器39。在第一實(shí)施方式中根據(jù)系統(tǒng)時(shí)鐘經(jīng)由分頻器 生成了電源控制控制器31的時(shí)鐘，但在本實(shí)施方式中接收從處理器1 發(fā)送的電源控制控制器的時(shí)鐘指令，由電源控制控制器31內(nèi)部的時(shí) 鐘發(fā)生器39生成時(shí)鐘。
因此，在本實(shí)施方式的電源系統(tǒng)中，也通過(guò)具有運(yùn)算量檢測(cè)器 13、時(shí)鐘指令發(fā)生器14、時(shí)鐘發(fā)生器39等，與第一實(shí)施方式同樣地， 在處理器1的運(yùn)算量小時(shí)，降低電源控制控制器31的時(shí)鐘頻率，從 而能夠提高電源系統(tǒng)的電力效率，其結(jié)果，能夠延長(zhǎng)將電池34作為 電力源的電子設(shè)備的壽命。
(第三實(shí)施方式)
接下來(lái)，使用圖6，說(shuō)明本發(fā)明的第三實(shí)施方式中的電源系統(tǒng)。 本實(shí)施方式與第一實(shí)施方式的區(qū)別點(diǎn)在于，從處理器內(nèi)核12的電壓 指令發(fā)生器11計(jì)算出電源控制控制器31的時(shí)鐘頻率，并由電源控制
14控制器31內(nèi)部的時(shí)鐘發(fā)生器39生成時(shí)鐘。使用如上所述在處理器1 的運(yùn)算量小時(shí)，降低處理器1的動(dòng)作電壓這樣的方法，能夠根據(jù)處理 器1的動(dòng)作電壓來(lái)推測(cè)運(yùn)算量。
因此，在本實(shí)施方式的電源系統(tǒng)中，也通過(guò)具有運(yùn)算量檢測(cè)器 13、電壓指令發(fā)生器ll、時(shí)鐘發(fā)生器39等，并在處理器l的動(dòng)作電 壓低時(shí)，降低電源控制控制器31的時(shí)鐘頻率，從而能夠與第一實(shí)施 方式同樣地，提高電源系統(tǒng)的電力效率，其結(jié)果，能夠延長(zhǎng)將電池34 作為電力源的電子設(shè)備的壽命。本實(shí)施方式比第一實(shí)施方式優(yōu)良的點(diǎn) 在于，根據(jù)處理器1的內(nèi)核電壓來(lái)推測(cè)運(yùn)算量，所以在處理器l和總 線控制器2中無(wú)需與電源控制控制器31的時(shí)鐘相關(guān)的電路。
(第四實(shí)施方式)
接下來(lái)，使用圖7，說(shuō)明本發(fā)明的第四實(shí)施方式中的電源系統(tǒng)。 本實(shí)施方式與第一實(shí)施方式的區(qū)別點(diǎn)在于，不檢測(cè)處理器1的運(yùn)算量， 而由功耗檢測(cè)器17檢測(cè)處理器內(nèi)核12的功耗。由于在處理器1的運(yùn) 算量增大時(shí)功耗也增大，所以能夠代替運(yùn)算量而將功耗用作檢測(cè)值。
因此，在本實(shí)施方式的電源系統(tǒng)中，通過(guò)具有功耗檢測(cè)器17、 時(shí)鐘指令發(fā)生器14、分頻器21等，在處理器1的功耗低時(shí)，降低電 源控制控制器31的時(shí)鐘頻率，從而能夠與第一實(shí)施方式同樣地，提 高電源系統(tǒng)的電力效率，其結(jié)果，能夠延長(zhǎng)將電池34作為電力源的 電子設(shè)備的壽命。
(第五實(shí)施方式)
接下來(lái)，使用圖8，說(shuō)明本發(fā)明的第五實(shí)施方式中的電源系統(tǒng)。 本實(shí)施方式與第一實(shí)施方式的區(qū)別點(diǎn)在于，不檢測(cè)處理器l的運(yùn)算量， 而由溫度檢測(cè)器18檢測(cè)處理器內(nèi)核12的溫度。由于在處理器1的運(yùn) 算量增加時(shí)處理器內(nèi)核12的溫度變高，所以能夠代替運(yùn)算量而將溫 度用作檢測(cè)值。作為具體的溫度檢測(cè)方法，能夠使用內(nèi)置于處理器l 中的pn結(jié)二極管的正向電壓降低。在pn結(jié)二極管的正向電壓降低與 溫度存在負(fù)相關(guān)，溫度越高，正向電壓降低越小。
因此，在本實(shí)施方式的電源系統(tǒng)中，通過(guò)具有溫度檢測(cè)器18、時(shí)鐘指令發(fā)生器14、分頻器21等，在處理器l的溫度低時(shí)，降低電源控制控制器31的時(shí)鐘頻率，從而能夠與第一實(shí)施方式同樣地，提高電源系統(tǒng)的電力效率，其結(jié)果，能夠延長(zhǎng)將電池34作為電力源的電子設(shè)備的壽命。
(第六實(shí)施方式)
接下來(lái)，使用圖9，說(shuō)明本發(fā)明的第六實(shí)施方式中的電源系統(tǒng)。本實(shí)施方式與第一實(shí)施方式的區(qū)別點(diǎn)在于，不檢測(cè)處理器l的運(yùn)算量，而由激活率檢測(cè)器19檢測(cè)處理器內(nèi)核12的激活率。由于在處理器1的運(yùn)算量增加時(shí)處理器內(nèi)核12的激活也增加，所以能夠代替運(yùn)算量而將激活率用作檢測(cè)值。在此所稱的激活率是指，在所有晶體管中所占的動(dòng)作中的晶體管的比率。如果運(yùn)算量大，則激活率提高，如果運(yùn)算量小，則激活率降低。
因此，在本實(shí)施方式的電源系統(tǒng)中，通過(guò)具有激活率檢測(cè)器19、時(shí)鐘指令發(fā)生器14、分頻器21等，在處理器l的激活率低時(shí)，降低電源控制控制器31的時(shí)鐘頻率，從而能夠與第一實(shí)施方式同樣地，提高電源系統(tǒng)的電力效率，其結(jié)果，能夠延長(zhǎng)將電池34作為電力源的電子設(shè)備的壽命。
(第七實(shí)施方式)
接下來(lái)，使用圖IO，說(shuō)明本發(fā)明的第七實(shí)施方式中的電源系統(tǒng)。本實(shí)施方式與第一實(shí)施方式的區(qū)別點(diǎn)在于，不檢測(cè)處理器l的運(yùn)算量，而由運(yùn)算量檢測(cè)器13以及時(shí)鐘指令發(fā)生器16檢測(cè)處理器內(nèi)核12的時(shí)鐘頻率。由于在處理器1的運(yùn)算量增加時(shí)時(shí)鐘頻率也增加，所以能夠代替運(yùn)算量而將時(shí)鐘頻率用作檢測(cè)值。
因此，在本實(shí)施方式的電源系統(tǒng)中，通過(guò)具有運(yùn)算量檢測(cè)器13、處理器內(nèi)核12的時(shí)鐘指令發(fā)生器16、控制IC的時(shí)鐘指令發(fā)生器14、分頻器21等，在處理器1的時(shí)鐘頻率低時(shí)，降低電源控制控制器31的時(shí)鐘頻率，從而能夠與第一實(shí)施方式同樣地，提高電源系統(tǒng)的電力效率，其結(jié)果，能夠延長(zhǎng)將電池34作為電力源的電子設(shè)備的壽命。
(第八實(shí)施方式)接下來(lái)，使用圖ll，說(shuō)明本發(fā)明的第八實(shí)施方式中的電源系統(tǒng)。本實(shí)施方式與第一實(shí)施方式的區(qū)別點(diǎn)在于，處理器l的內(nèi)核數(shù)為多個(gè)。
在圖11中，處理器內(nèi)核包括12a、 12b、 12c、 12d這四個(gè)，與處理器內(nèi)核相同數(shù)量的倍增器(15a、 15b、 15c、 15d) 、 VR(35a、 35b、35c、 35d)、電源控制控制器的VR控制電路模塊(41a、 41b、 41c、41d)。
處理器內(nèi)核的時(shí)鐘頻率和VR的開關(guān)頻率在各自的相下成為被最優(yōu)化的頻率。運(yùn)算量大的處理器內(nèi)核的時(shí)鐘頻率和VR的開關(guān)頻率高，運(yùn)算量小的處理器內(nèi)核的時(shí)鐘頻率和VR的開關(guān)頻率低。另一方面，電源控制控制器的時(shí)鐘頻率在電源控制控制器內(nèi)部中相同，時(shí)鐘頻率依賴于開關(guān)頻率最高的VR。即，由于開關(guān)頻率越高，需要提高電源控制控制器的時(shí)鐘頻率，所以與開關(guān)頻率最高的VR對(duì)應(yīng)地決定電源控制控制器的時(shí)鐘頻率。
因此，在本實(shí)施方式的電源系統(tǒng)中，通過(guò)具有多個(gè)處理器內(nèi)核12a、 12b、 12c、 12d的運(yùn)算量檢測(cè)器13、多個(gè)處理器內(nèi)核12a、 12b、12c、 12d的時(shí)鐘指令發(fā)生器16、控制IC的時(shí)鐘指令發(fā)生器14、分頻器21等，由運(yùn)算量檢測(cè)器13檢測(cè)多個(gè)處理器中的運(yùn)算量最大的處理器內(nèi)核的運(yùn)算量，在處理器內(nèi)核的運(yùn)算量低時(shí)，降低電源控制控制器31的時(shí)鐘頻率，從而能夠與第一實(shí)施方式同樣地，提高電源系統(tǒng)的電力效率，其結(jié)果，能夠延長(zhǎng)將電池34作為電力源的電子設(shè)備的壽命。
另外，在如本實(shí)施方式那樣具有多個(gè)處理器內(nèi)核的結(jié)構(gòu)中，也可以代替運(yùn)算量，而與上述各實(shí)施方式同樣地，將動(dòng)作電壓、功耗、溫度、激活率和時(shí)鐘頻率用作檢測(cè)值。
(第九實(shí)施方式)
最后，使用圖12，說(shuō)明本發(fā)明的第九實(shí)施方式中的電源系統(tǒng)。本實(shí)施方式與第一實(shí)施方式的區(qū)別點(diǎn)在于，不僅使電源控制控制器31的時(shí)鐘頻率可變，而且還通過(guò)開關(guān)頻率指令發(fā)生器20使VR35的開關(guān)頻率也可變。以往以來(lái)存在檢測(cè)VR35的輸出電流，而使VR35的開關(guān)頻率可變的方法，但不存在根據(jù)處理器1的運(yùn)算量使VR35的開關(guān)頻率和電源控制控制器31的時(shí)鐘頻率可變的方法。
圖13是示出本實(shí)施方式中的處理器內(nèi)核12的運(yùn)算量(功耗)與VR35的開關(guān)頻率的關(guān)系的圖，處理器內(nèi)核12的運(yùn)算量越大，VR35的開關(guān)頻率也越大。
因此，在本實(shí)施方式的電源系統(tǒng)中，通過(guò)具有運(yùn)算量檢測(cè)器13、開關(guān)頻率指令發(fā)生器20、時(shí)鐘指令發(fā)生器16、分頻器21等，在處理器1的運(yùn)算量低時(shí)，降低電源控制控制器31的時(shí)鐘頻率，并且降低VR35的開關(guān)頻率，從而能夠與第一實(shí)施方式同樣地，提高電源系統(tǒng)的電力效率，其結(jié)果，能夠延長(zhǎng)將電池34作為電力源的電子設(shè)備的壽命。
以上，根據(jù)實(shí)施方式具體說(shuō)明了由本發(fā)明者完成的發(fā)明，但本發(fā)明不限于上述實(shí)施方式，當(dāng)然能夠在不脫離其要旨的范圍內(nèi)進(jìn)行各種變更。
產(chǎn)業(yè)上的可利用性
本發(fā)明的電源系統(tǒng)用于個(gè)人計(jì)算機(jī)那樣的電子設(shè)備中，特別能夠用于在處理器用電源的控制方法中具有特征的電源系統(tǒng)中。
權(quán)利要求
1.一種電源系統(tǒng)，其特征在于，具有處理器；向上述處理器供給電力的開關(guān)調(diào)節(jié)器；使上述處理器的處理器內(nèi)核的動(dòng)作電壓和時(shí)鐘頻率可變的單元；以及作為上述開關(guān)調(diào)節(jié)器的輸入直流電壓源的電池，在上述開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù)包括上述處理器內(nèi)核的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸入值，生成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述電源控制控制器的輸出信號(hào)，將上述輸入直流電壓源變換為恒壓，向上述處理器供給電力，其中，該電源系統(tǒng)包括運(yùn)算量檢測(cè)器，檢測(cè)上述處理器內(nèi)核的運(yùn)算量；指令發(fā)生器，根據(jù)上述運(yùn)算量的檢測(cè)值，輸出上述電源控制控制器的時(shí)鐘頻率的指令值；以及分頻器，接收上述指令值，生成上述電源控制控制器的時(shí)鐘頻率，在由上述運(yùn)算量檢測(cè)器檢測(cè)到運(yùn)算量的降低時(shí)，控制上述分頻器，降低上述電源控制控制器的時(shí)鐘頻率。
2. —種電源系統(tǒng)，其特征在于，具有處理器；向上述處理器 供給電力的開關(guān)調(diào)節(jié)器；使上述處理器的處理器內(nèi)核的動(dòng)作電壓和時(shí) 鐘頻率可變的單元；以及作為上述開關(guān)調(diào)節(jié)器的輸入直流電壓源的電 池，在上述開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù)包括上述處 理器內(nèi)核的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸入值，生 成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述電源控制控 制器的輸出信號(hào)，將上述輸入直流電壓源變換為恒壓，向上述處理器 供給電力，其中，該電源系統(tǒng)包括運(yùn)算量檢測(cè)器，檢測(cè)上述處理器內(nèi)核的運(yùn)算量； 指令發(fā)生器，根據(jù)上述運(yùn)算量的檢測(cè)值，輸出上述電源控制控制器的 時(shí)鐘頻率的指令值；以及時(shí)鐘發(fā)生器，接收上述指令值，生成上述電 源控制控制器的時(shí)鐘頻率，在由上述運(yùn)算量檢測(cè)器檢測(cè)到運(yùn)算量的降低時(shí)，控制上述時(shí)鐘發(fā)生器，降低上述電源控制控制器的時(shí)鐘頻率。
3. —種電源系統(tǒng)，其特征在于，具有處理器；向上述處理器 供給電力的開關(guān)調(diào)節(jié)器；使上迷處理器的處理器內(nèi)核的動(dòng)作電壓和時(shí) 鐘頻率可變的單元；以及作為上述開關(guān)調(diào)節(jié)器的輸入直流電壓源的電 池，在上述開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù)包括上述處 理器內(nèi)核的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸入值，生 成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述電源控制控 制器的輸出信號(hào)，將上述輸入直流電壓源變換為恒壓，向上述處理器 供給電力，其中，該電源系統(tǒng)包括運(yùn)算量檢測(cè)器，檢測(cè)上述處理器內(nèi)核的運(yùn)算量； 以及電壓指令發(fā)生器，根據(jù)上迷運(yùn)算量的檢測(cè)值，生成上述處理器內(nèi) 核的電壓指令值，在上述電源控制控制器檢測(cè)到降低上述處理器內(nèi)核 的電壓的電壓指令值時(shí)，降低上述電源控制控制器的時(shí)鐘頻率。
4. 一種電源系統(tǒng)，其特征在于，具有處理器；向上述處理器 供給電力的開關(guān)調(diào)節(jié)器；使上述處理器的處理器內(nèi)核的動(dòng)作電壓和時(shí) 鐘頻率可變的單元；以及作為上述開關(guān)調(diào)節(jié)器的輸入直流電壓源的電池,在上述開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù)包括上述處 理器內(nèi)核的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸入值，生 成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述電源控制控 制器的輸出信號(hào)，將上述輸入直流電壓源變換為恒壓，向上述處理器 供給電力，其中，該電源系統(tǒng)包括功耗檢測(cè)器，檢測(cè)上述處理器內(nèi)核的功耗；指 令發(fā)生器，根據(jù)上述功耗的檢測(cè)值，輸出上述電源控制控制器的時(shí)鐘 頻率的指令值；以及分頻器，接收上述指令值，生成上述電源控制控 制器的時(shí)鐘頻率，在由上述功耗檢測(cè)器檢測(cè)到功耗的降低時(shí)，控制上 述分頻器，降低上述電源控制控制器的時(shí)鐘頻率。
5. —種電源系統(tǒng)，其特征在于，具有處理器；向上述處理器供給電力的開關(guān)調(diào)節(jié)器；使上述處理器的處理器內(nèi)核的動(dòng)作電壓和時(shí) 鐘頻率可變的單元；以及作為上述開關(guān)調(diào)節(jié)器的輸入直流電壓源的電 池，在上述開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù)包括上述處 理器內(nèi)核的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸入值，生 成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述電源控制控 制器的輸出信號(hào)，將上述輸入直流電壓源變換為恒壓，向上述處理器 供給電力，其中，該電源系統(tǒng)包括溫度檢測(cè)器，檢測(cè)上述處理器內(nèi)核的溫度；指 令發(fā)生器，根據(jù)上述溫度的檢測(cè)值，輸出上述電源控制控制器的時(shí)鐘 頻率的指令值；以及分頻器，接收上述指令值，生成上述電源控制控制器的時(shí)鐘頻率，在由上述溫度檢測(cè)器檢測(cè)到溫度的降低時(shí)，控制上 述分頻器，降低上述電源控制控制器的時(shí)鐘頻率。
6. —種電源系統(tǒng)，其特征在于，具有處理器；向上述處理器 供給電力的開關(guān)調(diào)節(jié)器；使上述處理器的處理器內(nèi)核的動(dòng)作電壓和時(shí) 鐘頻率可變的單元；以及作為上述開關(guān)調(diào)節(jié)器的輸入直流電壓源的電 池，在上述開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù)包括上述處 理器內(nèi)核的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸入值，生 成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述電源控制控 制器的輸出信號(hào)，將上述輸入直流電壓源變換為恒壓，向上述處理器 供給電力，其中，該電源系統(tǒng)包括激活率檢測(cè)器，檢測(cè)上述處理器內(nèi)核的電路激 活率；指令發(fā)生器，根據(jù)上述電路激活率的檢測(cè)值，輸出上述電源控 制控制器的時(shí)鐘頻率的指令值；以及分頻器，接收上述指令值，生成 上述電源控制控制器的時(shí)鐘頻率，在由上述激活率檢測(cè)器檢測(cè)到電路 激活率的降低時(shí)，控制上述分頻器，降低上述電源控制控制器的時(shí)鐘 頻率。
7. —種電源系統(tǒng)，其特征在于，具有處理器；向上述處理器供給電力的開關(guān)調(diào)節(jié)器；使上述處理器的處理器內(nèi)核的動(dòng)作電壓和時(shí) 鐘頻率可變的單元；以及作為上述開關(guān)調(diào)節(jié)器的輸入直流電壓源的電 池，在上述開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù)包括上述處 理器內(nèi)核的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸入值，生 成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述電源控制控 制器的輸出信號(hào)，將上述輸入直流電壓源變換為恒壓，向上述處理器 供給電力，其中，該電源系統(tǒng)包括時(shí)鐘檢測(cè)器，檢測(cè)上述處理器內(nèi)核的時(shí)鐘指令 值；指令發(fā)生器，根據(jù)上述處理器內(nèi)核的時(shí)鐘指令值，輸出上述電源 控制控制器的時(shí)鐘頻率的指令值；以及分頻器，接收上述電源控制控 制器的時(shí)鐘的指令值，生成上述電源控制控制器的時(shí)鐘頻率，在由上 述時(shí)鐘檢測(cè)器檢測(cè)到上述處理器內(nèi)核的時(shí)鐘的降低時(shí)，降低上述電源 控制控制器的時(shí)鐘頻率。
8. —種電源系統(tǒng)，其特征在于，具有處理器；向上述處理器 供給電力的開關(guān)調(diào)節(jié)器；使上述處理器的多個(gè)處理器內(nèi)核各自的動(dòng)作 電壓和時(shí)鐘頻率可變的單元；以及作為上述開關(guān)調(diào)節(jié)器的輸入直流電 壓源的電池，在上述開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù)包括上述多 個(gè)處理器內(nèi)核各自的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的 輸入值，生成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述 電源控制控制器的輸出信號(hào)，將上述輸入直流電壓源變換為恒壓，向 上述處理器供給電力，其中，該電源系統(tǒng)包括運(yùn)算量檢測(cè)器，檢測(cè)上述多個(gè)處理器內(nèi)核的運(yùn) 算量；指令發(fā)生器，根據(jù)上述運(yùn)算量的檢測(cè)值，輸出上述電源控制控 制器的時(shí)鐘頻率的指令值；以及分頻器，接收上述指令值，生成上述 電源控制控制器的時(shí)鐘頻率，檢測(cè)上述多個(gè)處理器內(nèi)核中的運(yùn)算量最 大的處理器的運(yùn)算量，在由上述運(yùn)算量檢測(cè)器檢測(cè)到運(yùn)算量的降低 時(shí)，控制上述分頻器，降低上述電源控制控制器的時(shí)鐘頻率。
9. 一種電源系統(tǒng)，其特征在于，具有處理器；向上述處理器 供給電力的開關(guān)調(diào)節(jié)器；使上述處理器的處理器內(nèi)核的動(dòng)作電壓和時(shí) 鐘頻率可變的單元；以及作為上述開關(guān)調(diào)節(jié)器的輸入直流電壓源的電 池，在上述開關(guān)調(diào)節(jié)器中，包括電源控制控制器，根據(jù)包括上述處 理器內(nèi)核的動(dòng)作電壓的指令值和檢測(cè)值的至少兩個(gè)以上的輸入值，生 成開關(guān)的接通、斷開的信號(hào)；以及電壓調(diào)節(jié)器，接收上述電源控制控 制器的輸出信號(hào)，將上述輸入直流電壓源變換為恒壓，向上述處理器 供給電力，其中，該電源系統(tǒng)包括運(yùn)算量檢測(cè)器，檢測(cè)上述處理器內(nèi)核的運(yùn)算量； 指令發(fā)生器，根據(jù)上迷運(yùn)算量的檢測(cè)值，輸出上述電源控制控制器的 時(shí)鐘頻率的指令值；以及分頻器，接收上述指令值，生成上述電源控 制控制器的時(shí)鐘頻率，在由上述運(yùn)算量檢測(cè)器檢測(cè)到運(yùn)算量的降低 時(shí)，控制上述分頻器，降低上述電源控制控制器的時(shí)鐘頻率，降低上 述開關(guān)調(diào)節(jié)器的開關(guān)頻率。
全文摘要
本發(fā)明提供一種電源系統(tǒng)，通過(guò)在處理器的運(yùn)算量小時(shí)，降低電源控制控制器的時(shí)鐘頻率，能夠降低電源控制控制器的損失，延長(zhǎng)電子設(shè)備的電池的壽命。在電源系統(tǒng)中，具有處理器(1)；作為向處理器(1)供給電力的開關(guān)調(diào)節(jié)器的電源控制控制器(31)以及VR(35)；使處理器(1)的處理器內(nèi)核的動(dòng)作電壓和時(shí)鐘頻率可變的電壓指令發(fā)生器(11)以及時(shí)鐘指令發(fā)生器(16)；以及作為開關(guān)調(diào)節(jié)器的輸入直流電壓源的電池(34)，其中，在處理器(1)的運(yùn)算量小時(shí)，降低電源控制控制器(31)的時(shí)鐘頻率。由此，能夠降低電源控制控制器(31)的損失，延長(zhǎng)電子設(shè)備的電池(34)的壽命。
文檔編號(hào)H02M3/155GK101606115SQ20078004459
公開日2009年12月16日 申請(qǐng)日期2007年11月21日 優(yōu)先權(quán)日2006年12月7日
發(fā)明者橋本貴之, 白石正樹, 秋山登 申請(qǐng)人:株式會(huì)社瑞薩科技