專利名稱：脈寬調(diào)制器的電壓基準(zhǔn)電路的制作方法
技術(shù)領(lǐng)域：
DC/DC脈寬調(diào)制器屬于電源管理芯片中的一類，本發(fā)明涉及一種適用于此脈寬調(diào)制器的電壓基準(zhǔn)電路。
背景技術(shù)：
DC/DC脈寬調(diào)制器在電源管理芯片中占有很大的比重，并且在便攜式產(chǎn)品特別是消費(fèi)電子領(lǐng)域得到了廣泛的應(yīng)用。
圖1給出了一種常用的脈寬調(diào)制器(PWM)的基本電路結(jié)構(gòu)，由誤差放大器，啟動(dòng)電路和基準(zhǔn)電路，相位補(bǔ)償，脈寬調(diào)制控制器，比較器，斜坡產(chǎn)生器和振蕩器，緩沖驅(qū)動(dòng)這幾個(gè)模塊構(gòu)成，其中的基準(zhǔn)電壓模塊是普通的帶隙基準(zhǔn)電路。
圖2是基于脈寬調(diào)制原理的升壓型DC/DC轉(zhuǎn)換器的架構(gòu)圖，其中的芯片部分就是圖1所示內(nèi)容。
下面我們以升壓型DC/DC脈寬調(diào)制器為例介紹一下系統(tǒng)輸出電壓產(chǎn)生過(guò)沖的原因。
當(dāng)系統(tǒng)開始工作時(shí)，基準(zhǔn)電壓瞬間啟動(dòng)或者延遲一段時(shí)間啟動(dòng)，即在很短的時(shí)間內(nèi)，基準(zhǔn)電壓就達(dá)到1.2V左右。由于此時(shí)電路剛開始工作，VOUT電壓還遠(yuǎn)未達(dá)到正常電壓值Vo，誤差放大器的輸入電壓V+、V-分別為V+＝β*(VIN-VL-VD)V-＝VREF＝β*VO＝β*VIN/1-Dβ=RbRa+Rb<1,]]>VIN是輸入電壓，VL和VD分別是電感和二極管的壓降，D＜1，是脈寬調(diào)制器輸出方波信號(hào)EXT的占空比。
由上面的式子可以看出，當(dāng)系統(tǒng)剛開始工作時(shí)，輸入到誤差放大器的電壓差很大，使誤差放大器輸出為最低值，這樣比較器的輸出為高，經(jīng)過(guò)緩沖驅(qū)動(dòng)后輸出端(EXT)輸出高電平。
在V+、V-相差較大的一段時(shí)間內(nèi)，EXT輸出是高電平，控制圖2中的功率管保持開啟狀態(tài)，這樣電源VIN向電感充電，使VOUT電壓迅速上升，并且由于電感儲(chǔ)存的能量未及時(shí)放出，使VOUT超過(guò)正常輸出電壓V0，由此產(chǎn)生了過(guò)沖現(xiàn)象。
以上是現(xiàn)有脈寬調(diào)制器系統(tǒng)剛剛啟動(dòng)時(shí)產(chǎn)生過(guò)沖現(xiàn)象的原因，最根本的是帶隙電壓的啟動(dòng)和輸出電壓Vo的建立存在著一個(gè)時(shí)間差。

發(fā)明內(nèi)容
為解決上述的技術(shù)問(wèn)題，本發(fā)明提供了一種面向DC/DC脈寬調(diào)制器的電壓基準(zhǔn)電路，該電壓基準(zhǔn)電路通過(guò)使帶隙基準(zhǔn)的輸出電壓緩慢上升來(lái)消除或減小DC/DC脈寬調(diào)制器啟動(dòng)時(shí)的超調(diào)量，并且?guī)痘鶞?zhǔn)電路的電源抑制比(PSRR)性能大幅度提高。
首先要有一個(gè)普通的帶隙基準(zhǔn)電路(2)和軟啟動(dòng)電路(1)，如圖3所示。此帶隙基準(zhǔn)輸出1.2V左右的基準(zhǔn)電壓VREF0。
圖4是我們初步設(shè)想的一種通過(guò)大電阻限制電流向大電容充電的模式，VREF0是基準(zhǔn)電路輸出的帶隙基準(zhǔn)，VREF是最終輸出到誤差放大器的V-信號(hào)，這兩個(gè)信號(hào)之差與電阻的比值決定了電容的充電電流的大小。
但是若要得到合適的充電時(shí)間(如1ms)，我們需要一個(gè)幾兆的電阻和上百pF的電容，巨大的電阻和電容(特別是電容)會(huì)浪費(fèi)芯片很大的面積，不利于片上集成。
圖5是本發(fā)明采用的電路解決方案。PMOS管柵極接地，源端和襯底端連接由帶隙基準(zhǔn)電路產(chǎn)生的基準(zhǔn)信號(hào)VREF0，漏端連接一個(gè)電容C，電容的另一端接地。整個(gè)電路的輸出信號(hào)VREF由PMOS的漏端引出?；鶞?zhǔn)電壓VREF0在1.2V左右，恰好大于但又比較接近普通工藝下PMOS管的閾值電壓，并且令此PMOS管的寬長(zhǎng)比遠(yuǎn)小于1，這樣可以將其看成一個(gè)大電阻，其集成面積會(huì)遠(yuǎn)遠(yuǎn)小于相同阻值的電阻。即使在電容不是很大的情況下，也可以調(diào)節(jié)PMOS管的寬長(zhǎng)比，使充電電流減小，延長(zhǎng)VREF的上升時(shí)間到毫秒量級(jí)。
本發(fā)明使用一個(gè)可以緩慢啟動(dòng)的帶隙電壓模塊，輸出的帶隙基準(zhǔn)緩慢上升，并且可與VOUT電壓同步上升，這樣就不會(huì)存在V+、V-相差較大的現(xiàn)象，這樣圖1中誤差放大器和比較器工作在非極端狀態(tài)，緩沖驅(qū)動(dòng)輸出方波信號(hào)，從而控制功率管的開關(guān)使電路的輸出電壓緩慢上升，直到到達(dá)正常輸出電壓Vo，在啟動(dòng)時(shí)不會(huì)產(chǎn)生或者僅有非常小的過(guò)沖現(xiàn)象。
此外，以圖5所示的電路結(jié)構(gòu)輸出，相當(dāng)于在電源電壓VDD和輸出帶隙電壓VREF之間又多加了一個(gè)極點(diǎn)，這樣可以在很大程度上提高基準(zhǔn)電路的電源抑制比(PSRR)。
四

圖1是一種常用的脈寬調(diào)制器(PWM)的基本電路結(jié)構(gòu)。
圖2是基于脈寬調(diào)制器的升壓型DC/DC轉(zhuǎn)換器的架構(gòu)圖。
圖3是本發(fā)明的結(jié)構(gòu)示意圖。
圖4是一種通過(guò)大電阻限流向大電容充電電路。
圖5是本發(fā)明中通過(guò)PMOS管限流向電容充電使VREF緩慢上升到VREF0的電路。
圖6是采用小電流充電電路和未采用此電路得到的基準(zhǔn)電壓瞬態(tài)啟動(dòng)圖。
圖7是采用小電流充電電路和未采用此電路得到的系統(tǒng)啟動(dòng)瞬態(tài)仿真圖。
圖8是采用小電流充電電路和未采用此電路得到的基準(zhǔn)電壓的電源抑制比仿真圖。
五具體實(shí)施例方式
為了對(duì)本發(fā)明電路的結(jié)構(gòu)和原理有更進(jìn)一步的了解，下面結(jié)合附圖進(jìn)行詳細(xì)介紹。
圖3是本發(fā)明的帶隙基準(zhǔn)電路的一個(gè)實(shí)例。它包括軟啟動(dòng)電路1、帶隙基準(zhǔn)電路2和小電流充電電路3，帶隙基準(zhǔn)電路2是通過(guò)溫度補(bǔ)償原理得到的普通帶隙，采用共源共柵電流鏡結(jié)構(gòu)可以提高電源抑制比(PSRR)。
軟啟動(dòng)電路1是簡(jiǎn)單的常用的啟動(dòng)電路，由一個(gè)反相器和一個(gè)NMOS管構(gòu)成。
小電流充電電路3是得到緩慢啟動(dòng)基準(zhǔn)電壓的核心電路。PMOS管P13的寬長(zhǎng)比很小，電容C2較大，充電時(shí)間相對(duì)較長(zhǎng)，其過(guò)程如下a當(dāng)VREF0剛剛建立起來(lái)時(shí)，VREF電壓較小，當(dāng)VREF≤VTHP時(shí)，PMOS管處于飽和區(qū)，此時(shí)充電電流為I=12μPCOXWL(VREF0-VTHP)2]]>由上式可見(jiàn)，電流基本保持不變，VREF線性上升。
b當(dāng)VREF≥VTHP時(shí)，PMOS管P13處于線性區(qū)，此時(shí)充電電流開始減小，VREF電壓上升速度降低。
c當(dāng)VREF≥2VTHP-VREF0時(shí)，PMOS管處于深線性區(qū)，充電電流為I=μPCOXWL(VREF0-VTHP)(VREF0-VREF)]]>電流隨著VREF的升高迅速減小，VREF緩慢上升直到VREF＝VREF0。
對(duì)于普通工藝，PMOS的閾值電壓大都在0.8——1.0V之間，所以充電時(shí)間也就會(huì)因?yàn)楣に嚥煌休^大差異，一般在幾百微秒到幾毫秒之間。適當(dāng)調(diào)節(jié)PMOS管的寬長(zhǎng)比 和電容的大小，會(huì)得到恰當(dāng)?shù)某潆姇r(shí)間。
圖6是采用小電流充電電路電壓基準(zhǔn)的VREF和未采用小電流充電電路的VREF0的啟動(dòng)圖，可見(jiàn)，VREF的啟動(dòng)有很明顯的約1ms的斜坡延遲。
此電路應(yīng)用到DC/DC脈寬調(diào)制器可以在很大程度上減小甚至完全消除系統(tǒng)上電時(shí)輸出電壓的超調(diào)量，并且可以使基準(zhǔn)電壓的電源抑制比(PSRR)在中、高頻段大大提高。
圖7、圖8分別是采用小電流充電電路3和未采用此電路得到的系統(tǒng)啟動(dòng)瞬態(tài)仿真圖和基準(zhǔn)電壓的電源抑制比。圖7中VOUT1是未使用本發(fā)明電路的系統(tǒng)輸出波形，VOUT2是采用本發(fā)明電路的系統(tǒng)輸出波形，由圖可見(jiàn)基準(zhǔn)延遲啟動(dòng)約1ms，VOUT2信號(hào)就完全沒(méi)有過(guò)沖現(xiàn)象。從圖8可以看出VRFE信號(hào)得到的電源抑制性能在中、高頻段要遠(yuǎn)遠(yuǎn)高出VREF0信號(hào)。
權(quán)利要求
1.一種脈寬調(diào)制器的電壓基準(zhǔn)電路，其特征在于它包括軟啟動(dòng)電路(1)、帶隙基準(zhǔn)電路(2)和小電流充電電路(3)，所述軟啟動(dòng)電路(1)給帶隙基準(zhǔn)電路(2)提供合適的偏置，并使其順利啟動(dòng)；帶隙基準(zhǔn)電路(2)的基準(zhǔn)信號(hào)VREF0輸出端與小電流充電電路(3)連接；小電流充電電路(3)用得到的小電流對(duì)較大電容充電，使整個(gè)基準(zhǔn)電路的輸出信號(hào)VREF緩慢上升。此電路能在很大程度上減小甚至完全消除DC/DC脈寬調(diào)制器上電時(shí)輸出電壓的超調(diào)量，并且可以使基準(zhǔn)電壓的PSRR在中、高頻段大大提高。
2.根據(jù)權(quán)利要求1所述的脈寬調(diào)制器的電壓基準(zhǔn)電路，其特征在于所述小電流充電電路(3)包括一個(gè)PMOS管和一個(gè)電容；所述PMOS管P13柵極接地，源端和襯底端與帶隙基準(zhǔn)電路(2)的基準(zhǔn)信號(hào)VREF0輸出端連接，漏端連接一個(gè)電容C2，電容C2的另一端接地，整個(gè)基準(zhǔn)電路的輸出信號(hào)VREF由P13的漏端引出。
3.根據(jù)權(quán)利要求2所述的脈寬調(diào)制器的電壓基準(zhǔn)電路，其特征在于所述PMOS管P13的寬長(zhǎng)比很小，電容C2較大，充電時(shí)間較長(zhǎng)，其過(guò)程如下a當(dāng)VREF0剛剛建立起來(lái)時(shí)，VREF電壓較小，當(dāng)VREF≤VTHP時(shí)，PMOS管處于飽和區(qū)，此時(shí)充電電流為I=12μPCOXWL(VREF0-VTHP)2]]>式中，VTHP是PMOS管的閾值電壓，μP是空穴的遷移率，COX是單位面積的柵氧化層電容， 是PMOS管的寬長(zhǎng)比。此階段電流基本保持不變，VREF線性上升；b當(dāng)VREF≥VTHP時(shí)，PMOS管P13處于線性區(qū)，此時(shí)充電電流開始減小，VREF電壓上升速度降低；c當(dāng)VREF＜＜2VTHP-VREF0時(shí)，PMOS管處于深線性區(qū)，充電電流為I=μPCOXWL(VREF0-VTHP)(VREF0-VREF)]]>電流隨著VREF的升高迅速減小，VREF緩慢上升直到VREF＝VREF0。
全文摘要
本發(fā)明公開了一種脈寬調(diào)制器的電壓基準(zhǔn)電路，包括軟啟動(dòng)電路、帶隙基準(zhǔn)電路和小電流充電電路，軟啟動(dòng)電路給帶隙基準(zhǔn)電路提供合適的偏置，并使其順利啟動(dòng)；帶隙基準(zhǔn)電路的基準(zhǔn)信號(hào)VREF0輸出端與小電流充電電路連接；小電流充電電路用得到的小電流對(duì)較大電容充電，使整個(gè)基準(zhǔn)電路的輸出信號(hào)VREF緩慢上升。本發(fā)明可以在很大程度上減小甚至完全消除DC/DC脈寬調(diào)制器系統(tǒng)上電時(shí)輸出電壓的超調(diào)量，并且可以使基準(zhǔn)電壓的電源抑制比(PSRR)性能大大提高。
文檔編號(hào)H02M1/08GK1901344SQ20061008838
公開日2007年1月24日 申請(qǐng)日期2006年7月17日 優(yōu)先權(quán)日2006年7月17日
發(fā)明者高明倫, 郎君, 何書專, 陳思遠(yuǎn), 李麗, 李偉, 楊盛光 申請(qǐng)人:南京大學(xué)