專利名稱：電源裝置控制電路、電源裝置及其控制方法
技術領域：
本發(fā)明涉及用于電源裝置的控制電路、電源，以及用于控制電源的方法。
背景技術：
由于集成電路(例如LSI或IC)通常在制造工藝上有所不同，因此其晶體管的閾值電壓電平或電阻水平可能不一致。而且，取決于使用條件(包括周圍溫度)，這種集成電路的晶體管的閾值電壓電平或電阻水平可能不同。在晶體管的閾值電壓電平或電阻水平不一致的情況下，集成電路的延遲時間將因此不同，從而操作速度也不同。為了消除操作速度上的任何顯著變化，設置了電源裝置，用于向集成電路施加與閾值電壓電平或電阻水平相關的最優(yōu)電壓。
在日本未實審專利公開第2000-228833和2001-332695號中分別公開了電源裝置控制的電子設備和集成電路。第2000-228833號公開的電子設備被設置為通過外部電源對其相關聯的電池進行充電，并為操作系統(tǒng)組件而放電。具體而言，對其電源裝置(電源)的輸出進行控制，以使得系統(tǒng)組件的操作功率與對電池的充電的總和保持基本一定。該電子設備使得電源裝置的控制器可以監(jiān)控電源裝置的輸出(電流)，并控制供應到系統(tǒng)組件的功率和對相關聯的電池的充電，從而使功耗最小化。
第2001-332695號公開的集成電路包括第一邏輯門和第二邏輯門，所述第一邏輯門由電位差較小的第一組電位供電，所述第二邏輯門由電位差較大的第二組電位供電，而MIS晶體管處的參考電位由第一邏輯門和第二邏輯門共享。該集成電路使得第二邏輯門中的MIS晶體管的電壓輸出幅值變得大于第一邏輯門中的MIS晶體管的電壓輸出幅值，從而以高于第一邏輯門的速度來操作第二邏輯門。而且，由于集成電路中每個邏輯門的功耗與MIS晶體管的電壓輸出幅值的平方成比例，因此將第一邏輯門中的MIS晶體管的電壓輸出幅值設置為小于第二邏輯門中的MIS晶體管的電壓輸出幅值，從而可以利用比第二邏輯門更低的功耗來操作第一邏輯門。
發(fā)明內容
電源裝置與包括上述集成電路在內的各種設備相連接。因此，有必要將電源裝置的輸出電壓修改到其最優(yōu)電平以匹配于連接的設備，同時防止集成電路的操作速度由于晶體管閾值電壓電平或電阻水平的任何不同而出現顯著的不同。
然而，電源裝置的電壓輸出不得不在每次啟動電源裝置時被調節(jié)到最優(yōu)電平。由于電壓輸出被從其固定的初始設定值修改為隨著每個設備而不同的最優(yōu)電平，因此其修改所需的時間將會被顯著延長。換言之，難以高速地將電壓輸出修改到其最優(yōu)電平。
而且，電源裝置允許其電壓輸出被根據所連接設備的每個類型而從固定的初始設定值修改到最優(yōu)電平，因此其設定動作將是效率非常低的。
本發(fā)明是考慮到以上缺點而設計的，其目的在于提供一種用于電源裝置的控制電路、一種電源裝置及其控制方法，其中可以高速而高效地將要供應到多種設備的電壓輸出設定為最優(yōu)電平。
本發(fā)明第一技術方案的用于電源裝置的控制電路，以及本發(fā)明第二技術方案的用于向提供初始電壓然后要求接收不同于初始電壓的所需電壓的設備供應所需電壓的電源裝置包括用于接收所需電壓的要求電平的通信單元；以及用于預先存儲用于確定初始電壓的初始設定電平和存儲通信單元所接收到的要求電平的存儲單元，其中響應于初始設定電平或要求電平來控制初始電壓或所需電壓。
本發(fā)明第一技術方案的用于電源裝置的控制電路，以及本發(fā)明第二技術方案的電源裝置包括用于接收所需電壓的要求電平的通信單元，以及用于預先存儲用于確定初始電壓的初始設定電平和存儲通信單元所接收到的要求電平的存儲單元，其中響應于初始設定電平或要求電平來控制初始電壓或所需電壓。結果，與每次電源裝置啟動時都將電壓調節(jié)到設備的最優(yōu)電平的情況相比，響應于存儲在存儲單元中的要求電平而直接將電壓設定到所連接的設備所需的最優(yōu)電平所需的時間可以變得更短。換言之，可以高效而高速的將要供應到設備的電壓設定到最優(yōu)電平。
本發(fā)明第三技術方案的電源裝置控制方法用于向提供初始電壓然后要求接收不同于初始電壓的所需電壓的設備供應所需電壓，該方法包括以下步驟接收所需電壓的要求電平；預先存儲用于確定初始電壓的初始設定電平，并存儲所接收到的要求電平；以及響應于初始設定電平或要求電平來控制初始電壓或所需電壓。
本發(fā)明第三技術方案的電源裝置控制方法包括以下步驟接收所需電壓的要求電平；預先存儲用于確定初始電壓的初始設定電平，并存儲所接收到的要求電平；以及響應于初始設定電平或要求電平來控制初始電壓或所需電壓。結果，與每次電源裝置啟動時都將電壓調節(jié)到設備的最優(yōu)電平的情況相比，響應于所存儲的要求電平而直接將電壓設定到所連接的設備所需的最優(yōu)電平所需的時間可以變得更短。換言之，可以高效而高速的將要供應到設備的電壓設定到最優(yōu)電平。
當結合附圖來閱讀時，從以下的詳細描述中，本發(fā)明的上述及其它目的和新特征將會更充分地呈現出來。但是應當明確理解的是，附圖僅用于說明性目的，而非意在定義對本發(fā)明的限定。
圖1是示出本發(fā)明第一實施例的電源裝置和電子設備之間的連接的框圖；圖2是連接到電子設備的電源裝置的電路圖；圖3是與電源裝置相連的電子設備的示意圖。
具體實施例方式
(實施例)下面參照圖1至3來描述本發(fā)明的一個實施例。如圖1所示，該實施例的電源裝置10通過IIC總線IIC(通信裝置)連接到電子設備60(外部設備)。IIC總線IIC用于在電源裝置10和電子設備60之間交換多種數據。如圖所示，電源裝置10具有三個(CH-1至CH-3)通道輸出。電子設備60包括一個或多個集成電路。
如圖2所示，電源裝置10包括通信控制器20，以及第一至第三DC-DC變換器30至50。通信控制器20包括接口控制器21、閃存22、數據處理器23(例如MPU)，以及三個寄存器REG1至REG3。圖中10A表示的是電源裝置10的控制電路。
接口控制器21與IIC總線IIC相連。從圖2和3中可以看出，IIC總線IIC連接到電子設備60的接口控制器61。如圖3所示，電子設備60包括環(huán)形振蕩器RINGOSC和振蕩器OSC4。環(huán)形振蕩器RINGOSC和振蕩器OSC4連接到鎖相環(huán)電路PLL。鎖相環(huán)電路PLL連接到頻率/電壓轉換器63。頻率/電壓轉換器63接著與接口控制器61相連。
如圖2所示，寄存器REG1、REG2和REG3以及數據處理器23與接口控制器21并聯連接。閃存22連接到數據處理器23，數據處理器23又并聯連接到寄存器REG1、REG2和REG3。
如圖所示，寄存器REG1連接到第一DC-DC變換器30的D/A轉換器DAC1。寄存器REG2連接到第二DC-DC變換器40的D/A轉換器DAC2。寄存器REG3連接到第三DC-DC變換器50的D/A轉換器DAC3。
如圖所示，第一DC-DC變換器30包括主開關晶體管FET1、同步側開關晶體管FET2、扼流圈L1和電容器C1。主開關晶體管FET1的漏極連接到輸入端(IN1)，用于接收直流輸入電壓VIN。如圖3所示，直流輸入電壓VIN既施加到主開關晶體管FET1，又經由輸入端(IN4)施加到通信控制器20。主開關晶體管FET1的源極連接到同步側開關晶體管FET2的漏極。同步側開關晶體管FET2的源極連接到地。而且，主開關晶體管FET1的源極和同步側開關晶體管FET2的漏極連接到扼流圈L1。扼流圈L1連接到輸出端(OUT1)。電容器C1連接在輸出端(OUT1)和地之間。輸出端(OUT1)連接到電子設備60。
第一DC-DC變換器30還包括誤差放大器ERA1、D/A轉換器DAC1、三角波振蕩器OSC1和PWM比較器PWM1。誤差放大器ERA1的反相輸入端連接到輸出端(OUT1)。誤差放大器ERA1的同相輸入端連接到D/A轉換器DAC1。
三角波振蕩器OSC1輸出三角波信號。該三角波信號在一個電壓幅值范圍內(例如在1.0V到2.0V之間)振蕩。三角波振蕩器OSC1可以包括OP放大器、電阻器、電容器等等。
PWM比較器PWM1具有正輸入端(+)和負輸入端(-)。正輸入端(+)連接到誤差放大器ERA1的輸出端(N1)，而負輸入端(-)連接到三角波振蕩器OSC1。PWM比較器PWM1的輸出端(Q1)連接到主開關晶體管FET1的柵極，并且PWM比較器PWM1的反相輸出端(*Q1)連接到同步側開關晶體管FET2的柵極。
第二DC-DC變換器40在結構上與第一DC-DC變換器30基本相同。更具體而言，可以分別用誤差放大器ERA2、D/A轉換器DAC2、三角波振蕩器OSC2、PWM比較器PWM2、主開關晶體管FET3、同步側開關晶體管FET4、扼流圈L2和電容器C2來代替誤差放大器ERA1、D/A轉換器DAC1、三角波振蕩器OSC1、PWM比較器PWM1、主開關晶體管FET1、同步側開關晶體管FET2、扼流圈L1和電容器C1，從而構造出本實施例的第二DC-DC變換器40。三角波振蕩器OSC2和三角波振蕩器OSC1一樣地輸出在一個電壓幅值范圍內(例如在1.0V到2.0V之間)振蕩的三角波信號。
N2、IN2和OUT2分別表示的是誤差放大器ERA2的輸出端、第二DC-DC變換器40的輸入端和第二DC-DC變換器40的輸出端。PWM比較器PWM2的輸出端和反相輸出端分別用Q2和*Q2表示。輸出端OUT2連接到電子設備60。
第三DC-DC變換器50包括NMOS晶體管FET5、NMOS晶體管FET6、扼流圈L3和電容器C3。如圖所示，NMOS晶體管FET5的漏極連接到輸入端IN3，用于接收直流輸入電壓VIN。NMOS晶體管FET5的源極連接到扼流圈L3，該扼流圈L3又連接到地。
NMOS晶體管FET5的源極連接到NMOS晶體管FET6的漏極。而且，NMOS晶體管FET6的源極連接到輸出端OUT3。電容器C3連接在輸出端OUT3和地之間。輸出端OUT3連接到電子設備60。
第三DC-DC變換器50包括誤差放大器ERA3、D/A轉換器DAC3、三角波振蕩器OSC3和PWM比較器PWM3。誤差放大器ERA3的反相輸入端連接到輸出端OUT3。誤差放大器ERA3的同相輸入端連接到D/A轉換器DAC3。三角波振蕩器OSC3和三角波振蕩器OSC1及OSC2一樣地輸出三角波信號。
PWM比較器PWM3的正輸入端(+)連接到誤差放大器ERA3的輸出端N3，其負輸入端(-)連接到三角波振蕩器OSC3。PWM比較器PWM3的輸出端Q3連接到NMOS晶體管FET5的柵極。PWM比較器PWM3的反相輸出端*Q3連接到NMOS晶體管FET6的柵極。
現在描述電源裝置10的控制方法。當圖2所示的電源裝置10通電時，其接口控制器21將復位信號S1輸出到數據處理器23。當接收到復位信號S1時，數據處理器23訪問閃存22以讀取初始數據。該初始數據用于將電壓V1設為在閃存22中預先存儲于非易失模式的初始電平，所述電壓V1要被供應到與第一DC-DC變換器30的輸出端OUT1相連的電子設備60。更具體而言，初始電壓被設為與本發(fā)明的初始設定電平相對應的電子設備60的額定電平(例如5V)。數據處理器23將與初始數據相對應的電壓命令信號S2輸出到寄存器REG1。由于閃存22以非易失模式存儲初始數據(初始設定電平)，其對應于本發(fā)明的非易失性存儲裝置(存儲器)。初始設定電平不局限于電子設備60的額定電平(5V)，而是可以從額定電壓的允許范圍(例如從4.5V到5.5V)中選擇。
寄存器REG1存儲電壓命令信號S2，然后將信號S2輸出到第一DC-DC變換器30的D/A轉換器DAC1。當電源裝置10通電時，寄存器REG1以易失模式存儲初始數據(初始設定電平)的電壓命令信號S2，并且對應于本發(fā)明的寄存器單元(易失性存儲單元)。
D/A轉換器DAC1從電壓命令信號S2產生模擬電壓信號(參考電壓)，該模擬電壓信號然后被誤差放大器ERA1的同相輸入端所接收。如圖所示，電壓V1被反饋到誤差放大器ERA1的反相輸入端。誤差放大器ERA1將反饋電壓V1與參考電壓比較，以將誤差輸出電壓輸出到PWM比較器PWM1的正輸入端(+)。
PWM比較器PWM1的負輸入端(-)接收來自三角波振蕩器OSCl的三角波信號。PWM比較器PWM1將三角波信號的電壓與來自誤差放大器ERA1的誤差輸出電壓比較。
當誤差輸出電壓大于三角波信號的電壓時，PWM比較器PWM1從輸出端Q1輸出高電平的PWM信號。同時，PWM比較器PWM1從輸出端*Q1輸出低電平的PWM信號。當誤差輸出電壓小于三角波信號的電壓時，PWM比較器PWM1從輸出端Q1輸出低電平的PWM信號。同時，PWM比較器PWM1從輸出端*Q1輸出高電平的PWM信號。
PWM信號輸入到主開關晶體管FET1的柵極。主開關晶體管FET1在PWM信號處于高電平時導通，低電平時截止。反相的PWM信號輸入到同步側開關晶體管FET2的柵極。同步側開關晶體管FET2在反相PWM信號處于低電平時截止，高電平時導通。通過重復進行PWM信號在高電平和低電平之間的變化以及反相PWM信號在低電平和高電平之間的變化，將電壓V1調節(jié)到初始電平(本實施例中是5V)，然后將其經由輸出端OUT1供應到電子設備60。由于第一DC-DC變換器30將反饋電壓V1與從電壓命令信號S2轉換來的模擬信號(參考電壓)比較并通過導通和截止兩個開關晶體管FET1和FET2而將電壓V1調節(jié)到初始設定值，因此其對應于本發(fā)明的電壓控制器。
電子設備60中的集成電路在晶體管的閾值電壓或電阻水平上可能有所不同。因此，集成電路電壓的最優(yōu)電平可能取決于閾值電壓或電阻水平等而不一致。為了獲得電壓V1的最優(yōu)電平(例如，對應于本發(fā)明所需電壓的所需電平的4.8V)，電子設備60將電壓調節(jié)信號S14(見圖3)輸出到接口控制器21，這將在下面描述。
如圖3所示，鎖相環(huán)電路PLL接收來自環(huán)形振蕩器RINGOSC的頻率信號S11和來自振蕩器OSC4的參考頻率信號S12。例如，環(huán)形振蕩器RINGOSC包括環(huán)路，在該環(huán)路中可將一組反相器連成奇數級。頻率信號S11的周期是由反相器的奇數級數和反相器的延遲時間之積決定的。該延遲時間根據閾值電壓或電阻水平等而不同。因此，頻率信號S11的周期根據閾值電壓或電阻水平等而不同。鎖相環(huán)電路PLL將頻率信號S11與參考頻率信號S12比較以輸出輸出信號S13。輸出信號S13表示頻率信號S11與參考頻率信號S12間的差。然后將輸出信號S13輸入到頻率/電壓轉換器63。頻率/電壓轉換器63輸出從輸出信號S13轉換來的電壓調節(jié)信號S14。如果需要的話，則將電壓調節(jié)信號S14從接口控制器61經由IIC總線IIC傳送到電源裝置10中的接口控制器21。電壓調節(jié)信號S14調節(jié)電壓V1以消除頻率信號S11與參考頻率信號S12間的差。這使得第一DC-DC變換器30可以向電子設備60供應電壓V1的最優(yōu)電平(4.8V)。由于接口控制器21接收用于將電壓V1調節(jié)到最優(yōu)電平的電壓調節(jié)信號S14，因此其對應于本發(fā)明的通信單元。
如圖2所示，接口控制器21將電壓調節(jié)信號S14輸出到寄存器REG1和數據處理器23。寄存器REG1將電壓調節(jié)信號S14代替電壓命令信號S2而存儲，然后將電壓調節(jié)信號S14輸出到第一DC-DC變換器30的轉換器DAC1。由于寄存器REG1在電壓V1被從電源裝置10供應到電子設備60時以易失模式存儲接口控制器21所接收到的電壓調節(jié)信號S14，因此其對應于本發(fā)明的寄存器單元。數據處理器23在閃存22中寫下對應于電壓調節(jié)信號S14的電壓調節(jié)數據(接收到的電壓電平)，其替換了初始數據(初始設定電平)。由于閃存22存儲了在接口控制器21處接收到并由數據處理器23寫下的電壓調節(jié)信號S14的電壓調節(jié)數據(接收到的電壓電平)，因此其對應于本發(fā)明的存儲單元。
D/A轉換器DAC1將對應于電壓調節(jié)信號S14的模擬電壓信號(參考電壓)輸出到誤差放大器ERA1的同相輸入端。從圖2可以見，誤差放大器ERA1將反饋電壓V1與參考電壓比較，以將誤差輸出電壓輸出到PWM比較器PWM1的正輸入端(+)。
與上述控制方法類似，PWM比較器PWM1將PWM信號和反相PWM信號分別輸出到主開關晶體管FET1的柵極和同步側開關晶體管FET2的柵極。與上述控制方法類似，PWM信號在高電平和低電平之間重復變化，同時反相PWM信號在低電平和高電平之間重復變化，從而可以將經由輸出端OUT1供應到電子設備60的電壓V1控制在最優(yōu)電平(4.8V)。由于第一DC-DC變換器30比較反饋電壓V1和對應于電壓調節(jié)信號S14的模擬信號(參考電壓)，并通過導通和截止兩個晶體管FET1和FET2而將電壓V1調節(jié)到最優(yōu)電平，因此其對應于本發(fā)明的電壓控制器。
在接收到復位信號S1時，數據處理器23訪問閃存22以讀取電壓V2的初始數據。然后，數據處理器23將電壓命令信號S3輸出到寄存器REG2。電壓命令信號S3用于將供應到與第DC-DC變換器40的輸出端OUT2相連的電子設備60的電壓V2調節(jié)到初始設定電平。在本實施例中，初始設定電平等于電子設備60的額定電壓(例如2.5V)。
寄存器REG2存儲電壓命令信號S3，并將信號S3輸出到第二DC-DC變換器40的D/A轉換器DAC2。由于寄存器REG2以易失模式存儲對應于初始數據(初始設定電平)的電壓命令信號S3，因此其對應于本發(fā)明的寄存器單元(易失性存儲裝置)。
D/A轉換器DAC2將對應于電壓命令信號S3的模擬電壓信號(參考電壓)輸出到誤差放大器ERA2的同相輸入端。如圖所示，電壓V2被反饋到誤差放大器ERA2的反相輸入端。誤差放大器ERA2將反饋電壓V2與參考電壓比較，以將誤差輸出電壓輸出到PWM比較器PWM2的正輸入端(+)。
三角波信號由三角波振蕩器OSC2輸入到PWM比較器PWM2的負輸入端(-)。與上述的PWM比較器PWM1類似，PWM比較器PWM2將PWM信號和反相PWM信號分別輸出到主開關晶體管FET3的柵極和同步側開關晶體管FET4的柵極。通過與電壓V1的控制方法一樣地重復進行PWM信號在高電平和低電平之間的變化以及反相PWM信號在低電平和高電平之間的變化，將電壓V2調節(jié)到初始電平(本實施例中是2.5V)，然后將其經由輸出端OUT2供應到電子設備60。由于第DC-DC變換器40將反饋電壓V2與對應于電壓命令信號S3的模擬信號(參考電壓)比較并通過導通和截止兩個開關晶體管FET3和FET4而將電壓V2調節(jié)到初始設定值，因此其表示本發(fā)明的電壓控制器單元。
然而，要由第二DC-DC變換器40供應到電子設備60的電壓V2可能根據閾值電壓或電阻水平等而不同，并不處于最優(yōu)電平(例如2.7V)。在這種不利情況下，與圖3所示的方法類似，電子設備60將電壓調節(jié)信號S15(見圖2)沿IIC總線IIC輸出到接口控制器21。電壓調節(jié)信號S15用于指導第二DC-DC變換器40向電子設備60供應電壓V2的最優(yōu)電平(本實施例中是2.7V)。
然后，接口控制器21將電壓調節(jié)信號S15輸出到寄存器REG2和數據處理器23。寄存器REG2將電壓調節(jié)信號S15代替電壓命令信號S3而存儲，并將信號S15輸出到第二DC-DC變換器40的D/A轉換器DAC2。由于寄存器REG2在電源裝置10向電子設備60供應電壓V2時以易失模式存儲接口控制器21所接收到的電壓調節(jié)信號S15，因此其對應于本發(fā)明的寄存器單元。另一方面，數據處理器23在閃存22中寫下電壓調節(jié)信號S15的數據(接收到的電壓電平)代替初始數據(初始設定電平)。
D/A轉換器DAC2將對應于電壓調節(jié)信號S15的模擬電壓信號(參考電壓)輸出到誤差放大器ERA2的同相輸入端。誤差放大器ERA2將反饋電壓V2與參考電壓比較，以將誤差輸出電壓輸出到PWM比較器PWM2的正輸入端(+)。
三角波信號由三角波振蕩器OSC2輸入到PWM比較器PWM2的負輸入端(-)。PWM比較器PWM2將PWM信號和反相PWM信號分別輸出到主開關晶體管FET3的柵極和同步側開關晶體管FET4的柵極。與上述控制方法類似，PWM信號在高電平和低電平之間重復變化，同時反相PWM信號在低電平和高電平之間重復變化，從而可以將經由輸出端OUT2供應到電子設備60的電壓V2控制在最優(yōu)電平(2.7V)。由于第二DC-DC變換器40比較反饋電壓V2和對應于電壓調節(jié)信號S15的模擬信號(參考電壓)，并通過導通和截止兩個晶體管FET3和FET4而將電壓V2調節(jié)到最優(yōu)電平，因此其對應于本發(fā)明的電壓控制器單元。
在接收到復位信號S1時，數據處理器23訪問閃存22以讀取負電壓V3的初始數據。然后，數據處理器23將電壓命令信號S4輸出到寄存器REG3。電壓命令信號S4用于將供應到與第三DC-DC變換器50的輸出端OUT3相連的電子設備60的負電壓V3調節(jié)到初始設定電平。在本實施例中，初始設定電平等于電子設備60的額定電壓(例如-2.5V)。
寄存器REG3存儲電壓命令信號S4，并將信號S4輸出到第三DC-DC變換器50的D/A轉換器DAC3。由于寄存器REG3以易失模式存儲對應于初始數據(初始設定電平)的電壓命令信號S4，因此其對應于本發(fā)明的寄存器單元(易失性存儲單元)。
D/A轉換器DAC3將對應于電壓命令信號S4的模擬電壓信號(參考電壓)輸出到誤差放大器ERA3的同相輸入端。如圖所示，電壓V3被反饋到誤差放大器ERA3的反相輸入端。誤差放大器ERA3將反饋電壓V3與參考電壓比較，以將誤差輸出電壓輸出到PWM比較器PWM3的正輸入端(+)。
三角波信號由三角波振蕩器OSC3輸入到PWM比較器PWM3的負輸入端(-)。與上述的PWM比較器PWM1或PWM2類似，PWM比較器PWM3將PWM信號和反相PWM信號分別輸出到NMOS晶體管FET5的柵極和NMOS晶體管FET6的柵極。通過重復進行PWM信號在高電平和低電平之間的變化以及反相PWM信號在低電平和高電平之間的變化，將電壓V3調節(jié)到初始電平(本實施例中是-2.5V)，并將其經由輸出端OUT3供應到電子設備60。由于第三DC-DC變換器50將反饋電壓V3與對應于電壓命令信號S4的模擬信號(參考電壓)比較并通過導通和截止兩個開關晶體管FET5和FET6而將電壓V3調節(jié)到初始設定值，因此其表示本發(fā)明的電壓控制器單元。
當從第三DC-DC變換器50供應到電子設備60的電壓V3不是處于最優(yōu)電平(例如-2.9V)而是另一電平(-2.5V)時，與圖3所示的方法類似，電子設備60將電壓調節(jié)信號S16(見圖2)沿IIC總線IIC輸出到接口控制器21。電壓調節(jié)信號S16用于指導第三DC-DC變換器50向電子設備60供應電壓V3的最優(yōu)電平(-2.9V)。
接口控制器21將電壓調節(jié)信號S16輸出到寄存器REG3和數據處理器23。寄存器REG3將電壓調節(jié)信號S16代替電壓命令信號S4而存儲，并將信號S16輸出到第三DC-DC變換器50的D/A轉換器DAC3。由于寄存器REG3在電源裝置10向電子設備60供應電壓V3時以易失模式存儲接口控制器21所接收到的電壓調節(jié)信號S16，因此其對應于本發(fā)明的寄存器單元。另一方面，數據處理器23在閃存22中寫下電壓調節(jié)信號S16的數據(接收到的電壓電平)代替初始數據(初始設定電平)。
D/A轉換器DAC3將對應于電壓調節(jié)信號S16的模擬電壓信號(參考電壓)輸出到誤差放大器ERA3的同相輸入端。誤差放大器ERA3將反饋電壓V3與參考電壓比較，以將誤差輸出電壓輸出到PWM比較器PWM3的正輸入端(+)。
PWM比較器PWM3將PWM信號和反相PWM信號分別輸出到NMOS晶體管FET5的柵極和NMOS晶體管FET6的柵極。與上述控制方法類似，PWM信號在高電平和低電平之間重復變化，同時反相PWM信號在低電平和高電平之間重復變化，從而可以將經由輸出端OUT3供應到電子設備60的電壓V3控制在最優(yōu)電平(-2.9V)。由于第三DC-DC變換器50比較反饋電壓V3和對應于電壓調節(jié)信號S16的模擬信號(參考電壓)，并通過導通和截止兩個NMOS晶體管FET5和FET6而將電壓V3調節(jié)到最優(yōu)電平，因此其對應于本發(fā)明的電壓控制器單元。
本實施例的電源裝置10允許電壓調節(jié)信號S14至S16的數據(接收到的電壓電平)保持存儲在閃存22(非易失性存儲單元)中，即使電源中斷也是如此。當在電壓調節(jié)信號S14至S16的數據(接收到的電壓電平)保持存儲在閃存22中時接通電源裝置10時，其第一至第三DC-DC變換器30、40和50被激活，以響應于電壓V1、v2和V3與其各自相應的信號S14、S15和S16(接收到的電壓電平)的比較結果來確定電壓V1、V2和V3。當電壓V1、V2和V3中的任何電壓不處于為電子設備60設定的最優(yōu)電平時，電源裝置10響應于接收自電子設備60的電壓調節(jié)信號(接收到的電壓電平)，將電壓V1、V2或V3控制到其最優(yōu)電平。
(實施例的效果)實施例中的用于電源裝置的控制電路10A和電源裝置10使得接口控制器21可以接收電壓調節(jié)信號S14至S16，并使得閃存22可以預先存儲用于確定電壓V1至V3的初始電平的初始數據(初始設定電平)和與電壓調節(jié)信號S14至S16相對應的電子設備60的電壓的最優(yōu)電平，以使得電壓V1至V3在響應于(初始設定電平的)數據和最優(yōu)電平而被修改之后被供應到電子設備60。因此，當接通電源裝置10時，其電壓V1至V3被設定到由存儲在閃存22中的初始設定電平決定的初始電平，并且可以將用于電子設備60的最優(yōu)電平存儲在閃存22中。當在中斷后再次接通電源裝置10時，可以響應于存儲在閃存22中的最優(yōu)設定電平(初始設定電平)而容易地將其電壓V1至V3設定到其電子設備60所需的最優(yōu)電平。結果，與每次當電源裝置10被啟動以向電子設備60供電時都調節(jié)電壓V1至V3的情況相比，電源裝置10響應于存儲在閃存22中的最優(yōu)設定電平而將電壓V1至V3設定到用于電子設備60的最優(yōu)設定電平所需的時間可以變得更短，從而允許高速而高效地將電壓V1至V3設定到最優(yōu)電平。
類似地，該實施例的電源裝置10的控制方法使得在已接收到電壓調節(jié)信號S14至S16時，可以將用于確定電壓V1至V3初始電平的初始數據(初始設定電平)預先存儲，并可以存儲由電壓調節(jié)信號S14至S16決定的用于電子設備60的電壓的最優(yōu)電平，以使得電壓V1至V3在響應于(初始設定電平的)數據和最優(yōu)電平而被修改之后被供應到電子設備60。因此，當接通電源裝置10時，其電壓V1至V3被設定到由初始設定電平決定的初始電平，并可以存儲用于電子設備60的最優(yōu)電平。在電源裝置10的控制方法中，當在中斷后再次接通電源裝置10時，可以響應于預先存儲的最優(yōu)設定電平(初始設定電平)而容易地將其電壓V1至V3設定到其電子設備60所需的最優(yōu)電平。結果，與每次當電源裝置10被啟動以向電子設備60供電時都調節(jié)電壓V1至V3的情況相比，電源裝置10響應于最優(yōu)設定電平而將電壓V1至V3設定到用于電子設備60的最優(yōu)設定電平所需的時間可以變得更短，從而允許高速而高效地將電壓V1至V3設定到最優(yōu)電平。
而且，實施例中的用于電源裝置的控制電路10A和電源裝置10使得閃存22和寄存器REG1至REG3可以進行如下操作當接通電源裝置10時，寄存器REG1至REG3保存數據處理器23從閃存22中讀出的初始數據(初始設定電平)，并且當電源裝置10向電子設備60供應諸如V1之類的電壓時，保存由電壓調節(jié)信號S14至S16決定的用于電子設備60的最優(yōu)電壓電平。因此，當接通電源裝置10時，參照寄存器REG1至REG3中保存的初始數據(初始設定電平)，電源裝置10的諸如V1之類的電壓被設定到其初始設定電平。當電源裝置10向電子設備60供應諸如V1之類的電壓時，參照寄存器REG1至REG3中保存的最優(yōu)電平，電源裝置10的諸如V1之類的電壓被設定到其最優(yōu)電平。
類似地，實施例中的電源裝置控制方法使得在接通電源裝置10時，可以將以非易失模式存儲的初始數據(初始設定電平)讀出并以易失模式存儲起來，并且當電源裝置10向電子設備60供應諸如V1之類的電壓時，可以將由電壓調節(jié)信號S14至S16決定的用于電子設備60的最優(yōu)電壓電平以易失模式存儲起來。因此，當接通電源裝置10時，參照以易失模式保存的初始數據(初始設定電平)，電源裝置10的諸如V1之類的電壓被設定到其初始設定電平。當電源裝置10向電子設備60供應諸如V1之類的電壓時，參照以易失模式存儲的最優(yōu)電平，電源裝置10的諸如V1之類的電壓被設定到其最優(yōu)電平。
而且，實施例中的用于電源裝置的控制電路10A和電源裝置10使得第一至第三DC-DC變換器30至50可以向電子設備60供應響應于存儲在寄存器REG1至REG3中的初始數據(初始設定電平)或最優(yōu)電平而修改了的電壓V1至V3。因此，不需要在每次接通電源裝置10時都單獨將電壓V1至V3調節(jié)到其初始設定值。參照初始設定電平，可以由第一至第三DC-DC變換器30至50有效地向電子設備60供應電壓V1至V3。另外，在用于電源裝置的控制電路10A和電源裝置10中，不需要在電源裝置10向電子設備60供應電壓V1至V3時單獨將電壓V1至V3調節(jié)到其初始設定值。相反，參照存儲在包括REG1在內的寄存器中的最優(yōu)電平，可以由第一至第三DC-DC變換器30至50高效而高速地將電壓V1至V3設定到其最優(yōu)電平。
類似地，實施例中的電源裝置控制方法允許向電子設備60供應響應于以易失模式存儲的初始數據(初始設定電平)或最優(yōu)電平而修改了的電壓V1至V3。因此，不需要在每次接通電源裝置10時都單獨將電壓V1至V3調節(jié)到其初始設定值。可以有效地向電子設備60供應由初始設定電平決定的電壓V1至V3。另外，電源裝置10的控制方法不需要在電源裝置10向電子設備60供應電壓V1至V3時單獨將電壓V1至V3調節(jié)到其初始設定值。相反，參照以易失模式存儲的用于電子設備60的最優(yōu)電平，可以高效而高速地將電壓V1至V3設定到其最優(yōu)電平。
實施例中的用于電源裝置的控制電路10A和電源裝置10使得在電源裝置10向電子設備60供應電壓V1至V3時，寄存器REG1至REG3可以將用于電子設備60的最優(yōu)電平代替初始數據(初始設定電平)而存儲。因此，當電源裝置10向電子設備60供應電壓V1至V3時，可以響應于存儲在寄存器REG1至REG3中的用于電子設備60的最優(yōu)電平，高效而高速地將電壓V1至V3設定到其最優(yōu)電平。
類似地，實施例中的電源裝置控制方法使得在電源裝置10向電子設備60供應電壓V1至V3時，可以將用于電子設備60的最優(yōu)電平代替初始數據(初始設定電平)而以非易失模式存儲。因此，可以響應于以非易失模式存儲的最優(yōu)電平，高效而高速地將電壓V1至V3設定到其最優(yōu)電平。
實施例中的用于電源裝置的控制電路10A和電源裝置10使得數據處理器23可以在閃存22中寫入和存儲電壓調節(jié)信號S14至S16的數據(接收到的電壓電平)，來代替初始數據(初始設定電平)。因此，可以將用于確定電壓V1至V3最優(yōu)電平的數據(接收到的電壓電平)存儲在閃存22(非易失性存儲單元)中而不丟失任何數據。
類似地，實施例中的電源裝置控制方法允許存儲電壓調節(jié)信號的數據(接收到的電壓電平)，來代替預先以非易失模式存儲的初始數據(初始設定電平)。因此，可以以非易失模式存儲用于確定電壓V1至V3最優(yōu)電平的數據(接收到的電壓電平)而不丟失任何數據。
實施例中的用于電源裝置的控制電路10A和電源裝置10使得閃存22(非易失性存儲單元)可以保存電壓調節(jié)數據(接收到的電壓電平)。因此，可以以非易失模式安全地存儲電壓調節(jié)數據(接收到的電壓電平)而不丟失任何數據，即使電源中斷時也是如此。
類似地，實施例中的電源裝置控制方法允許以非易失模式存儲電壓調節(jié)信號的電壓調節(jié)數據(接收到的電壓電平)。因此，可以安全地存儲電壓調節(jié)數據(接收到的電壓電平)而不丟失任何數據。
實施例中的用于電源裝置的控制電路10A和電源裝置10使得接口控制器21可以將電壓調節(jié)信號S14至S16輸出到寄存器REG1至REG3以及數據處理器23，以使得電壓調節(jié)信號S14至S16(電壓調節(jié)數據)存儲在寄存器REG1至REG3(易失性存儲單元)中，并且與信號S14至S16相對應的其電壓調節(jié)數據(接收到的電壓電平)存儲在閃存22(非易失性存儲單元)中。在將電壓調節(jié)數據存儲在寄存器REG1至REG3中時，并行地將接收到的電壓電平的數據存儲在閃存22中。因此，與電壓調節(jié)數據和接收到的電壓電平的數據相繼存儲在寄存器REG1至REG3和閃存22中的情形相比，可以提高電源裝置10的效率。
類似地，實施例中的電源裝置10的控制方法允許以易失模式存儲電壓調節(jié)數據，并且以非易失模式存儲接收到的電壓電平的數據。在以易失模式存儲電壓調節(jié)數據時，并行地以非易失模式存儲接收到的電壓電平的數據。因此，與電壓調節(jié)數據和接收到的電壓電平的數據相繼以易失模式和非易失模式存儲的情形相比，可以提高電源裝置10的效率。
本發(fā)明并不局限于以上實施例，而是可以在結構上進行部分修改來實現，這不會脫離本發(fā)明的范圍。實施例中的用于電源裝置的控制電路10A和電源裝置10允許將電壓調節(jié)信號S14至S16(電壓調節(jié)數據)存儲在寄存器REG1至REG3(易失性存儲單元)中，并將與電壓調節(jié)信號S14至S16相對應的接收到的電壓電平的數據存儲在閃存22(非易失性存儲單元)中?；蛘?，可以在將接收到的電壓電平的數據存儲在閃存22(非易失性存儲單元)中之前，將電壓調節(jié)信號S14至S16(電壓調節(jié)數據)存儲在寄存器REG1至REG3(易失性存儲單元)中。因此，在已經響應于存儲在寄存器REG1至REG3中的電壓調節(jié)數據而將要供應給電子設備60的電壓V1至V3高效而高速地設定成了最優(yōu)電平時，將接收到的電壓電平的數據存儲在閃存22中而不丟失任何數據。換言之，可以優(yōu)先地將要供應給電子設備60的電壓V1至V3設定到最優(yōu)電平，然后再將接收到的電壓電平的數據存儲在閃存22中而不丟失數據。
可以修改電源裝置10的控制方法，其中在以非易失模式存儲接收到的電壓電平的數據之前，以易失模式存儲電壓調節(jié)信號S14至S16(電壓調節(jié)數據)。因此，在已經響應于以易失模式存儲的電壓調節(jié)數據而將要供應給電子設備60的電壓V1至V3高效而高速地設定成了最優(yōu)電平時，存儲接收到的電壓電平的數據而不丟失任何數據。換言之，可以優(yōu)先地將要供應給電子設備60的電壓V1至V3設定到最優(yōu)電平，然后再存儲接收到的電壓電平的數據。
雖然如圖1所示，實施例中的電源裝置10具有用于三個通道(CH1到CH3)的輸出單元，但其也可具有四個或更多個相應通道的輸出單元。而且，閃存22除了保存初始數據(初始設定電平)之外，還可以保持用于電源裝置10的控制程序。實施例的電源裝置10中的控制電路10A可以包括一個或多個半導體芯片。電源裝置10也可以包括一個或多個半導體芯片。電源裝置10及其控制電路10A可以設置在模塊中。而且，電子設備可以包括具有控制電路和DC-DC變換器的電源裝置。
本發(fā)明的用于電源裝置的控制電路、電源裝置及其控制方法被設置為在已預先存儲了用于確定初始電壓電平的初始設定電平時，接收并存儲來自要被供電的電子設備要求的電壓電平。這使得可以響應于初始設定電平和要求電平來控制要供應的電壓。結果，與每次在電源裝置啟動以對電子設備供電時都調節(jié)電壓的情況相比，響應于所存儲的設定電平而將電壓設定到電子設備所要求的最優(yōu)設定電平所需的時間可以變得更短，從而允許高速而高效地將電壓設定到最優(yōu)電平。
本申請基于申請日為2006年2月24日的在先日本專利申請第2006-047819號，并要求其優(yōu)先權，在此通過引用合并了該在先申請的全部內容。
權利要求
1.一種用于電源裝置的控制電路，所述電源裝置用于向設備供應所需電壓，所述設備提供初始電壓，然后要求接收不同于所述初始電壓的所述所需電壓，所述控制電路包括通信單元，用于接收所述所需電壓的要求電平；以及存儲單元，用于預先存儲用于確定所述初始電壓的初始設定電平，以及存儲所述通信單元接收到的所述要求電平，其中響應于所述初始設定電平或所述要求電平來控制所述初始電壓或所述所需電壓。
2.如權利要求1所述的用于電源裝置的控制電路，包括至少預先存儲了所述初始設定電平的非易失性存儲單元，以及用于存儲所述初始設定電平和所述要求電平的寄存器單元，其中所述寄存器單元在所述電源裝置啟動時存儲從所述非易失性存儲單元中讀出的初始設定電平，并在所述電源裝置被操作時存儲所述通信單元所接收的要求電平。
3.如權利要求2所述的用于電源裝置的控制電路，還包括電壓控制器單元，用于響應于存儲在所述寄存器單元中的所述初始設定電平或所述要求電平來控制所述初始電壓或所述所需電壓。
4.如權利要求2所述的用于電源裝置的控制電路，其中當所述電源設備被操作時，所述寄存器單元將所述要求電平代替所述初始設定電平而存儲。
5.如權利要求2所述的用于電源裝置的控制電路，其中所述非易失性存儲單元存儲所述要求電平。
6.如權利要求5所述的用于電源裝置的控制電路，其中所述非易失性存儲單元將所述要求電平代替所述預先存儲的初始設定電平而存儲。
7.如權利要求5所述的用于電源裝置的控制電路，其中所述要求電平是由所述通信單元接收，然后同時存儲在所述寄存器單元和所述非易失性存儲單元中的。
8.如權利要求5所述的用于電源裝置的控制電路，其中所述要求電平在由所述通信單元接收到以后，被存儲在所述寄存器單元中，然后被存儲在所述非易失性存儲單元中。
9.一種電源裝置，用于向設備供應所需電壓，所述設備提供初始電壓，然后要求接收不同于所述初始電壓的所述所需電壓，所述電源裝置包括通信單元，用于接收所述所需電壓的要求電平；以及存儲單元，用于預先存儲用于確定所述初始電壓的初始設定電平，以及存儲所述通信單元接收到的所述要求電平，其中響應于所述初始設定電平或所述要求電平來控制所述初始電壓或所述所需電壓。
10.如權利要求9所述的電源裝置，包括至少預先存儲了所述初始設定電平的非易失性存儲單元，以及用于存儲所述初始設定電平和所述要求電平的寄存器單元，其中所述寄存器單元在所述電源裝置啟動時存儲從所述非易失性存儲單元中讀出的初始設定電平，并在所述電源裝置被操作時存儲所述通信單元所接收的要求電平。
11.如權利要求10所述的電源裝置，包括電壓控制器單元，用于響應于存儲在所述寄存器單元中的所述初始設定電平或所述要求電平來控制所述初始電壓或所述所需電壓。
12.如權利要求10所述的電源裝置，其中當所述電源設備被操作時，所述寄存器單元將所述要求電平代替所述初始設定電平而存儲。
13.如權利要求10所述的電源裝置，其中所述非易失性存儲單元存儲所述要求電平。
14.如權利要求13所述的電源裝置，其中所述非易失性存儲單元將所述要求電平代替所述預先存儲的初始設定電平而存儲。
15.如權利要求13所述的電源裝置，其中所述要求電平是由所述通信單元接收，然后同時存儲在所述寄存器單元和所述非易失性存儲單元中的。
16.如權利要求13所述的電源裝置，其中所述要求電平在由所述通信單元接收到以后，被存儲在所述寄存器單元中，然后被存儲在所述非易失性存儲單元中。
17.一種電源裝置控制方法，所述電源裝置用于向設備供應所需電壓，所述設備提供初始電壓，然后要求接收不同于所述初始電壓的所述所需電壓，所述方法包括以下步驟接收所述所需電壓的要求電平；預先存儲用于確定所述初始電壓的初始設定電平，并存儲所接收到的所述要求電平；以及響應于所述初始設定電平或所述要求電平來控制所述初始電壓或所述所需電壓。
18.如權利要求17所述的電源裝置控制方法，還包括以下步驟以非易失模式至少預先存儲所述初始設定電平；以易失模式存儲所述初始設定電平和所述要求電平；當所述電源裝置啟動時，讀出所述以非易失模式存儲的初始設定電平，并以易失模式存儲所述初始設定電平；以及當所述電源裝置被操作時，以易失模式存儲所接收到的要求電平。
19.如權利要求18所述的電源裝置控制方法，其中以非易失模式存儲所述要求電平。
20.如權利要求19所述的電源裝置控制方法，其中將所述要求電平代替預先以非易失模式存儲的初始設定電平而以非易失模式存儲。
全文摘要
本發(fā)明提供了用于電源裝置的控制電路、電源裝置及其控制方法，其中要供應到各種設備的輸出電壓被高速而高效地確定并設定到最優(yōu)電平。電源裝置中的控制電路(10A)向設備(60)供應從V1到V3范圍內的所需電壓電平，所述設備提供初始電壓，然后要求接收所需電壓電平?？刂齐娐?10A)包括用于接收諸如V1之類的要求電平的通信單元(21)，以及包括REG1至REG3在內的用于預先存儲用于確定初始電壓的初始設定電平和通信單元(21)所接收的要求電平的存儲單元(22)。從V1到V3范圍內的初始電壓或所需電壓可以響應于初始設定電平或要求電平來控制。
文檔編號H02M3/04GK101026335SQ20061008750
公開日2007年8月29日 申請日期2006年6月13日 優(yōu)先權日2006年2月24日
發(fā)明者小澤秀清, 中村享 申請人:富士通株式會社