一種超薄mosfet芯片封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型涉及芯片封裝領(lǐng)域，具體涉及一種超薄MOSFET芯片封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著消費(fèi)電子輕小化、低功耗以及功能的多樣化趨勢，要求主板上集成的器件越來越多，預(yù)留給器件的空間越來越小，封裝后的芯片必須輕薄短小，從而為設(shè)計(jì)者在小型化和高性能之間提供更大的選擇空間。
[0003]MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)管)是利用電場效應(yīng)來控制半導(dǎo)體的場效應(yīng)晶體管。由于MOSFET具有可實(shí)現(xiàn)低功耗電壓控制的特性，近年來被廣泛應(yīng)用在大量電子設(shè)備中，包括電源、汽車電子、計(jì)算機(jī)和智能手機(jī)中等。目前MOSFET封裝主要是TO、SOT、S0P、QFP、QFN等形式，這類封裝都是將芯片包裹在塑封體內(nèi)，塑封本身增加了器件尺寸，不符合半導(dǎo)體向輕、短、薄、小方向發(fā)展的要求，而且無法將芯片工作時產(chǎn)生的熱量及時導(dǎo)走或散去，制約了 MSOFET性能提升，另外就封裝工藝而言，這類封裝都是基于單顆芯片進(jìn)行，存在生產(chǎn)效率低、封裝成本高的問題。
[0004]MOSFET性能特別是電流承載能力的優(yōu)劣很大程度上取決于散熱性能和電流的傳導(dǎo)電阻，電流的傳導(dǎo)電阻取決于傳導(dǎo)路徑長短(即與于芯片的厚度密切相關(guān))，散熱性能的好壞又主要取決于封裝形式。針對目前MOSFET存在問題，有人提出采用WLCSP與TSV相結(jié)合的封裝工藝。垂直MOSFET器件典型地努力通過將漏極置于與源極接點(diǎn)(源極觸點(diǎn)，source contact)的表面相反(opposite)的表面上來實(shí)現(xiàn)低的RDS (on)。通過將漏極置于與源極接點(diǎn)相反的表面上，縮短了用于電流的傳導(dǎo)通路(導(dǎo)電路徑，conduct1n path)，這使得RDS(on)降低。然而，將漏極和漏極接點(diǎn)置于與放置源極接點(diǎn)的表面相反(并且不同)的表面上，對于晶圓級芯片規(guī)模封裝(WLCSP)，因?yàn)楸仨毾蛟摲庋b體的兩個側(cè)面提供電子連接。當(dāng)利用WLCSP來封裝晶體管時，需要將所有接點(diǎn)(包括源極接點(diǎn)、漏極接點(diǎn)和柵極接點(diǎn))置于封裝體的相同側(cè)面(同一個側(cè)面，same side)上。這種類型的構(gòu)造允許利用在WLCSP的一個表面上的連接于各個晶體管端子(接線端，terminal)的焊球而容易地連接至電路板布線(circuit board trace)。但是WLCSP和TSV相結(jié)合的封裝工藝復(fù)雜，良率低，成本很高。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型的目的在于克服上述封裝的問題，本發(fā)明提供的一種超薄MOSFET芯片封裝結(jié)構(gòu)，使得所屬的封裝結(jié)構(gòu)工藝簡單，可進(jìn)行晶圓級加工，效率高，周期短，良率高，封裝的體積比較小，具有非常低的漏源接通電阻優(yōu)異電性能和很好的散熱性能。
[0006]為實(shí)現(xiàn)上述目的，本實(shí)用新型所采用的技術(shù)方案是:
[0007]一種超薄MOSFET芯片封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括MOSFET芯片，所述MOSFET芯片的電極面具有第一層絕緣保護(hù)層且露出導(dǎo)通部分，晶圓的側(cè)壁挖掘出連接到晶圓背面的通孔，且導(dǎo)電線路層被引導(dǎo)通過通孔，第二層絕緣保護(hù)層覆蓋晶圓電極面上的導(dǎo)電線路層和所述第一層絕緣保護(hù)層之上，將需要導(dǎo)通部分暴露出來，在其上制作導(dǎo)電的凸點(diǎn)。
[0008]所述MOSFET芯片上的所述凸點(diǎn)包括單一結(jié)構(gòu)或多層結(jié)構(gòu)，成分包括單一金屬或全屬會全
W./ 兩口 W.0
[0009]所述MOSFET芯片的背面可減薄到預(yù)定的厚度。
[0010]所述MOSFET芯片的背面還包括一層導(dǎo)電層。
[0011]本實(shí)用新型的優(yōu)點(diǎn)和有益效果在于:芯片背面通過導(dǎo)電層與載板焊盤進(jìn)行連接，減少漏源的接通電阻。
【附圖說明】
[0012]圖1是本實(shí)用新型的超薄MOSFET芯片封裝結(jié)構(gòu)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0013]下面結(jié)合附圖和實(shí)施例，對本實(shí)用新型的【具體實(shí)施方式】作進(jìn)一步描述。以下實(shí)施例僅用于更加清楚地說明本實(shí)用新型的技術(shù)方案，而不能以此來限制本實(shí)用新型的保護(hù)范圍。
[0014]本發(fā)明提供的超薄厚度的MOSFET芯片封裝結(jié)構(gòu)，一種超薄MOSFET芯片封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括MOSFET芯片100，所述MOSFET芯片100的電極面具有第一層絕緣保護(hù)層200且露出導(dǎo)通部分，晶圓的側(cè)壁挖掘出連接到晶圓背面的通孔300，且導(dǎo)電線路層400被引導(dǎo)通過通孔300，第二層絕緣保護(hù)層500覆蓋晶圓電極面上的導(dǎo)電線路層400和所述第一層絕緣保護(hù)層200上，將需要導(dǎo)通部分暴露出來，在其上制作導(dǎo)電的凸點(diǎn)600。所述MOSFET芯片100上的所述凸點(diǎn)600包括單一結(jié)構(gòu)或多層結(jié)構(gòu)，成分包括單一金屬或金屬合金。所述MOSFET芯片100的背面可減薄到預(yù)定的厚度。所述MOSFET芯片的背面還包括一層導(dǎo)電層800。具體地實(shí)現(xiàn)工藝如下:在MOSFET晶圓100電極面制作一層絕緣保護(hù)層200，通過曝光顯影、激光刻蝕或者濕法腐蝕等方式將需要導(dǎo)通部的部分暴露出來，對MOSFET晶圓100劃片槽區(qū)域進(jìn)行預(yù)切割一定深度(15-500um)的溝槽300，并通過濺射腐蝕、化學(xué)沉積、印刷或者噴涂的方式制作導(dǎo)電線路層400，將導(dǎo)電線路層引到溝槽側(cè)壁，然后再制作一層絕緣保護(hù)層500，通過曝光顯影、激光刻蝕或者濕法腐蝕等方式將需要導(dǎo)通部的部分暴露出來，再通過化學(xué)沉積、印刷或者植球等方式制作導(dǎo)電的凸點(diǎn)600，凸點(diǎn)包括單一結(jié)構(gòu)或者多層結(jié)構(gòu)，成分包括單一金屬或者金屬合金，然后進(jìn)行背面減薄到預(yù)定的厚度讓單顆芯片分離開來，再通過印刷、噴射、旋涂、化學(xué)沉積等方式制作背面導(dǎo)電層800，將MOSFET芯片與磨片膜進(jìn)行分離。
[0015]以上所述僅是本實(shí)用新型的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型技術(shù)原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種超薄MOSFET芯片封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括MOSFET芯片(100)，其特征在于，所述MOSFET芯片(100)的電極面具有第一層絕緣保護(hù)層(200)且露出導(dǎo)通部分，晶圓的側(cè)壁挖掘出連接到晶圓背面的通孔(300)，且導(dǎo)電線路層(400)被引導(dǎo)通過通孔(300)，第二層絕緣保護(hù)層(500)覆蓋晶圓電極面上的導(dǎo)電線路層(400)和所述第一層絕緣保護(hù)層(200)之上，將需要導(dǎo)通部分暴露出來，在其上制作導(dǎo)電的凸點(diǎn)￠00)。2.如權(quán)利要求1所述的超薄MOSFET芯片封裝結(jié)構(gòu)，其特征在于，所述MOSFET芯片(100)上的所述凸點(diǎn)(600)包括單一結(jié)構(gòu)或多層結(jié)構(gòu)，成分包括單一金屬或金屬合金。3.如權(quán)利要求1所述的超薄MOSFET芯片封裝結(jié)構(gòu)，其特征在于，所述MOSFET芯片(100)的背面可減薄到預(yù)定的厚度。4.如權(quán)利要求1所述的超薄MOSFET芯片封裝結(jié)構(gòu)，其特征在于，所述MOSFET芯片的背面還包括一層導(dǎo)電層(800)。
【專利摘要】本實(shí)用新型涉及一種超薄MOSFET芯片封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括MOSFET芯片，所述MOSFET芯片的電極面具有第一層絕緣保護(hù)層且露出導(dǎo)通部分，導(dǎo)電線路層被引導(dǎo)到晶圓的溝槽側(cè)壁，第二層絕緣保護(hù)層覆蓋晶圓電極面上的導(dǎo)電線路層和所述第一層絕緣保護(hù)層之上，將需要導(dǎo)通部分暴露出來，在其上制作導(dǎo)電的凸點(diǎn)。
【IPC分類】H01L23/48, H01L23/485
【公開號】CN204741017
【申請?zhí)枴緾N201520533185
【發(fā)明人】曹凱, 謝皆雷, 羅立輝, 吳超
【申請人】寧波芯健半導(dǎo)體有限公司
【公開日】2015年11月4日
【申請日】2015年7月21日