Led芯片制作方法
【專利摘要】本申請(qǐng)公開LED芯片制作方法，依次包括：外延片清洗、沉積CBL電子阻擋層、CBL電子阻擋層圖形化、蒸鍍ITO透明導(dǎo)電層、沉積SiON膜、ITO光刻、用磷酸將SiON腐蝕圖形化、ITO蝕刻圖形化、ITO圖形化后去膠、ICP光刻、ICP刻蝕露出N區(qū)、ICP蝕刻去膠、用磷酸去除SiON、ITO合金和沉積SiO2保護(hù)層。在沉積ITO之后，在ITO表面沉積一層SiON，這樣就使得ITO光刻、ITO蝕刻圖形化、ICP光刻、ICP刻蝕、ICP刻蝕后去膠這五步過程中ITO膜層受到SiON的保護(hù)，避免了損傷和污染，提高了ITO膜層質(zhì)量，從而提高了LED芯片的亮度，降低了電壓。
【專利說(shuō)明】
LED芯片制作方法
技術(shù)領(lǐng)域
[0001 ]本申請(qǐng)涉及LED芯片制造技術(shù)領(lǐng)域，具體地說(shuō)，涉及一種能夠提高芯片品質(zhì)的LED 芯片制作方法。
【背景技術(shù)】
[0002] 目前LED(Light Emitting Diode，發(fā)光二極管）是一種固體照明，體積小、耗電量 低使用壽命長(zhǎng)高亮度、環(huán)保、堅(jiān)固耐用等優(yōu)點(diǎn)受到廣大消費(fèi)者認(rèn)可，國(guó)內(nèi)生產(chǎn)LED的規(guī)模也 在逐步擴(kuò)大。
[0003] IT0(Indium Tin Oxides)是一種N型氧化物半導(dǎo)體-氧化銦錫，ΙΤ0薄膜即銦錫氧 化物半導(dǎo)體透明導(dǎo)電膜。作為納米銦錫金屬氧化物，ΙΤ0具有很好的導(dǎo)電性和透明性，通常 噴涂在玻璃、塑料、電子顯示屏及LED芯片上，用作透明導(dǎo)電薄膜。
[0004] LED芯片制作過程中，ΙΤ0膜的制作是很重要的一個(gè)環(huán)節(jié)。目的是利用ΙΤ0薄膜的導(dǎo) 電性進(jìn)行電流擴(kuò)展。同時(shí)，由于ΙΤ0膜具有良好的透明性，保證了 LED芯片的出光效率。
[0005] 目前傳統(tǒng)正裝芯片的常用制作流程的主要步驟為:外延片清洗-沉積CBL-CBL圖 形化-蒸鍍IT0透明導(dǎo)電層-IT0透明導(dǎo)電層圖形化-ICP刻蝕露出N區(qū)-沉積S i 02保護(hù)層 -Si02保護(hù)層圖形化-制作金屬電極。其中，從蒸鍍?chǔ)│?透明導(dǎo)電層到沉積Si0 2保護(hù)層這個(gè) 過程中詳細(xì)的流程為:蒸鍍?chǔ)│?透明導(dǎo)電層-ΙΤ0光刻-ΙΤ0蝕刻圖形化-ΙΤ0圖形化后去膠 - ICP光刻-ICP刻蝕露出N區(qū)- ICP刻蝕后去膠-ΙΤ0合金4沉積Si02保護(hù)層。在這個(gè)過程 中，ΙΤ0膜層會(huì)多次受到正性光刻膠、顯影液和去膠液的影響。主要是顯影液和去膠液會(huì)浸 蝕ΙΤ0、去膠后光刻膠總會(huì)有殘留，不可能達(dá)到理論上的百分之百去膠干凈。另外，制作過程 中的其它雜質(zhì)也總會(huì)有些殘留在ΙΤ0薄膜上。這些不良的影響降低了 ΙΤ0膜層的質(zhì)量，影響 了出光效率，降低了芯片亮度。而且ΙΤ0表面的雜質(zhì)影響ΙΤ0與金屬電極的接觸，導(dǎo)致芯片電 壓升高。

【發(fā)明內(nèi)容】

[0006] 有鑒于此，本申請(qǐng)所要解決的技術(shù)問題是提供了一種能夠提高芯片品質(zhì)的LED芯 片制作方法，在沉積ΙΤ0之后，在ΙΤ0表面沉積一層SiON，ICP蝕刻去膠后用磷酸去除SiON，這 樣就使得ΙΤ0光刻、ΙΤ0蝕刻圖形化、ICP光刻、ICP刻蝕、ICP刻蝕后去膠這五步過程中ΙΤ0膜 層受到SiON的保護(hù)，避免了損傷和污染，提高了 ΙΤ0膜層質(zhì)量，從而提高了 LED芯片的亮度， 降低了電壓。
[0007] 為了解決上述技術(shù)問題，本申請(qǐng)有如下技術(shù)方案：
[0008] -種LED芯片制作方法，其特征在于，依次包括：
[0009] 外延片清洗、沉積CBL電子阻擋層、CBL電子阻擋層圖形化、蒸鍍?chǔ)│?透明導(dǎo)電層、沉 積S i 0N膜、IT0光刻、用磷酸將S i 0N腐蝕圖形化、IT0蝕刻圖形化、IT0圖形化后去膠、ICP光 亥lj、ICP刻蝕露出N區(qū)、ICP蝕刻去膠、用磷酸去除SiON、ΙΤ0合金和沉積Si0 2保護(hù)層，
[0010] 所述沉積SiON膜，進(jìn)一步為：
[0011] 采用等離子體增強(qiáng)化學(xué)氣相沉積法在ΙΤ0表面沉積SiON，沉積過程中，通入SiH4和 N2，其中，SiH4的通入量與N2的通入量比為1:25-1:70，
[0012] 采用高低頻混頻沉積，其中，高頻功率為40W-100W，低頻功率為35W-95W，反應(yīng)腔壓 力為 700Pa_1000Pa，
[0013] 沉積的5丨0_莫的厚度為10(^-150(^，折射率為1.68-1.82，透過率為100-110，消光 系數(shù)為0。
[0014] 優(yōu)選地，其中：
[0015]所述用磷酸將SiON腐蝕圖形化，進(jìn)一步為：
[0016] 將磷酸加熱至80°C-200°C，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對(duì)SiON 進(jìn)行腐蝕，時(shí)間為30s-200s。
[0017] 優(yōu)選地，其中：
[0018]所述用磷酸去除SiON，進(jìn)一步為：
[0019] 將磷酸加熱至80°C-200°C，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對(duì)SiON 進(jìn)行沖洗，時(shí)間為30s-200s，去除SiON。
[0020] 優(yōu)選地，其中：
[0021] 沉積的SiON膜的厚度為400A-1000A。
[0022] 優(yōu)選地，其中：
[0023] 所述沉積CBL電子阻擋層，進(jìn)一步為：
[0024] 通入600sccm-lSOOsccn^a^C^lOOsccm -lSOsccn^aSiHhSOsccm-170sccn^9N2， 在外延片表面沉積厚度為1000A-2200A的CBL電子阻擋層，沉積溫度為180°C -280°C。
[0025] 優(yōu)選地，其中：
[0026] 所述ΙΤ0光刻，進(jìn)一步為：
[0027]在SiON表面，用正性光刻膠，依次進(jìn)行涂膠、軟烤、曝光、顯影、堅(jiān)膜，其中，涂膠膠 厚為2.5um-4um，軟烤溫度為80°C-140°C，軟烤時(shí)間為90s-120s，曝光能量為80mJ/cm2- 150mJ/cm 2,顯影時(shí)間40s-80s，堅(jiān)膜溫度為125°C-185°C，堅(jiān)膜時(shí)間為15min-30min。
[0028] 優(yōu)選地，其中：
[0029] 所述ICP刻蝕露出N區(qū)，進(jìn)一步為：
[0030]通入70sccm-150sccm的CI2，lOsccm-35sccm的BC13，對(duì)ICP進(jìn)行刻蝕，上射頻功率 為375W-680W，下射頻功率為65W - 100W，刻蝕深度為10000A-16000A。
[0031] 優(yōu)選地，其中：
[0032] 所述PAD光刻，進(jìn)一步為：
[0033]用負(fù)性光刻膠，依次進(jìn)行涂膠、軟烤、曝光、爆后烘、顯影，其中，涂膠厚度為 2.7um-4.2um，軟烤溫度為80°C - 150°C，軟烤時(shí)間為90s-120s，曝光能量為60mJ/cm2- 100mJ/cm2,爆后烘溫度為80°C-145°C，爆后烘時(shí)間為60s-180s，顯影時(shí)間為40s-100s。
[0034] 與現(xiàn)有技術(shù)相比，本申請(qǐng)所述的方法，達(dá)到了如下效果：
[0035] 第一、本發(fā)明LED芯片制作方法，與傳統(tǒng)方法相比，在蒸鍍?chǔ)│?透明導(dǎo)電層之后接著 在ΙΤ0表面沉積一層SiON，在ICP蝕刻去膠后再用磷酸去除SiON，這樣就使得ΙΤ0光刻、ΙΤ0蝕 刻圖形化、ICP光刻、ICP刻蝕、ICP蝕刻去膠這幾個(gè)過程中，IT0膜層受到Si 0N的保護(hù)，有效避 免了 ΙΤ0膜的損傷和污染，提高了 ΙΤ0膜層質(zhì)量，從而有利于提高LED芯片的亮度，降低芯片 電壓。
[0036] 第二、本發(fā)明LED芯片制作方法中，去除SiON的過程使用磷酸，而不是用傳統(tǒng)方法 中的Β0Ε，磷酸腐蝕氮化物比腐蝕氧化物要快很多，這樣就避免了 ΙΤ0 (氧化銦錫)受到Β0Ε的 腐蝕，從而進(jìn)一步提高了ΙΤ0膜層的質(zhì)量，此外，用磷酸腐蝕減少了芯片與Β0Ε接觸的時(shí)間， 從而大大減小Β0Ε滲透過ΙΤ0膜腐蝕ΙΤ0膜底下CBL電子阻擋層的風(fēng)險(xiǎn)。
【附圖說(shuō)明】
[0037] 此處所說(shuō)明的附圖用來(lái)提供對(duì)本申請(qǐng)的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，本申 請(qǐng)的示意性實(shí)施例及其說(shuō)明用于解釋本申請(qǐng)，并不構(gòu)成對(duì)本申請(qǐng)的不當(dāng)限定。在附圖中：
[0038] 圖1為本發(fā)明LED芯片制作方法的流程圖。
【具體實(shí)施方式】
[0039] 如在說(shuō)明書及權(quán)利要求當(dāng)中使用了某些詞匯來(lái)指稱特定組件。本領(lǐng)域技術(shù)人員應(yīng) 可理解，硬件制造商可能會(huì)用不同名詞來(lái)稱呼同一個(gè)組件。本說(shuō)明書及權(quán)利要求并不以名 稱的差異來(lái)作為區(qū)分組件的方式，而是以組件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。如在通 篇說(shuō)明書及權(quán)利要求當(dāng)中所提及的"包含"為一開放式用語(yǔ)，故應(yīng)解釋成"包含但不限定 于"。"大致"是指在可接收的誤差范圍內(nèi)，本領(lǐng)域技術(shù)人員能夠在一定誤差范圍內(nèi)解決所述 技術(shù)問題，基本達(dá)到所述技術(shù)效果。此外，"耦接"一詞在此包含任何直接及間接的電性耦接 手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表所述第一裝置可直接電性耦 接于所述第二裝置，或通過其他裝置或耦接手段間接地電性耦接至所述第二裝置。說(shuō)明書 后續(xù)描述為實(shí)施本申請(qǐng)的較佳實(shí)施方式，然所述描述乃以說(shuō)明本申請(qǐng)的一般原則為目的， 并非用以限定本申請(qǐng)的范圍。本申請(qǐng)的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。
[0040] 實(shí)施例1
[0041] 參見圖1所示為本發(fā)明LED芯片制作方法的流程圖，從圖中可看出本發(fā)明中LED芯 片制作方法，依次包括：
[0042] 步驟101、外延片清洗;步驟102、沉積CBL電子阻擋層;步驟103、CBL電子阻擋層圖 形化;步驟104、蒸鍍IT0透明導(dǎo)電層;步驟105、沉積Si 0N膜;步驟106、IT0光刻;步驟107、用 磷酸將SiON腐蝕圖形化;步驟108、ΙΤ0蝕刻圖形化;步驟109、ΙΤ0圖形化后去膠;步驟110、 ICP光刻；步驟111、ICP刻蝕露出N區(qū)；步驟112、ICP蝕刻去膠;步驟113、用磷酸去除SiON;步 驟114、ΙΤ0合金;步驟115、沉積Si0 2保護(hù)層。
[0043] 上述步驟105中沉積SiON膜，進(jìn)一步為：
[0044] 采用等離子體增強(qiáng)化學(xué)氣相沉積法在ΙΤ0表面沉積SiON，沉積過程中，通入SiH4和 N2，其中，SiH4的通入量與N2的通入量比為1:25-1:70，
[0045] 采用高低頻混頻沉積，其中，高頻功率為40W-100W，低頻功率為35W-95W，反應(yīng)腔壓 力為 700Pa_1000Pa，
[0046] 沉積的SiON膜的厚度為100A-1500A，折射率為1.68-1.82,透過率為100-110,消光 系數(shù)為0。
[0047] 本發(fā)明上述LED芯片制作方法，與傳統(tǒng)方法相比，在蒸鍍?chǔ)│?透明導(dǎo)電層之后接著 在ΙΤ0表面沉積一層SiON，在ICP蝕刻去膠后再用磷酸去除SiON，這樣就使得ΙΤ0光刻、ΙΤ0蝕 刻圖形化、I CP光刻、I CP刻蝕、I CP蝕刻去膠這幾個(gè)過程中，I TO膜層受到Si ON的保護(hù)，有效避 免了 IT0膜的損傷和污染，提高了 IT0膜層質(zhì)量，從而有利于提高LED芯片的亮度，降低芯片 電壓。
[0048]上述方法中，去除SiON的過程使用磷酸，而不是用傳統(tǒng)方法中的Β0Ε，磷酸腐蝕氮 化物比腐蝕氧化物要快很多，這樣就避免了ΙΤ0(氧化銦錫)受到Β0Ε的腐蝕，從而進(jìn)一步提 高了 ΙΤ0膜層的質(zhì)量，此外，用磷酸腐蝕減少了芯片與Β0Ε接觸的時(shí)間，從而大大減小Β0Ε滲 透過ΙΤ0膜腐蝕ΙΤ0膜底下CBL電子阻擋層的風(fēng)險(xiǎn)。
[0049] 實(shí)施例2
[0050] 以下提供本發(fā)明的LED芯片制作方法的應(yīng)用實(shí)施例，具體包括：
[0051] 1、外延片清洗，具體為：
[0052] 清洗液為去離子水、雙氧水與硫酸的混合液。比例為:H20:H2〇2:H 2S〇4 = 0.7 :0.7 : 8-1.5:1.8:3
[0053] 2、沉積CBL電子阻擋層，具體為：
[0054] 所用氣體為笑氣（N20)、硅烷（SiH4)、氮?dú)猓∟2)，氣體流量為：N 20:600sccm- 1500sccm, S1H4： 100seem一150sccm，N2:80sccm -170sccm。沉積溫度：180°C -280°C <XBL厚 度 1000埃一2200埃。
[0055] 3、CBL光刻，具體為：
[0056]用正性光刻膠，步驟為：涂膠、軟烤、曝光、顯影、堅(jiān)膜。涂膠膠厚為2.5um-4um，軟 烤溫度80°C - 140°C，軟烤時(shí)間90秒一 120秒，曝光能量60mJ/cm2-90mJ/cm2,顯影時(shí)間40 秒一80秒，堅(jiān)膜溫度：120 °C -200 °C，堅(jiān)膜時(shí)間15-25分鐘。
[0057] 4、CBL圖形化，具體為：
[0058] 所用溶液為Β0Ε，腐蝕時(shí)間20秒一 45秒。
[0059] 5、CBL圖形化后去膠，具體為：
[0060] 芯片在去膠液里泡30分鐘一60分鐘，去膠液溫度為70°C-110°C。
[00611 6、蒸鍍?chǔ)│?前清洗CBL，具體為：
[0062] 清洗液為去離子水、雙氧水與硫酸的混合液。比例為:Η20:Η202 :H2S〇4 = 0 · 7 :0 · 7 : 8-1.5:1.8:3
[0063] 7、蒸鍍?chǔ)│?透明導(dǎo)電層，具體為：
[0064] 溫度310°C，氧氣流量:8L/min，IT0膜層厚度1100埃。
[0065] 8、蒸鍍SiON，具體為：
[0066] 采用等離子體增強(qiáng)化學(xué)氣相沉積法在ΙΤ0表面沉積SiON，沉積過程中，通入SiH4和 N2,其中，SiH4的通入量與N2的通入量比為1:25-1:70;采用高低頻混頻沉積，其中，高頻功率 為40W-100W，低頻功率為35W-95W，反應(yīng)腔壓力為700Pa-1000Pa;沉積的SiON膜的厚度為 400A-1000A，折射率為1 · 68-1 · 82，透過率為100-110，消光系數(shù)為0。
[0067] 9、IT0光刻，具體為：
[0068]用正性光刻膠，步驟依次為：涂膠、軟烤、曝光、顯影、堅(jiān)膜。涂膠膠厚為2.5um- 4um，軟烤溫度80 °C-140 °C，軟烤時(shí)間90秒一 120秒，曝光能量80mJ/cm2-150mJ/cm2，顯影時(shí) 間40秒一80秒，堅(jiān)膜溫度：125 °C-185 °C，堅(jiān)膜時(shí)間15-30分鐘。
[0069] 10、用磷酸將SiON腐蝕圖形化，具體為：
[0070] 將磷酸加熱至80°c-200°c，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對(duì)SiON 進(jìn)行腐蝕，時(shí)間為30s-200s。
[0071] 1UIT0透明導(dǎo)電層圖形化，具體為：
[0072] 所用溶液為IT0蝕刻液，溶液溫度45 °C -70 °C，時(shí)間60秒一 180秒。
[0073] 12、ΙΤ0圖形化后去膠，具體為：
[0074] 芯片在去膠液里泡30分鐘一60分鐘，去膠液溫度為70°C-110°C。
[0075] 13、ICP光刻，具體為：
[0076]用正性光刻膠，步驟依次為：涂膠、軟烤、曝光、顯影、堅(jiān)膜。涂膠膠厚為2.5um- 4um，軟烤溫度80°C - 140°C，軟烤時(shí)間90秒一 120秒，曝光能量60mJ/cm2-90mJ/cm2，顯影時(shí) 間40秒一80秒，堅(jiān)膜溫度：125 °C-185 °C，堅(jiān)膜時(shí)間15-30分鐘。
[0077] 14、ICP刻蝕露出N區(qū)，具體為：
[0078] 所用氣體為氯氣(Cl2)和三氯化硼(BC13)，氯氣流量:70sccm - 150sccm，三氯化硼 流量lOsccm-35sccm，上射頻功率：375W-680W，下射頻功率：65W - 100W，刻蝕深度10000 埃一 16000埃。
[0079] 15、ICP刻蝕后去膠，具體為：
[0080] 常溫下在丙酮里浸泡lmin_35min，去膠液40min-80min。
[0081 ] 16、用磷酸去除SiON，具體為：
[0082] 將磷酸加熱至80°C-200°C，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對(duì)SiON 進(jìn)行沖洗，時(shí)間為30s-200s，去除SiON。
[0083] 17、IT0合金，具體為：
[0084] 合金溫度500°C - 680°C，合金時(shí)氮?dú)饬髁?L/min - 15L/min，合金時(shí)間5min- 20min〇
[0085] 18、沉積Si02保護(hù)層，具體為：
[0086] 所用氣體為笑氣(N20)、硅烷(SiH4)、氮?dú)?N2)，氣體流量為:N20:600-1500sccm， SiH4:100-150sccm，N2:80-170sccm。沉積溫度：180°C -280Γ<ΧΒ? 厚度400埃一 1200埃。 [0087] 19、PAD光刻，具體為：
[0088]用負(fù)性光刻膠，步驟為：涂膠、軟烤、曝光、爆后烘、顯影。涂膠膠厚為2.7um- 4.2um，軟烤溫度80°C-150°C，軟烤時(shí)間90秒一 120秒，曝光能量60mJ/cm2-100mJ/cm2,爆后 烘溫度:80 °C-145 °C，爆后烘時(shí)間60秒一 180秒。顯影時(shí)間40秒一 100秒，
[0089] 20、等離子體清洗，具體為：
[0090] 清洗用氣體為氧氣，氧氣流量lOsccm-35sccm，正向功率：120W-300W，反向功率 為零。
[0091] 21、Si02保護(hù)層圖形化，具體為：
[0092] 所用溶液為Β0Ε，浸泡時(shí)間20秒一 65秒。
[0093] 22、蒸鍍金屬電極，具體為：
[0094] 所用金屬為0^1、11^11，蒸鍍時(shí)溫度40°(：-200°(：，電極厚度為1觀一411111。
[0095] 23、剝離掉多于的金屬，具體為：
[0096]將藍(lán)膜與芯片正面貼緊后再將藍(lán)膜撕去，把芯片上多余的金屬轉(zhuǎn)移到藍(lán)膜上。 [0097] 24、PAD去膠清洗，具體為：
[0098] 去膠液30min-60min，去膠液溫度70°C-120°C，在丙酮里浸泡60秒一200秒，然后 在異丙醇里浸泡60秒一200秒，沖水3min-lOmin，甩干。
[0099] 25、PAD合金，具體為：
[0100] 合金溫度180°C-350°C，合金時(shí)氮?dú)饬髁?L/min。
[0101] 26、抽測(cè)數(shù)據(jù)，具體為：
[0102] 芯粒抽測(cè)比例為1:10-1:100。
[0103] 27、芯片研磨拋光減薄，具體為：
[0104] 減薄后的芯片厚度為l〇〇um-200um，拋光時(shí)間lOmin-50min。
[0105] 28、制作DBR反射層，具體為：
[0106]所用材料為氧化硅和氧化鈦，DBR層總厚度1.5um-7um [0107] 29、芯片切割，具體為：
[0108] 采用隱形切割，切割速度100mm/s-500mm/s。
[0109] 30、芯片裂片，具體為：
[0110]用劈裂機(jī)將芯片劈開成單個(gè)的芯粒。
[0111] 31、全測(cè)數(shù)據(jù)。
[0112] 此時(shí)不再是抽測(cè)，而是對(duì)每顆芯粒進(jìn)行測(cè)試，得到所有芯粒的光電參數(shù)。
[0113] 32、A0I外觀檢測(cè)后入庫(kù)。
[0114] 用Α0Ι機(jī)臺(tái)檢測(cè)芯片外觀，得出每片芯片的外觀良率。
[0115] 實(shí)施例3
[0116] 以下提供一種常規(guī)LED芯片制作方法作為本發(fā)明的對(duì)比實(shí)施例。
[0117] 常規(guī)LED芯片制作方法包括:外延片清洗-沉積CBL-CBL光刻-CBL圖形化-CBL 圖形化后去膠-蒸鍍?chǔ)│?前清洗-蒸鍍?chǔ)│?透明導(dǎo)電層-ΙΤ0光刻-ΙΤ0透明導(dǎo)電層圖形化 - ΙΤ0圖形化后去膠-ICP光刻-ICP刻蝕露出N區(qū)- ICP刻蝕后去膠-ΙΤ0合金-沉積Si02 保護(hù)層-PAD光刻-等離子體清洗-Si02保護(hù)層圖形化-蒸鍍金屬電極-剝離掉多余的金 屬-PAD去膠清洗-PAD合金-抽測(cè)數(shù)據(jù)-芯片研磨拋光減薄-制作DBR反射層-芯片切割 -芯片裂片-全測(cè)數(shù)據(jù)-Α0Ι外觀檢測(cè)-入庫(kù)。
[0118] 上述常規(guī)LED芯片制作方法中，在蒸鍍?chǔ)│?透明導(dǎo)電層之后，直接進(jìn)行ΙΤ0光刻，并 沒有本發(fā)明所提供的方法中蒸鍍SiON的相關(guān)步驟。本發(fā)明采用的方法中，蒸鍍?chǔ)│?透明導(dǎo)電 層之前的流程與去除SiON之后的流程都與對(duì)比實(shí)施例的工藝相同。
[0119] 選取六片同爐同圈的外延片，外延片同爐同圈是為了確保外延片光電參數(shù)的一致 性，以保證本發(fā)明實(shí)驗(yàn)結(jié)論的準(zhǔn)確性。從六片外延片中，選取三片采用對(duì)比實(shí)施例所提供的 常規(guī)LED芯片制作方法來(lái)制作LED芯片，分別為樣品1、樣品2和樣品3,選取另外三片采用本 發(fā)明所提供的方法來(lái)制作LED芯片，分別為樣品4、樣品5和樣品6。
[0120]表1是采用常規(guī)工藝與采用本發(fā)明工藝制作的芯片全測(cè)數(shù)據(jù)對(duì)比表。
[0121]表1芯片全測(cè)數(shù)據(jù)對(duì)比表
[0123] 從表1數(shù)據(jù)可以看出，采用本發(fā)明工藝制作的芯片全測(cè)數(shù)據(jù)平均值中，全測(cè)電壓值 (VF1)降低了 0.038V，亮度(L0P)提高了 1.4mW，亮度提高比例為0.67%。
[0124] 分別選取全測(cè)數(shù)據(jù)平均值附近的常規(guī)工藝樣品和本發(fā)明工藝樣品進(jìn)行封裝，藍(lán)光 封裝數(shù)據(jù)參見表2。
[0125] 表2藍(lán)光封裝數(shù)據(jù)對(duì)比表
[0126]
[0128] 從表2數(shù)據(jù)可以看出，采用本發(fā)明的工藝，封裝后電壓降低了 0.039V，光功率提高 了 1.6mW，提高比例為0.63 %，發(fā)光效率提高了 1 %。、
[0129] 因此，從表1和表2的數(shù)據(jù)可以得出以下結(jié)論:采用本發(fā)明的芯片制作工藝，能夠提 高LED芯片的亮度，降低芯片電壓。
[0130] 通過以上各實(shí)施例可知，本申請(qǐng)存在的有益效果是：
[0131] 第一、本發(fā)明LED芯片制作方法，與傳統(tǒng)方法相比，在蒸鍍?chǔ)│?透明導(dǎo)電層之后接著 在ΙΤ0表面沉積一層SiON，在ICP蝕刻去膠后再用磷酸去除SiON，這樣就使得ΙΤ0光刻、ΙΤ0蝕 刻圖形化、ICP光刻、ICP刻蝕、ICP蝕刻去膠這幾個(gè)過程中，IT0膜層受到Si 0N的保護(hù)，有效避 免了 ΙΤ0膜的損傷和污染，提高了 ΙΤ0膜層質(zhì)量，從而有利于提高LED芯片的亮度，降低芯片 電壓，有利于提尚芯片品質(zhì)。
[0132] 第二、本發(fā)明LED芯片制作方法中，去除SiON的過程使用磷酸，而不是用傳統(tǒng)方法 中的Β0Ε，磷酸腐蝕氮化物比腐蝕氧化物要快很多，這樣就避免了 ΙΤ0 (氧化銦錫)受到Β0Ε的 腐蝕，從而進(jìn)一步提高了ΙΤ0膜層的質(zhì)量，此外，用磷酸腐蝕減少了芯片與Β0Ε接觸的時(shí)間， 從而大大減小Β0Ε滲透過ΙΤ0膜腐蝕ΙΤ0膜底下CBL電子阻擋層的風(fēng)險(xiǎn)。
[0133] 本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本申請(qǐng)的實(shí)施例可提供為方法、裝置、或計(jì)算機(jī)程序 產(chǎn)品。因此，本申請(qǐng)可采用完全硬件實(shí)施例、完全軟件實(shí)施例、或結(jié)合軟件和硬件方面的實(shí) 施例的形式。而且，本申請(qǐng)可采用在一個(gè)或多個(gè)其中包含有計(jì)算機(jī)可用程序代碼的計(jì)算機(jī) 可用存儲(chǔ)介質(zhì)（包括但不限于磁盤存儲(chǔ)器、CD-ROM、光學(xué)存儲(chǔ)器等）上實(shí)施的計(jì)算機(jī)程序產(chǎn) 品的形式。
[0134] 上述說(shuō)明示出并描述了本申請(qǐng)的若干優(yōu)選實(shí)施例，但如前所述，應(yīng)當(dāng)理解本申請(qǐng) 并非局限于本文所披露的形式，不應(yīng)看作是對(duì)其他實(shí)施例的排除，而可用于各種其他組合、 修改和環(huán)境，并能夠在本文所述發(fā)明構(gòu)想范圍內(nèi)，通過上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識(shí) 進(jìn)行改動(dòng)。而本領(lǐng)域人員所進(jìn)行的改動(dòng)和變化不脫離本申請(qǐng)的精神和范圍，則都應(yīng)在本申 請(qǐng)所附權(quán)利要求的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 一種LED芯片制作方法，其特征在于，依次包括： 外延片清洗、沉積CBL電子阻擋層、CBL電子阻擋層圖形化、蒸鍍ITO透明導(dǎo)電層、沉積 SiON膜、ITO光刻、用磷酸將SiON腐蝕圖形化、ITO蝕刻圖形化、ITO圖形化后去膠、ICP光刻、 ICP刻蝕露出N區(qū)、ICP蝕刻去膠、用磷酸去除SiON、IT0合金和沉積Si02保護(hù)層， 所述沉積SiON膜，進(jìn)一步為： 采用等離子體增強(qiáng)化學(xué)氣相沉積法在IT0表面沉積SiON，沉積過程中，通入SiH4PN2，其 中，SiH4的通入量與N2的通入量比為1:25-1:70， 采用高低頻混頻沉積，其中，高頻功率為40W-100W，低頻功率為35W-95W，反應(yīng)腔壓力為 700Pa-1000Pa， 沉積的SiON膜的厚度為100A-1500A，折射率為1.68-1.82，透過率為100-110，消光系數(shù) 為0〇2. 根據(jù)權(quán)利要求1所述LED芯片制作方法，其特征在于， 所述用磷酸將SiON腐蝕圖形化，進(jìn)一步為： 將磷酸加熱至80°C_200°C，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對(duì)SiON進(jìn)行 腐蝕，時(shí)間為30s-200s。3. 根據(jù)權(quán)利要求1所述LED芯片制作方法，其特征在于， 所述用磷酸去除SiON，進(jìn)一步為： 將磷酸加熱至80°C_200°C，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對(duì)SiON進(jìn)行 沖洗，時(shí)間為30s-200s，去除SiON。4. 根據(jù)權(quán)利要求1所述LED芯片制作方法，其特征在于， 沉積的SiON膜的厚度為400A-1000A。5. 根據(jù)權(quán)利要求1所述LED芯片制作方法，其特征在于， 所述沉積CBL電子阻擋層，進(jìn)一步為： 通入600sccm-lSOOsccn^afeC^lOOsccm -lSOsccn^aSiHhSOsccm-17〇8(3〇11的犯，在外 延片表面沉積厚度為1000A-2200A的CBL電子阻擋層，沉積溫度為180°C -280°C。6. 根據(jù)權(quán)利要求1所述LED芯片制作方法，其特征在于， 所述IT0光刻，進(jìn)一步為： 在SiON表面，用正性光刻膠，依次進(jìn)行涂膠、軟烤、曝光、顯影、堅(jiān)膜，其中，涂膠膠厚為 2.5um-4um，軟烤溫度為80°C - 140°C，軟烤時(shí)間為90s-120s，曝光能量為80mJ/cm2- 150mJ/cm2,顯影時(shí)間40s-80s，堅(jiān)膜溫度為125°C-185°C，堅(jiān)膜時(shí)間為15min-30min。7. 根據(jù)權(quán)利要求1所述LED芯片制作方法，其特征在于， 所述ICP刻蝕露出N區(qū)，進(jìn)一步為： 通入70sccm-150sccm的CI2, lOsccm-35sccm的BCb，對(duì)ICP進(jìn)行刻蝕，上射頻功率為 375W-680W，下射頻功率為65W - 100W，刻蝕深度為10000A-16000A。8. 根據(jù)權(quán)利要求1所述LED芯片制作方法，其特征在于， 所述PAD光刻，進(jìn)一步為： 用負(fù)性光刻膠，依次進(jìn)行涂膠、軟烤、曝光、爆后烘、顯影，其中，涂膠厚度為2.7um- 4.2um，軟烤溫度為80°C-150°C，軟烤時(shí)間為90s-120s，曝光能量為60mJ/cm2-100mJ/cm 2， 爆后供溫度為80 °C-145°C，爆后供時(shí)間為60s-180s，顯影時(shí)間為40s-100s。
【文檔編號(hào)】H01L33/00GK106025002SQ201610420636
【公開日】2016年10月12日
【申請(qǐng)日】2016年6月13日
【發(fā)明人】胡棄疾, 張雪亮, 汪延明
【申請(qǐng)人】湘能華磊光電股份有限公司