像素驅(qū)動電路的制作方法
【專利摘要】描述了只具有三個導(dǎo)電層的像素驅(qū)動電路。像素驅(qū)動電路包括跨及三個導(dǎo)電層的垂直驅(qū)動晶體管(26)，其中導(dǎo)電層中位于中間導(dǎo)電層(32)第一側(cè)上的第一導(dǎo)電層(22)提供驅(qū)動晶體管的第一源漏連接(52)，導(dǎo)電層中位于中間導(dǎo)電層與第一導(dǎo)電層相對的一側(cè)上的第三導(dǎo)電層(34)提供垂直驅(qū)動晶體管的柵極連接(54)，中間導(dǎo)電層提供垂直驅(qū)動晶體管的第二源漏連接(50)。該電路還包括源漏連接(44、46)位于三個導(dǎo)電層之一中的橫向開關(guān)晶體管(30)。在第一和第二導(dǎo)電層之間以及在第二和第三導(dǎo)電層之間設(shè)置電介質(zhì)層(16、20)，跨及垂直驅(qū)動晶體管的第一和第二源漏連接設(shè)置半導(dǎo)體材料(18)。像素顯示元件(12)耦合到垂直驅(qū)動晶體管的第一源漏連接。
【專利說明】
像素驅(qū)動電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及像素驅(qū)動電路，具體地，涉及有機發(fā)光二極管(OLED)顯示器的像素驅(qū)動電路。
【背景技術(shù)】
[0002]有機發(fā)光二極管(OLED)常用來在電子顯示設(shè)備中提供顯示。通常，OLED由有源矩陣背板(即，薄膜晶體管(TFT)或有機TFT(OTFT)的矩陣或陣列)來驅(qū)動。OLED顯示器的每個像素由背板的獨立TFT可選擇地尋址，以改變像素的狀態(tài)。
[0003]OLED顯示器的一種常用像素電路包括兩個晶體管和一個電容器(“2T1C")。晶體管之一是尋址晶體管，而另一個晶體管則是驅(qū)動晶體管。尋址晶體管將來自數(shù)據(jù)線的電壓傳送到驅(qū)動晶體管的柵極。驅(qū)動晶體管將數(shù)據(jù)電壓轉(zhuǎn)換為OLED像素的相應(yīng)電流。
[0004]通常，在像素電路中使用非晶硅或多晶硅TFT，但OLED像素還可由OTFT驅(qū)動，在OTFT中溝道由有機半導(dǎo)體制成。但是，有機半導(dǎo)體的電荷迀移率較低，這使得要使用較大的晶體管來驅(qū)動OLED像素。因此，有機半導(dǎo)體的低電荷迀移率意味著，與非晶硅或多晶硅TFT相比，不能容易地實現(xiàn)高密度OLED像素。US2008/237580、US2009/224235和JP2013254859描述了已知結(jié)構(gòu)。
[0005]本申請的
【申請人】認(rèn)識到需要提供使得高密度OTFT驅(qū)動OLED面板的處理能夠在低電壓下操作的像素結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0006]根據(jù)本發(fā)明的第一方面，提供了一種只使用三個導(dǎo)電層制作像素驅(qū)動電路的方法，所述方法包括:形成跨及所述三個導(dǎo)電層的垂直驅(qū)動晶體管，其中所述導(dǎo)電層中位于中間導(dǎo)電層的第一側(cè)上的第一導(dǎo)電層提供所述驅(qū)動晶體管的第一源漏連接，其中所述導(dǎo)電層中位于所述中間導(dǎo)電層的與所述第一導(dǎo)電層相對的一側(cè)上的第三導(dǎo)電層提供針對所述垂直驅(qū)動晶體管的柵極連接，以及其中所述中間導(dǎo)電層提供針對所述垂直驅(qū)動晶體管的第二源漏連接;形成具有位于所述三個導(dǎo)電層之一中的源漏連接的橫向開關(guān)晶體管;其中，在所述第一導(dǎo)電層和所述第二導(dǎo)電層之間以及在所述第二導(dǎo)電層和所述第三導(dǎo)電層之間設(shè)置電介質(zhì)層，以及其中跨及所述垂直驅(qū)動晶體管的所述第一源漏連接和所述第二源漏連接設(shè)置半導(dǎo)體材料。
[0007]以下特征適用于本發(fā)明的所有方面。
[0008]垂直晶體管可定義為具有與形成有所述像素電路的襯底相垂直的半導(dǎo)體溝道的晶體管。換言之，源電極和漏電極布置在該結(jié)構(gòu)的不同層中，使得它們在垂直方向彼此分離。與此不同，水平或橫向晶體管可定義為具有與形成有所述像素電路的襯底大體平行的半導(dǎo)體溝道的晶體管。源電極和漏電極布置在該結(jié)構(gòu)的相同層中，使得它們在水平或橫向方向上彼此分離。驅(qū)動晶體管的第一源漏連接可以是漏電極，驅(qū)動晶體管的第二源漏連接可以是源電極，反之亦然。橫向開關(guān)晶體管的源漏連接可包括源電極和漏電極兩者。
[0009]導(dǎo)電層可以由導(dǎo)電聚合物(比如PED0T)或?qū)щ姴牧?比如無機金屬，例如金、銅或銀)形成，從而可以是金屬層。半導(dǎo)體材料可以是有機半導(dǎo)體材料，例如可通過溶液處理的共軛聚合或低聚材料。為了克服有機半導(dǎo)體中的上述低電荷迀移率問題，在實施例中，有機電子像素驅(qū)動電路包括兩個晶體管和一個電容器(2T1C像素)，其中晶體管之一是垂直晶體管。垂直晶體管可用作驅(qū)動晶體管，其與水平或橫向晶體管相比，通常提供每TFT區(qū)域大得多的寬度長度尺寸比(W/L)。驅(qū)動晶體管的較大W/L尺寸比使得OTFT能夠在低電壓下進(jìn)行操作。垂直晶體管是驅(qū)動晶體管，并且提供用來驅(qū)動像素的發(fā)光元件的電流。橫向晶體管是選擇或?qū)ぶ肪w管，其還可被稱為開關(guān)晶體管。在實施例中，所述方法還包括:形成在所述垂直驅(qū)動晶體管的所述第一和第二源漏連接之間垂直延伸的壁，其中所述半導(dǎo)體材料布置在所述壁上，以形成所述垂直驅(qū)動晶體管的垂直延伸溝道。在實施例中，橫向開關(guān)晶體管的源漏連接可形成在中間導(dǎo)電層中。根據(jù)將要形成底發(fā)射結(jié)構(gòu)還是頂發(fā)射結(jié)構(gòu)，橫向開關(guān)晶體管的柵極可以形成在第一或第三導(dǎo)電層中。備選地，橫向開關(guān)晶體管的源漏連接可形成在第一導(dǎo)電層中。在這種情況中，橫向開關(guān)晶體管的柵極可形成在第三導(dǎo)電層中。
[0010]在實施例中，橫向開關(guān)晶體管的源漏連接形成在第一導(dǎo)電層中，并可通過在橫向開關(guān)晶體管的源漏連接上方在所述第一和第二導(dǎo)電層之間移除電介質(zhì)層來形成所述壁。備選地，橫向開關(guān)晶體管的源漏連接形成在中間導(dǎo)電層中，所述方法可包括:在所述橫向開關(guān)晶體管和所述垂直驅(qū)動晶體管之間在所述電介質(zhì)層之一中形成溝槽，其中所述壁包括所述溝槽的側(cè)壁。在實施例中，所述方法包括:為所述橫向開關(guān)晶體管和所述垂直驅(qū)動晶體管兩者形成公共半導(dǎo)體。所述方法還可包括:將跨及所述垂直驅(qū)動晶體管的所述第一和第二源漏連接的半導(dǎo)體材料與覆蓋所述橫向開關(guān)晶體管的所述第一和第二源漏連接的半導(dǎo)體材料相隔離。在存在溝槽的情況下，可在溝槽中形成半導(dǎo)體隔離。備選地，可在中間導(dǎo)電層上形成第三電介質(zhì)層，并可在橫向開關(guān)晶體管和垂直驅(qū)動晶體管之間移除第三電介質(zhì)層和半導(dǎo)體材料，以形成隔離。
[0011]在實施例中，所述方法還包括:在所述導(dǎo)電層中的最上方的導(dǎo)電層上制作介質(zhì)隔堤(bank)，所述隔堤限定針對OLED材料的阱，其中所述阱的基底由所述最上方的導(dǎo)電層形成，以及其中所述最上方的導(dǎo)電層與所述垂直驅(qū)動晶體管的所述第一源漏連接電連接。從而，第三導(dǎo)電層可包括像素電極，其可以是阱的基底。
[0012]在實施例中，所述第三導(dǎo)電層是離所述驅(qū)動電路的襯底最遠(yuǎn)的、所述導(dǎo)電層中的最上方的導(dǎo)電層。
[0013]如上所述，有機電子像素驅(qū)動電路可包括兩個晶體管和一個電容器(2T1C像素)。
[0014]在實施例中，所述方法還包括:在所述中間、第二導(dǎo)電層與所述第三導(dǎo)電層之間形成柵極存儲電容器，以存儲所述驅(qū)動晶體管的驅(qū)動電平。
[0015]根據(jù)本發(fā)明的另一方面，提供了一種只使用三個金屬層制作兩晶體管一電容器有源矩陣像素驅(qū)動電路的方法，所述方法包括:形成具有位于所述三個金屬層中的中間、第二金屬層中的源漏連接的橫向開關(guān)晶體管；以及形成跨及所述三個金屬層的垂直驅(qū)動晶體管，其中所述金屬層中位于所述中間金屬層的第一側(cè)上的第一金屬層提供所述驅(qū)動晶體管的第一源漏連接，其中所述金屬層中位于所述中間金屬層的與所述第一金屬層相對的一側(cè)上的第三金屬層提供針對所述垂直驅(qū)動晶體管的柵極連接，以及其中所述中間金屬層提供針對所述垂直驅(qū)動晶體管的第二源漏連接;其中，在所述第一和第二金屬層之間以及在所述第二和第三金屬層之間設(shè)置電介質(zhì)層，以及其中跨及所述垂直驅(qū)動晶體管的所述第一源漏連接和所述第二源漏連接設(shè)置半導(dǎo)體材料。
[0016]根據(jù)本發(fā)明的另一方面，提供了一種只使用三個導(dǎo)電層的像素驅(qū)動電路，包括:垂直驅(qū)動晶體管，跨及所述三個導(dǎo)電層，其中所述導(dǎo)電層中位于中間導(dǎo)電層的第一側(cè)上的第一導(dǎo)電層提供所述驅(qū)動晶體管的第一源漏連接，其中所述導(dǎo)電層中位于所述中間導(dǎo)電層的與所述第一導(dǎo)電層相對的一側(cè)上的第三導(dǎo)電層提供針對所述垂直驅(qū)動晶體管的柵極連接，以及其中所述中間導(dǎo)電層提供針對所述垂直驅(qū)動晶體管的第二源漏連接;橫向開關(guān)晶體管，具有位于所述三個導(dǎo)電層之一中的源漏連接；以及其中，在所述第一導(dǎo)電層和所述第二導(dǎo)電層之間以及在所述第二導(dǎo)電層和所述第三導(dǎo)電層之間設(shè)置電介質(zhì)層，以及其中跨及所述垂直驅(qū)動晶體管的所述第一源漏連接和所述第二源漏連接設(shè)置半導(dǎo)體材料；以及像素顯示元件，耦合到所述垂直驅(qū)動晶體管的所述第一源漏連接。
[0017]根據(jù)本發(fā)明的又一方面，提供了一種柔性有源矩陣背板，包括:柔性襯底，承載多個如上所述的像素驅(qū)動電路。
[0018]根據(jù)本發(fā)明的另一個方面，提出了一種包括如上所述的柔性有源矩陣背板的顯示器。
[0019]更為優(yōu)選地，背板結(jié)構(gòu)的每一層都是柔性的，以創(chuàng)建完全柔性的顯示設(shè)備。有利地，可以制造柔性O(shè)LED顯示設(shè)備，比如電子紙或柔性顯示面板。襯底可以由柔性聚合物如PVC、PET(聚乙二醇對苯二甲酸酯)或PEN(聚萘二甲酸乙二醇酯)形成。如上所述，垂直驅(qū)動晶體管的使用使得OTFT(有機薄膜晶體管)能夠操作于低電壓。在以上結(jié)構(gòu)中，開關(guān)(或選擇/尋址)晶體管是橫向晶體管，但能夠使用與此不同的結(jié)構(gòu)。
[0020]根據(jù)本發(fā)明的另一方面，提供了一種用于驅(qū)動像素的有機電子像素驅(qū)動電路，所述像素驅(qū)動電路包括:第一有機晶體管；以及第二有機晶體管，其中所述第二有機晶體管是可操作來為所述像素提供驅(qū)動電流的驅(qū)動晶體管;其中所述第一晶體管是開關(guān)晶體管，其耦合到所述驅(qū)動晶體管，并可操作為選擇性地對所述像素進(jìn)行尋址;其中所述驅(qū)動晶體管是垂直晶體管。在這種結(jié)構(gòu)中，像素電路優(yōu)選地還包括:公共半導(dǎo)體層，該公共半導(dǎo)體層為像素電路中的兩個晶體管形成溝道。
[0021]如前文所述，以下特征適用于包括上述內(nèi)容在內(nèi)的本發(fā)明的所有方面。在由2T1C電路驅(qū)動的像素形成的像素陣列中，每個像素電路具有電源連接和接地連接。每一行像素具有公共行選擇線，每一列像素具有公共數(shù)據(jù)線，從而一行/列像素可被一起尋址。從而，行選擇線和列數(shù)據(jù)線將陣列中的像素互連。
[0022]因此，在本發(fā)明的實施例中，晶體管包括源漏層/連接和柵電極，所述像素電路還包括:像素數(shù)據(jù)線，耦合到所述第一晶體管的所述源漏層/連接，以選擇性地向所述像素驅(qū)動電路提供編程電壓;像素選擇線，耦合到所述選擇晶體管的所述柵電極，其中所述選擇晶體管的所述柵電極選擇性地耦合到所述像素數(shù)據(jù)線；以及像素電極，耦合到所述驅(qū)動晶體管的所述源漏連接。
[0023]驅(qū)動晶體管的源漏連接可以是彼此相互垂直布置的漏電極和源電極。選擇晶體管的源漏層/連接包括源電極和漏電極，對于橫向晶體管處于相同的層中。像素數(shù)據(jù)線提供用來對驅(qū)動晶體管的電壓輸出進(jìn)行編程的編程電壓。像素選擇線控制選擇晶體管的柵電極何時能夠選擇性地尋址所述像素。
[0024]在包括像素陣列的有源矩陣顯示器中，每個像素由單獨的像素驅(qū)動電路驅(qū)動，存儲電容器用來使得陣列中的單獨像素的像素狀態(tài)能夠在其他像素被尋址的同時被有源地維持。從而，在實施例中，像素驅(qū)動電路包括用于存儲像素值的存儲電容器。存儲電容器耦合在驅(qū)動晶體管的源漏連接中的至少一個和驅(qū)動晶體管的柵電極之間，并且其中，所述像素數(shù)據(jù)線上的電壓存儲在所述存儲電容器中。當(dāng)像素選擇線電壓指示像素正被尋址時，選擇晶體管的源漏層改變?yōu)閿?shù)據(jù)線的編程電壓，該電壓于是可在非尋址時間期間存儲在存儲電容器中。
[0025]優(yōu)選地，選擇晶體管和驅(qū)動晶體管兩者都是有機薄膜場效應(yīng)晶體管(OTFT)。也就是說，至少每個晶體管的半導(dǎo)體層由有機半導(dǎo)體材料形成。(其他晶體管層可以是或不是由有機材料形成的。)有機半導(dǎo)體材料可以是例如可通過溶液處理的共軛聚合或低聚材料。在實施例中，選擇晶體管是水平OTFT。在實施例中，像素包括發(fā)光二極管(LED)或有機LED。備選地，在實施例中，像素包括其他電流驅(qū)動發(fā)光材料。
[0026]在實施例中，像素電路形成在柔性襯底(優(yōu)選地，柔性塑料襯底)上。更為優(yōu)選地，像素電路的每個元件是柔性的，從而可以制造柔性顯示設(shè)備，比如柔性LED/0LED顯示面板。襯底可以由柔性聚合物如PVC、PET(聚乙二醇對苯二甲酸酯)或PEN(聚萘二甲酸乙二醇酯)形成。作為補充或備選，襯底可以由柔性、透明材料形成，從而像素電路適于底發(fā)射，在底發(fā)射中，光通過襯底(即，像素電路的底部)離開設(shè)備。在實施例中，像素電路包括電介質(zhì)層，電介質(zhì)層被圖案化以在第二垂直晶體管和第一晶體管之間形成溝槽。公共半導(dǎo)體層可布置在電介質(zhì)層上。半導(dǎo)體材料可布置在溝槽的側(cè)壁上，以形成驅(qū)動晶體管的(垂直)溝道。
[0027]由于半導(dǎo)體層是兩個晶體管所公用的，所以在兩個晶體管之間可能會發(fā)生電流泄漏，這可影響像素電路的操作。在像素陣列中，電流泄漏可發(fā)生在陣列中相鄰像素的晶體管之間。從而，在實施例中，選擇晶體管和驅(qū)動晶體管之間的溝槽包括不具有半導(dǎo)體材料的區(qū)域。所述區(qū)域可通過半導(dǎo)體隔離(或淺溝槽隔離)來提供，通過激光刻蝕或光刻圖案化技術(shù)來移除溝槽的區(qū)域中的半導(dǎo)體材料。在選擇晶體管和驅(qū)動晶體管之間不存在溝槽的情況下，半導(dǎo)體隔離可通過以下步驟形成:在中間導(dǎo)電層上形成第三電介質(zhì)層，以及在橫向開關(guān)晶體管和垂直驅(qū)動晶體管之間移除第三電介質(zhì)層和半導(dǎo)體材料。
[0028]優(yōu)選地，驅(qū)動晶體管的源漏連接具有梳狀結(jié)構(gòu)。由于它是垂直晶體管，所以驅(qū)動晶體管的半導(dǎo)體溝道與襯底垂直。如前文所述，期望能夠在低電壓下操作0TFT，并且生成每OTFT區(qū)域較大的電流。具體地，期望具有較大的寬度-長度(W/L)尺寸比。為了增加驅(qū)動晶體管的寬度，例如，驅(qū)動晶體管的源電極被圖案化為梳狀結(jié)構(gòu)，并且漏電極圍繞每個源指的周緣延伸。從而，梳狀結(jié)構(gòu)增加了驅(qū)動晶體管的寬度。光刻技術(shù)可用來(如下文所述)制造在1μm到5μπι范圍內(nèi)的垂直溝道長度。優(yōu)選地，垂直溝道長度小于Ιμπι。這是容易實現(xiàn)的，因為垂直溝道由驅(qū)動晶體管的源電極和漏電極之間的電介質(zhì)層的側(cè)壁形成，從而電介質(zhì)層的厚度控制驅(qū)動晶體管溝道長度。從而，使用驅(qū)動晶體管和梳狀源漏結(jié)構(gòu)可實現(xiàn)較大的W/L比。
[0029]根據(jù)本發(fā)明的相關(guān)方面，提供了一種有源矩陣背板，包括:柔性襯底，承載多個如上所述的有機電子像素驅(qū)動電路。
[0030]根據(jù)本發(fā)明的另一方面，提供了一種光電設(shè)備，包括多個如上所述的有機電子像素驅(qū)動電路。
[0031]根據(jù)本發(fā)明的另一方面，提供了一種像素電路，包括:襯底;第一導(dǎo)電層，布置在所述襯底上，其中所述第一導(dǎo)電層被圖案化，以至少形成垂直驅(qū)動晶體管的漏電極;第一電介質(zhì)層，布置在所述第一導(dǎo)電層上;第二導(dǎo)電層，布置在所述第一電介質(zhì)層上，其中所述第二導(dǎo)電層被圖案化，以至少形成所述垂直驅(qū)動晶體管的源電極;半導(dǎo)體材料，布置在所述第二導(dǎo)電層上，并且設(shè)置在所述垂直驅(qū)動晶體管的所述源電極和漏電極之間的所述第一電介質(zhì)層的側(cè)壁上，以形成所述垂直驅(qū)動晶體管的溝道;第二電介質(zhì)層，布置在所述半導(dǎo)體材料上;第三導(dǎo)電層，布置在所述第二電介質(zhì)層上，其中所述導(dǎo)電層被圖案化，以至少形成所述垂直驅(qū)動晶體管的柵電極和發(fā)光元件的像素電極;選擇晶體管包括源電極、漏電極和柵電極，其中每一個電極被圖案化在第一、第二和第三導(dǎo)電層之一中；以及電介質(zhì)隔堤層，布置在所述第三導(dǎo)電層上，其中所述隔堤層被圖案化以形成阱，所述阱中設(shè)置有所述發(fā)光元件，其中所述阱的基底由所述像素電極提供。導(dǎo)電材料可以是無機金屬例如金、銅或銀，或者是導(dǎo)電聚合物。選擇晶體管的源電極和漏電極可以位于相同的導(dǎo)電層中，以形成水平選擇晶體管內(nèi)的源漏層。選擇晶體管的源電極和漏電極可以位于第一或第二導(dǎo)電層中。根據(jù)選擇晶體管的源電極和漏電極的位置，選擇晶體管的柵電極可位于第一或第三導(dǎo)電層中。當(dāng)選擇晶體管的源電極和漏電極位于第二導(dǎo)電層中時，所述第一電介質(zhì)層可被圖案化，以在所述垂直晶體管和水平有機選擇晶體管之間形成溝槽。
[0032]從而，根據(jù)本發(fā)明的另一方面，提供了一種像素電路，包括:襯底;第一金屬層，布置在所述襯底上，其中所述第一金屬層被圖案化，以形成垂直有機驅(qū)動晶體管的漏電極;第一電介質(zhì)層，布置在所述第一金屬層上，其中所述第一電介質(zhì)層被圖案化，以在所述垂直晶體管和水平有機選擇晶體管之間形成溝槽;第二金屬層，布置在所述第一電介質(zhì)層上，其中所述第二金屬層被圖案化，以形成所述選擇晶體管的源漏層和所述垂直驅(qū)動晶體管的所述源電極;半導(dǎo)體材料，布置在所述第二金屬層上，并且設(shè)置在所述溝槽的側(cè)壁和基底上，其中布置在所述垂直驅(qū)動晶體管的所述源漏層上的所述半導(dǎo)體材料提供所述水平晶體管的溝道，以及其中設(shè)置在所述溝槽的所述側(cè)壁之一上的所述半導(dǎo)體材料形成所述垂直晶體管的溝道;第二電介質(zhì)層，布置在所述半導(dǎo)體材料上;第三金屬層，布置在所述第二電介質(zhì)層上，其中所述第三金屬層被圖案化，以形成所述水平晶體管的柵電極、所述垂直晶體管的柵電極和發(fā)光元件的像素電極；以及電介質(zhì)隔堤層，布置在所述第三金屬層上，其中所述隔堤層被圖案化以形成阱，所述阱中設(shè)置有所述發(fā)光元件，其中所述阱的基底由所述像素電極提供。
[0033]以下特征適用于本發(fā)明的所有方面。
[0034]優(yōu)選地，像素電路還包括:第一過孔，用以提供所述水平選擇晶體管的所述源漏層和所述垂直晶體管的所述柵電極之間的電連接；以及第二過孔，用來提供所述垂直晶體管的所述漏電極和所述像素電極之間的電連接。在實施例中，不具有半導(dǎo)體材料的區(qū)域形成在第一晶體管和第二晶體管之間的溝槽中，其中可使用激光刻蝕或光刻來形成所述區(qū)域。可使用光刻技術(shù)來對像素電路的被圖案化的層進(jìn)行圖案化。
[0035]在以上每一方面中描述的像素電路一般適于頂發(fā)射，即光通過結(jié)構(gòu)的頂部向外發(fā)射。還能夠?qū)崿F(xiàn)底發(fā)射2T1C像素。在底發(fā)射結(jié)構(gòu)中，所發(fā)射的光通過襯底離開。從而，在實施例中，襯底可以是透明或半透明材料，比如玻璃或聚合物。優(yōu)選地，襯底由柔性透明材料形成。在實施例中，第三金屬層是低阻金屬，優(yōu)選為金。針對底發(fā)射像素，第三金屬層可以較薄，從而所發(fā)射的光可透過第三金屬層，并通過透明襯底發(fā)出。
[0036]在實施例中，底發(fā)射像素電路形成有第三金屬層，該第三金屬層包括用于形成選擇線的導(dǎo)電部分和用形成像素電極的透明部分，其中所述導(dǎo)電部分由低阻材料形成，并且其中所述透明部分設(shè)置在所述發(fā)光阱之下，并且可以由氧化銦錫(ITO)形成。透明部分沉積在發(fā)光元件正下方，從而光可以透過透明部分，并通過襯底離開。
[0037]在本發(fā)明的另一方面中，提供了一種制造用于驅(qū)動像素的像素電路的方法，其中所述像素電路設(shè)置在襯底上，所述方法包括:在所述襯底上形成第一導(dǎo)電層，其中所述第一導(dǎo)電層被圖案化，以形成垂直薄膜晶體管的漏電極;在所述第一導(dǎo)電層上形成第一電介質(zhì)層;在所述第一電介質(zhì)層上形成第二導(dǎo)電層，其中所述第二導(dǎo)電層被圖案化，以形成所述垂直晶體管的源電極;在所述第二導(dǎo)電層和所述垂直驅(qū)動晶體管的所述源電極和漏電極之間的所述第一電介質(zhì)層的側(cè)壁上形成半導(dǎo)體材料，以形成所述垂直驅(qū)動晶體管的溝道;在所述半導(dǎo)體材料上形成第二電介質(zhì)層;在所述第二電介質(zhì)層上形成第三導(dǎo)電層，其中所述第三導(dǎo)電層被圖案化，以形成所述垂直晶體管的柵電極和發(fā)光二極管(LED)的像素電極;形成包括源電極、漏電極和柵電極的選擇晶體管，其中每一個電極被圖案化在第一、第二和第三導(dǎo)電層之一中；以及在所述第三導(dǎo)電層上設(shè)置電介質(zhì)隔堤層，其中所述隔堤層被圖案化以形成LED阱，所述阱中設(shè)置有所述LED，其中所述阱的基底由所述像素電極提供。
[0038]導(dǎo)電材料可以是無機金屬例如金、銅或銀，或者是導(dǎo)電聚合物。所述方法可包括:在相同的導(dǎo)電層中圖案化選擇晶體管的源電極和漏電極，以形成水平選擇晶體管內(nèi)的源漏層。所述方法可包括:在第一導(dǎo)電層中圖案化選擇晶體管的源電極和漏電極。備選地，它們可圖案化在第二導(dǎo)電層中。根據(jù)選擇晶體管的源電極和漏電極的位置，選擇晶體管的柵電極可被圖案化在第一或第三導(dǎo)電層中。當(dāng)選擇晶體管的源電極和漏電極位于第二導(dǎo)電層中時，所述第一電介質(zhì)層可被圖案化，以在所述垂直晶體管和水平有機選擇晶體管之間形成溝槽。
[0039]從而，在本發(fā)明的另一方面中，提供了一種制造用于驅(qū)動像素的像素電路的方法，其中所述像素電路設(shè)置在襯底上，所述方法包括:在所述襯底上形成第一金屬層，其中所述第一金屬層被圖案化，以形成垂直薄膜晶體管的漏電極;在所述第一金屬層上形成第一電介質(zhì)層，其中所述第一電介質(zhì)層被圖案化，以在所述垂直晶體管和水平薄膜晶體管之間形成溝槽;在所述第一電介質(zhì)層上形成第二金屬層，其中所述第二金屬層被圖案化，以形成所述水平晶體管的源漏層和所述垂直晶體管的所述源電極;在所述第二金屬層上形成半導(dǎo)體材料，并且設(shè)置在所述溝槽的側(cè)壁和基底上，其中布置在所述水平晶體管的所述源漏層上的所述半導(dǎo)體材料提供所述水平晶體管的溝道，以及其中設(shè)置在所述溝槽的所述側(cè)壁之一上的所述半導(dǎo)體材料形成所述垂直晶體管的溝道;在所述半導(dǎo)體材料上形成第二電介質(zhì)層;在所述第二電介質(zhì)層上形成第三金屬層，其中所述第三金屬層被圖案化，以形成所述水平晶體管的柵電極、所述垂直晶體管的柵電極和發(fā)光二極管(LED)的像素電極；以及在所述第三金屬層上設(shè)置電介質(zhì)隔堤層，其中所述隔堤層被圖案化以形成LED阱，所述阱中設(shè)置有所述LED，其中所述阱的基底由所述像素電極提供。
[0040]優(yōu)選地，在半導(dǎo)體層被圖案化之后，在垂直晶體管和水平晶體管之間的溝槽中形成不具有半導(dǎo)體材料的區(qū)域。所述區(qū)域可以使用激光刻蝕或光刻來形成。
[0041]在頂發(fā)射結(jié)構(gòu)中，第三金屬層提供行選擇線，這確保選擇晶體管在尋址時間期間(即，在存儲電容器充電期間)接通并且在非尋址(幀)時間期間關(guān)斷。廣義上，有源矩陣像素驅(qū)動電路的編程時間與用來對電容器進(jìn)行充電的電容和電阻成比例。為了避免編程時間中產(chǎn)生延遲，尤其是針對位于顯示器邊緣處(即，在行選擇線的遠(yuǎn)端)的像素，有必要減少行選擇線的電阻，例如，通過使用具有較大厚度/深度的選擇線來實現(xiàn)。但是，對于底發(fā)射結(jié)構(gòu)，第三金屬層在LED之下的厚度阻擋光，并且防止/減少通過襯底的發(fā)射。
[0042]從而，根據(jù)本發(fā)明的另一方面，提供了一種像素電路(針對底發(fā)射結(jié)構(gòu))，包括:半透明或透明襯底;第一金屬層，布置在所述襯底上，其中所述第一金屬層被圖案化，以形成垂直有機晶體管的漏電極、像素選擇線和水平有機晶體管的柵電極;第一電介質(zhì)層，布置在所述第一金屬層上，其中所述第一電介質(zhì)層被圖案化，以在所述垂直晶體管和所述水平晶體管之間形成溝槽;第二金屬層，布置在所述第一電介質(zhì)層上，其中所述第二金屬層被圖案化，以形成所述水平晶體管的源漏層和所述垂直晶體管的所述源電極;半導(dǎo)體材料，布置在所述第二金屬層上，并且設(shè)置在所述溝槽的側(cè)壁和基底上，其中布置在所述水平晶體管的所述源漏層上的所述半導(dǎo)體材料提供所述水平晶體管的溝道，以及其中設(shè)置在所述溝槽的所述側(cè)壁之一上的所述半導(dǎo)體材料形成所述垂直晶體管的溝道;第二電介質(zhì)層，布置在所述半導(dǎo)體材料上；第三金屬層，布置在所述第二電介質(zhì)層上，其中所述第三金屬層被圖案化，以形成所述垂直晶體管的柵電極和發(fā)光元件的像素電極；以及電介質(zhì)隔堤層，布置在所述第三金屬層上，其中所述隔堤層被圖案化以形成阱，所述阱中設(shè)置有所述發(fā)光元件，其中所述阱的基底由所述像素電極提供。在這一方面中，底發(fā)射像素結(jié)構(gòu)可通過將像素選擇線移動到第一金屬層來提供。由于像素選擇線通常較厚(為了較低的阻抗)，所以像素選擇線防止底發(fā)射。移動像素選擇線意味著厚層不再位于發(fā)光元件正下方，從而，所發(fā)射的光能夠通過透明襯底離開像素結(jié)構(gòu)。
[0043]根據(jù)本發(fā)明的相關(guān)方面，提供了一種制造上述像素電路的方法。
【附圖說明】
[0044]下面參照附圖以示例方式描述本發(fā)明，附圖中:
[0045]圖1示出了根據(jù)本發(fā)明實施例的2T1C像素的電路圖；
[0046]圖2示出了根據(jù)本發(fā)明實施例的2T1C像素的示例側(cè)視圖；
[0047]圖3示出了圖1的像素的示例設(shè)計的平面視圖；
[0048]圖4a到圖4j示出了制造圖1的像素的按步工藝；
[0049]圖5示出了具有底發(fā)射結(jié)構(gòu)的2T1C像素的示例側(cè)視圖；
[0050]圖6示出了圖5的像素的示例設(shè)計的平面視圖；
[0051]圖7a到圖7j示出了制造備選像素的按步工藝；
[0052]圖8示出了通過圖7a到7j的工藝制造的像素的平面視圖；
[0053]圖9示出了概括了用于形成像素電路的方法步驟的流程圖。
【具體實施方式】
[0054]圖1示出了根據(jù)本發(fā)明實施例的2T1C像素的示例電路圖。該像素電路包括兩個晶體管和一個電容器(2T1C像素)，其中晶體管之一是垂直晶體管(S卩，晶體管溝道與形成像素的襯底垂直)，另一個晶體管是水平晶體管。優(yōu)選地，垂直晶體管26是驅(qū)動晶體管，而水平晶體管30是選擇或?qū)ぶ肪w管。應(yīng)理解，選擇晶體管不必是水平晶體管，也可以是另一垂直晶體管。但是，具有一個垂直驅(qū)動晶體管和一個水平選擇晶體管的好處在于能夠減少或防止驅(qū)動晶體管柵極上的誤差電壓。如果選擇晶體管是垂直晶體管，則該晶體管的漏電極和源電極交迭。從而，由于數(shù)據(jù)線(選擇晶體管的源極)與漏電極(其連接到驅(qū)動晶體管的柵極)之間的耦合，誤差電壓被添加到漏電極。這一問題不會發(fā)生于垂直驅(qū)動晶體管，這是因為其源極被保持在一定電壓(VDD)。
[0055]在由2T1C電路驅(qū)動的像素形成的像素陣列中，每個像素電路具有電源連接和接地連接。每一行像素具有公共行選擇線58，每一列像素具有公共數(shù)據(jù)線59，從而一行/列像素可一起尋址。從而，行選擇線和列數(shù)據(jù)線將陣列中的像素互連。每個像素具有與驅(qū)動晶體管26串聯(lián)的0LED。優(yōu)選地，針對P型2T1C電路，OLED與第二垂直晶體管的漏極節(jié)點相連。這確保OLED兩端的電壓降的任何變化只影響第二晶體管的漏源電壓(Vds)，而不影響第二晶體管的柵源電壓(Vcs)。(由于驅(qū)動晶體管工作于飽和狀態(tài)，所以即使Vds改變，通過驅(qū)動晶體管的電流也不會改變，但這對于Vgs不成立)尋址晶體管30的漏極通過過孔(未示出)與垂直驅(qū)動晶體管26的柵電極54連接。對于有源矩陣顯示器，在垂直晶體管的源電極50(VDD)和柵電極54之間形成存儲電容器Cs，其中該電容器使得像素狀態(tài)能夠在其他像素被尋址的同時被有源地維持。也就是說，當(dāng)像素選擇線58上的電壓指示像素被選擇性地尋址時，尋址晶體管30耦合到像素數(shù)據(jù)線/公共數(shù)據(jù)線59上的編程電壓，并且電容器36存儲編程電壓，以維持像素狀態(tài)。驅(qū)動晶體管26將取決于數(shù)據(jù)線上編程電壓的電流傳送到0LED。從而，尋址晶體管30的輸出電壓控制通過OLED的電流以及OLED的總體亮度。
[0056]如上所述，OLED像素還可由OTFT驅(qū)動，在OTFT中溝道由有機半導(dǎo)體形成。但是，有機半導(dǎo)體具有低電荷迀移率，這要求使用具有較大尺寸比(aspect rat1)的0TFT，由此限制可在OLED顯示器中實現(xiàn)的像素密度。本發(fā)明的優(yōu)點在于與水平晶體管相比垂直晶體管使得能夠在每OTFT區(qū)域產(chǎn)生較大的驅(qū)動電流，這是因為與水平晶體管相比，可以在區(qū)域中封裝更大數(shù)量的垂直晶體管。也就是說，可以實現(xiàn)較高的晶體管密度，使得能夠產(chǎn)生較大的電流。為了增加由垂直TFT產(chǎn)生的驅(qū)動電流，有必要降低垂直溝道長度并增加溝道寬度。光刻技術(shù)可用來(如下文所述)制造在Iym到5μπι范圍內(nèi)的垂直溝道長度。優(yōu)選地，垂直溝道長度小于Ιμπι。這是容易實現(xiàn)的，因為垂直溝道是由垂直晶體管的源電極和漏電極之間的電介質(zhì)層的側(cè)壁形成的，從而電介質(zhì)層的厚度控制垂直晶體管溝道長度。從而，可使用垂直TFT來實現(xiàn)具有薄有機半導(dǎo)體層和較大寬度-長度(W/L)比的高密度OLED背板。此外，使用本發(fā)明的2T1C像素電路的OLED顯示設(shè)備與使用水平驅(qū)動TFT的設(shè)計相比工作于較低的電壓。從而，顯示設(shè)備可以是更高效能的，并且驅(qū)動晶體管可以更不易受電壓偏置壓力下降的影響?，F(xiàn)在參見圖2，圖2示出了根據(jù)本發(fā)明實施例的像素10的側(cè)視圖。像素10包括襯底24。第一金屬層22布置在襯底24上，該襯底可以是柔性襯底。(下文將參照圖4a-4j詳細(xì)描述用來制造2T1C像素的制作工藝。)優(yōu)選地，第一金屬層22由良好地附著到襯底上的導(dǎo)電金屬制成。第一電介質(zhì)層16布置在第一金屬層22上，第二金屬層32布置在電介質(zhì)層16上。圖案化技術(shù)用來對介質(zhì)層16進(jìn)行圖案化，并形成溝槽38。半導(dǎo)體層18布置在電介質(zhì)層上，并延伸到溝槽38中。第二電介質(zhì)層20布置在半導(dǎo)體上，第三金屬層34布置在電介質(zhì)層20上。在OLED顯示器中，常設(shè)置隔堤層14，以通過由絕緣材料(例如，電介質(zhì)材料)形成的隔堤/壁來分割每個發(fā)光元件。從而，隔堤層14被圖案化，以提供不同的分割OLED區(qū)域12。
[0057]圖3示出了根據(jù)本發(fā)明實施例的2T1C像素設(shè)計的鳥瞰視圖。本領(lǐng)域技術(shù)人員將理解，圖2不是圖3中所示的設(shè)計的截面圖，而只是用來示出像素10的各層的側(cè)視圖。圖3中示出的2T1C像素設(shè)計是針對頂發(fā)射像素的。第一金屬層22形成垂直晶體管的漏電極52，第三金屬層34形成垂直晶體管的柵電極54。第三金屬層34還形成行選擇線58、像素電極56和水平晶體管的柵電極48。過孔40b將垂直TFT漏電極52與像素電極電連接。第二金屬層32提供水平TFT源電極44和漏電極46以及垂直TFT源電極50。
[0058]如圖3所示，垂直晶體管的源電極50被成形為形成多個指42或梳狀結(jié)構(gòu)。垂直晶體管的半導(dǎo)體溝道與襯底垂直，并且為了改善垂直晶體管的性能，有必要降低溝道長度并增加溝道寬度。從而，在優(yōu)選實施例中，第二金屬層32被圖案化(如下文所述)以提供源電極50的多個指42，第一金屬層22被圖案化以提供延伸超出源極指42的周緣的漏電極52，即增加垂直溝道寬度并增加驅(qū)動晶體管的電流輸出。有利地，漏極的延伸還提供了用來應(yīng)對像素的層之間的對齊容限的手段。圖4a到4j示出了用來制作圖2的像素的示例工藝，具體地示出了用來形成頂發(fā)射像素結(jié)構(gòu)的示例工藝。像素電路制作在襯底24上，襯底24可以是柔性襯底，具體地，可以是柔性塑料襯底。優(yōu)選地，像素結(jié)構(gòu)的每一層都是柔性的，以創(chuàng)建完全柔性的OLED。有利地，可以制造柔性O(shè)LED設(shè)備，比如柔性顯示面板。襯底可以由柔性聚合物如PVC、PET(聚乙二醇對苯二甲酸酯)或PEN(聚萘二甲酸乙二醇酯)形成。
[0059]在制作工藝的第一步(圖4a)中，在襯底24上沉積第一金屬層22。光刻圖案化技術(shù)或直接寫入印刷技術(shù)可用來構(gòu)造像素結(jié)構(gòu)的金屬層22和其他層。(沒有提供在制作二 E藝中使用的光刻圖案化和沉積技術(shù)的具體細(xì)節(jié)，這些細(xì)節(jié)是本領(lǐng)域熟知的。)在頂發(fā)射結(jié)構(gòu)中，如本文所述，第一金屬層22形成垂直TFT 26的漏電極52，并被相應(yīng)地圖案化。第一金屬層22可以由導(dǎo)電材料如無機金屬(例如金、銅或銀)形成，或由導(dǎo)電聚合物如PEDOT形成。
[0060]在第二步(圖4b)中，第一電介質(zhì)層16沉積在經(jīng)過圖案化的第一金屬層22上和襯底24的暴露部分上。為了制造起來方便，將電介質(zhì)材料沉積在結(jié)構(gòu)的整個表面上。但是，本領(lǐng)域技術(shù)人員將理解，可使用替代技術(shù)來只在需要的區(qū)域中沉積電介質(zhì)材料，比如直接寫入印刷工藝，例如噴墨印刷。在這種情況中，可以不需要用來對電介質(zhì)圖案化的第四步(下文所述)。
[0061]在第三步(圖4c)中，在電介質(zhì)層16上形成第二金屬層32。第二金屬層32可與第一金屬層22采用相同的導(dǎo)電金屬/聚合物形成，或者可以由不同的導(dǎo)電材料形成。第二金屬層形成水平晶體管30的源電極44和漏電極46以及垂直晶體管26的源電極50。在第四步(圖4d)中，使用光刻圖案化技術(shù)將電介質(zhì)層16圖案化成所需的形式。具體地，在電介質(zhì)層16中形成溝槽38，以提供水平晶體管和垂直晶體管之間的間隙，以及提供垂直晶體管的源電極50和漏電極52之間的垂直溝道。
[0062]在第五步(圖4e)中，在結(jié)構(gòu)上沉積半導(dǎo)體層18。常規(guī)TFT通常使用無機硅如非晶硅或多晶硅來制作。優(yōu)選地，像素結(jié)構(gòu)使用基于溶液的薄膜晶體管(TFT)來制作，該TFT優(yōu)選地通過諸如直接寫入印刷、激光消融或光刻等技術(shù)來進(jìn)行圖案化。在
【申請人】之前的專利申請中可以找到進(jìn)一步的細(xì)節(jié)，具體地，這些申請包括WO 01/47045、W02004/070466、W0 01/47043^ffO 2006/059162、W0 2006/056808、W02006/061658、W0 2006/106365(其描述四層或五層像素架構(gòu))和PCT/GB2006/050265，這些申請的內(nèi)容通過引用而完全并入在此。從而，在實施例中，TFT包括有機半導(dǎo)體材料，例如可通過溶液處理的共軛聚合或低聚材料，以及在實施例中，像素結(jié)構(gòu)適于溶液沉積，例如包括經(jīng)過溶液處理的聚合物或真空沉積的金屬。
[0063]如圖4e所示，半導(dǎo)體層18沉積在結(jié)構(gòu)的整個表面上。從而，使用半導(dǎo)體隔離(或淺溝槽隔離)來防止垂直晶體管和水平晶體管之間或像素陣列中相鄰像素的晶體管之間的電流泄漏。從而，在第六步(圖4f)中，在溝槽38中形成半導(dǎo)體隔離28(虛線)，以從層18移除半導(dǎo)體材料。半導(dǎo)體隔離(SCI)28可以延伸到襯底24中。SCI通過激光刻蝕或光刻圖案化技術(shù)形成。如圖3所示，SCl 28沒有在晶體管周圍形成完全環(huán)路。這是由于SCI是在第二金屬層32被沉積且圖案化之后被刻蝕/圖案化的，并且如果形成了完整環(huán)路，則用來形成SCl的技術(shù)也會對第二金屬層進(jìn)行刻蝕/圖案化。結(jié)果，在所示出的實施例中，晶體管并不完全彼此隔離。但是，電流的備選路徑長到足以使電流泄漏不成問題。在第七步(圖4g)中，第二電介質(zhì)層20沉積在結(jié)構(gòu)的整個表面上。第二電介質(zhì)層20可以由與第一電介質(zhì)層16相同或不同的材料形成。
[0064]在第八步(圖4h)中，第一過孔40a形成為穿過第二電介質(zhì)層20，以便提供水平尋址晶體管的漏電極46和垂直驅(qū)動晶體管的柵電極54之間的電連接。第二過孔40b形成為穿過第一電介質(zhì)層16、半導(dǎo)體層18和第二電介質(zhì)層20，以提供垂直TFT的漏電極52和OLED的像素電極56之間的電連接。過孔40a、40b可通過反應(yīng)離子刻蝕(RIE)來形成，RIE使用化學(xué)反應(yīng)等離子體來從結(jié)構(gòu)移除材料。尋址晶體管的漏電極46還用來放置RIE工藝刻穿其他層，即其充當(dāng)“刻蝕停止器”。
[0065]在第九步(圖4i)中，第三金屬層34沉積在結(jié)構(gòu)上，并且沉積到過孔40a、40b中，以提供電連接。光刻圖案化可用來形成期望結(jié)構(gòu)中的金屬層。第三金屬層34提供水平晶體管的柵電極48、柵電極48所連接的行選擇線、垂直晶體管的柵電極54和OLED的像素電極。第三金屬層34可與第一金屬層和/或第二金屬層采用相同的導(dǎo)電金屬/聚合物形成，或者可以由完全不同的導(dǎo)電材料形成。對于有源矩陣顯示器，在垂直晶體管的源電極50和柵電極54之間形成存儲電容器36，其中該電容器使得像素狀態(tài)能夠在其他像素被尋址的同時被有源地維持。有利地，在本發(fā)明的優(yōu)選實施例中不需要附加的金屬層(即，沒有第四金屬層)來形成存儲電容器，這將減少制造步驟和成本。
[0066]在最后的第十步(圖4j)中，在結(jié)構(gòu)上沉積隔堤層14，其中隔堤由絕緣材料(例如，電介質(zhì))形成。如上所述，隔堤層14分割每個發(fā)光元件。光刻圖案化可用來提供階梯式結(jié)構(gòu)或限定像素/OLED區(qū)域12的壁。OLED區(qū)域12位于像素電極56上的隔堤層14中，并且可以在整個像素電極56或在較小的區(qū)域(如圖所示)上延伸。
[0067]如上所述，圖2、3和4表示頂發(fā)射像素設(shè)計，即光通過所示結(jié)構(gòu)的頂部發(fā)出。還能夠?qū)崿F(xiàn)底發(fā)射2T1C像素。在底發(fā)射結(jié)構(gòu)中，光通過襯底24(和中間層)發(fā)射，從而襯底24可由透明或半透明材料如玻璃或聚合物形成，優(yōu)選地，通過柔性透明材料形成。
[0068]在頂發(fā)射結(jié)構(gòu)中，第三金屬層34提供行選擇線，這確保選擇晶體管在尋址時間期間(即，在存儲電容器充電期間)接通并且在非尋址(幀)時間期間關(guān)斷。如圖3所示，行選擇線58是窄長的導(dǎo)電元件，并且在像素陣列中，跨越陣列的長度延伸。廣義上，有源矩陣像素驅(qū)動電路的編程時間與用來對電容器進(jìn)行充電的電容和電阻成比例。為了避免編程時間中產(chǎn)生延遲，尤其是針對位于顯示器邊緣處(即，在行選擇線的遠(yuǎn)端)的像素，有必要減少行選擇線的電阻，例如，通過使用具有較大厚度/深度的選擇線來實現(xiàn)。如圖3所示，形成選擇線的第三金屬層34幾乎覆蓋了像素的整個表面，具體地，金屬層34沉積在OLED區(qū)域12正下方。對于光通過結(jié)構(gòu)的頂部發(fā)射的頂發(fā)射結(jié)構(gòu)來講，厚選擇線(即，厚的第三金屬層34)通常不是問題，但對于底發(fā)射結(jié)構(gòu)，第三金屬層34在OLED區(qū)域12之下的厚度阻擋光并且防止/減少通過襯底的發(fā)射。存在多種方式來克服這一問題并制作底發(fā)射結(jié)構(gòu)。
[0069]?通過低阻材料(比如Au)形成薄的第三金屬層34。該層的厚度允許光在OLED區(qū)域12的正下方透過該層，并通過襯底24發(fā)出，低阻材料避免了像素編程時間中的延遲;和/或
[0070].當(dāng)形成第三金屬層時使用兩步圖案化技術(shù)來提供既導(dǎo)電又透明的層。例如，在第一步中，在沉積第三金屬層34(可由低阻、非透明金屬材料提供)之后，使用圖案化技術(shù)來將金屬材料圖案化成選擇線。之后是第二步，在該步驟中，沉積并圖案化氧化銦錫(ITO)，以形成透明OLED陽極區(qū)域。在圖2中所示的像素結(jié)構(gòu)中，ITO可以沉積在OLED區(qū)域12的正下方，使得光可以透過ITO層，并發(fā)出到襯底24之外;和/或
[0071]將選擇線移動到第一金屬層，即通過第一金屬層22形成行選擇線。這在下文中將參照圖5和6詳細(xì)描述。
[0072]現(xiàn)在參見圖5，圖5示出了根據(jù)本發(fā)明實施例的底發(fā)射像素60的側(cè)視圖。像素60包括襯底24，襯底24由透明或半透明材料(比如玻璃或聚合物，優(yōu)選為柔性透明材料)制成。底發(fā)射像素的結(jié)構(gòu)與圖2的頂發(fā)射像素結(jié)構(gòu)的結(jié)構(gòu)類似。但是，一個顯著差別在于，行選擇線和水平晶體管30的柵極現(xiàn)在是通過第一金屬層22形成的。第三金屬層34繼續(xù)提供垂直晶體管的柵電極和像素電極。如上所述，選擇線需要由厚的材料層形成，以便具有低阻抗。通過將選擇線移動到第一金屬層中，如下文所詳述，厚層不在位于OLED區(qū)域12的正下方，從而通過結(jié)構(gòu)底部的發(fā)光未被阻擋。
[0073]圖6示出了根據(jù)本發(fā)明實施例的具有底發(fā)射結(jié)構(gòu)的2T1C像素的鳥瞰視圖。(本領(lǐng)域技術(shù)人員將理解，圖5不是圖6中所示的設(shè)計的截面圖，而只是用來示出像素60的各層的側(cè)視圖。)
[0074]與圖3不同，圖6的底發(fā)射結(jié)構(gòu)中的第一金屬層22形成像素結(jié)構(gòu)的選擇線58(以及垂直晶體管的漏電極52)。也就是說，水平晶體管30的柵電極和選擇線是由第一金屬層22提供的(而不是像圖3的頂發(fā)射機構(gòu)中那樣是由第三金屬層提供的)。第二金屬層32提供水平晶體管30的源電極和漏電極以及垂直晶體管26的源電極。第三金屬層34現(xiàn)在只形成垂直晶體管的柵電極54和像素電極56。如圖6所不，將第一金屬層22圖案化成柵電極48和選擇線58的結(jié)果是厚材料層不再位于OLED區(qū)域12的正下方。結(jié)果，厚材料不阻擋通過襯底底部的光發(fā)射。
[0075]在實施例中，底發(fā)射結(jié)構(gòu)的半導(dǎo)體層18可被完全圖案化，從而半導(dǎo)體材料只存在于垂直晶體管和水平晶體管的溝道區(qū)域中。備選地，如上文所述，可使用半導(dǎo)體隔離將半導(dǎo)體層隔離。
[0076]圖7a到7j示出了用來制作像素的備選工藝。與圖4a_4j相同的部件具有相同的附圖標(biāo)記。像素電路制作于襯底24上。襯底可以與參照圖4a_4j描述的襯底相同。
[0077]在制作工藝的第一步(圖7a)中，在襯底24上沉積第一金屬層22。光刻圖案化技術(shù)或直接寫入印刷技術(shù)可用來構(gòu)造像素結(jié)構(gòu)的金屬層22和其他層。在頂發(fā)射結(jié)構(gòu)的這一變形中，第一金屬層22形成垂直TFT的漏電極52以及水平晶體管的源電極44和漏電極46，并被相應(yīng)地圖案化。第一金屬層22可以由導(dǎo)電材料如無機金屬(例如金、銅或銀)形成，或由導(dǎo)電聚合物如PEDOT形成。在第二步(圖7b)中，第一電介質(zhì)層16沉積在經(jīng)過圖案化的第一金屬層22上和襯底24的暴露部分上。為了制造起來方便，將電介質(zhì)材料沉積在結(jié)構(gòu)的整個表面上。但是，本領(lǐng)域技術(shù)人員將理解，可使用替代技術(shù)來只在需要的區(qū)域中沉積電介質(zhì)材料，比如直接寫入印刷工藝，例如噴墨印刷。在第三步(圖7c)中，在電介質(zhì)層16上形成第二金屬層32。第二金屬層32可與第一金屬層22采用相同的導(dǎo)電金屬/聚合物形成，或者可以由不同的導(dǎo)電材料形成。與圖4c中所示的結(jié)構(gòu)不同，第二金屬層只形成垂直晶體管的源電極50?？墒褂门c用于第一金屬層的技術(shù)類似的技術(shù)對第二金屬層進(jìn)行圖案化。
[0078]在第四步(圖7d)中，首先使用光刻圖案化技術(shù)將電介質(zhì)層16圖案化成所需的形式。與圖4a-4j的結(jié)構(gòu)不同，在該步驟中將水平晶體管的源電極44和漏電極46之上的電介質(zhì)層16移除，而不是形成溝槽。然后，將半導(dǎo)體層18沉積在結(jié)構(gòu)的整個表面上。在第五步(圖7e)中，第二電介質(zhì)層20沉積在結(jié)構(gòu)的整個表面上。第二電介質(zhì)層20可以由與第一電介質(zhì)層16相同或不同的材料形成。第二電介質(zhì)層20可在后續(xù)圖案化步驟期間充當(dāng)下方的半導(dǎo)體層的保護(hù)層。
[0079]在第六步(圖7f)中，使用RIE對第一和第二電介質(zhì)層16、20和半導(dǎo)體層18進(jìn)行圖案化。在垂直晶體管和水平晶體管之間移除第二電介質(zhì)層20和半導(dǎo)體層18。如結(jié)合圖4a-4j的結(jié)構(gòu)所述，這提供了半導(dǎo)體隔離(或淺溝槽隔離)，以防止垂直晶體管和水平晶體管之間或像素陣列中相鄰像素的晶體管之間的電流泄漏。
[0080]在第七步(圖7g)中，沉積額外電介質(zhì)層21。如圖所示，該額外電介質(zhì)層的沉積填充半導(dǎo)體隔離和在之前的步驟中創(chuàng)建的漏電極之上的間隙。
[0081 ] 在下一步(圖7h)中，第一過孔40a和第二過孔40b形成為穿過第二電介質(zhì)層20，以分別提供到水平尋址晶體管的漏電極46和垂直驅(qū)動晶體管的漏電極52的電連接。
[0082]在下一步(圖7i)中，第三金屬層34沉積在結(jié)構(gòu)上，并且沉積到過孔40a、40b中，以提供電連接。光刻圖案化可用來形成期望結(jié)構(gòu)中的金屬層。第三金屬層34提供水平晶體管的柵電極48、柵電極48所連接的行選擇線、垂直晶體管的柵電極54和OLED的像素電極56。第三金屬層34可與第一金屬層和/或第二金屬層采用相同的導(dǎo)電金屬/聚合物形成，或者可以由完全不同的導(dǎo)電材料形成。對于有源矩陣顯示器，在垂直晶體管的源電極50和柵電極54之間形成存儲電容器36，其中該電容器使得像素狀態(tài)能夠在其他像素被尋址的同時被有源地維持。有利地，在本發(fā)明的優(yōu)選實施例中不需要附加的金屬層(即，沒有第四金屬層)來形成存儲電容器，這將減少制造步驟和成本。
[0083]在最后一步(圖7j)中，隔堤層14沉積在結(jié)構(gòu)上，其中隔堤由絕緣材料(例如，電介質(zhì))形成。如上所述，隔堤層14分割每個發(fā)光元件。光刻圖案化可用來提供階梯式結(jié)構(gòu)或限定像素/OLED區(qū)域12的壁。OLED區(qū)域12位于像素電極56上的隔堤層14中，并且可以在整個像素電極56或在較小的區(qū)域(如圖所示)上延伸。
[0084]圖8示出了使用圖7a到7j的工藝形成的像素的平面視圖。圖8的頂發(fā)射結(jié)構(gòu)中的第一金屬層22形成垂直晶體管的漏電極52以及水平晶體管的源電極44和漏電極46。第二金屬層32提供垂直晶體管26的源電極50。第三金屬層34現(xiàn)在形成水平晶體管的柵電極48、垂直晶體管的柵電極54和像素電極56。還在第三金屬層中形成像素結(jié)構(gòu)的選擇線58。圖9概括在圖4a-4j和圖7a-7j中使用的方法步驟。第一步(S200)是提供襯底。對于底發(fā)射結(jié)構(gòu)，襯底必須是透明的，但這對于頂發(fā)射結(jié)構(gòu)則不是必要的。然后在襯底上形成第一導(dǎo)電層(S202)。第一導(dǎo)電層包括垂直晶體管的漏電極。第一導(dǎo)電層還可包括水平晶體管的一個或多個電極。對于頂發(fā)射結(jié)構(gòu)，第一導(dǎo)電層可包括源電極和漏電極，對于底發(fā)射結(jié)構(gòu)，第一導(dǎo)電層可包括柵電極。備選地，第一導(dǎo)電層中可以不存在水平晶體管的任何電極。導(dǎo)電層可包括金屬或透明導(dǎo)電材料，尤其是對于底發(fā)射結(jié)構(gòu)來講。
[0085]一旦將導(dǎo)電層形成為所需的圖案，則在第一導(dǎo)電層上形成第一電介質(zhì)層(S204)。然后在第一電介質(zhì)層上形成第二導(dǎo)電層(S206)。該第二導(dǎo)電層包括垂直晶體管的源電極，并且還可包括水平晶體管的源電極和漏電極(如果這些電極都沒有在第一導(dǎo)電層中形成的話)。垂直晶體管的源電極的至少一部分在垂直晶體管的漏電極之上，并且通過按照這種方法形成層，第一電介質(zhì)層夾在垂直晶體管的漏電極和源電極之間，這使得能夠通過極場對溝道半導(dǎo)體進(jìn)行更好的控制。如圖4i和圖7i所示，垂直晶體管的整個半導(dǎo)體區(qū)域都被包括在柵極金屬下方，并且源電極和漏電極都不屏蔽用來對在這兩個電極之間形成的溝道的電導(dǎo)進(jìn)行控制的柵極場。
[0086]然后下一步(S208)是對第一電介質(zhì)層進(jìn)行圖案化。在第二導(dǎo)電層中具有兩個晶體管的電極的情況下，對第一電介質(zhì)層的圖案化包括在兩個晶體管之間形成溝槽。在第二導(dǎo)電層中不存在水平晶體管的電極的情況下，圖案化包括移除電介質(zhì)材料(除了覆蓋垂直晶體管的漏電極的電介質(zhì)材料之外)。
[0087]然后形成半導(dǎo)體層(S210)。該半導(dǎo)體層形成針對兩個晶體管的半導(dǎo)體溝道，并且從而可以描述為公共半導(dǎo)體層。但是，將針對兩個晶體管的半導(dǎo)體溝道彼此隔離是重要的。從而，下一步(S212)是形成該隔離。這可通過不同的方式形成，例如，如圖4a-4j中所詳細(xì)示出的，半導(dǎo)體層延伸到第一電介質(zhì)層中的溝槽中，并且在溝槽中形成隔離通道。在圖7a_7j的示例中，作為隔離工藝的第一步，形成附加電介質(zhì)層，以便為半導(dǎo)體層提供保護(hù)。然后在兩個晶體管之間一起移除該附加電介質(zhì)層和半導(dǎo)體層，以形成隔離。在兩種結(jié)構(gòu)中，沿漏電極和源電極以及夾于其間的第一電介質(zhì)層的側(cè)壁還留有半導(dǎo)體材料。
[0088]下一步(S214)是添加另一電介質(zhì)層，該電介質(zhì)層在其后的步驟(S216)中被圖案化，以形成用來連接兩個晶體管的漏電極的過孔。然后，形成第三導(dǎo)電層(S218)。第三導(dǎo)電層包括垂直晶體管的柵電極。從而，垂直晶體管的所有三個電極形成在彼此交迭的不同導(dǎo)電層中。導(dǎo)電材料還填充過孔，并且形成像素電極。對于頂發(fā)射結(jié)構(gòu)，水平晶體管的柵電極以及行選擇線一起形成在第三導(dǎo)電層中。對于底發(fā)射結(jié)構(gòu)，水平晶體管的柵電極以及行選擇線在第一導(dǎo)電層中形成。在所有結(jié)構(gòu)中，這三個導(dǎo)電層還用來形成水平晶體管的所有電極。此外，垂直晶體管的柵電極形成在源電極上方，并且存儲電容器形成在垂直晶體管的源電極和柵電極54之間。從而，可以避免用于形成存儲電容器的附加金屬層(S卩，沒有第四金屬層)。此外，如上文所述，垂直晶體管的整個半導(dǎo)體區(qū)域都被包括在柵極金屬下方，并且源電極和漏電極都不屏蔽用來對在這兩個電極之間形成的溝道的電導(dǎo)進(jìn)行控制的柵極場。最后(S220)，形成隔堤層，并對其進(jìn)行圖案化，以在像素電極上方容納發(fā)光材料，例如0LED。
[0089]當(dāng)形成各個層時，可使用任何已知方法。例如，可沉積連續(xù)層，并且按照需要對其進(jìn)行圖案化。具體地，可使用光刻進(jìn)行圖案化。備選地，可通過沉積/印刷所需圖案來形成每一層?？捎上嗤虿煌牟牧闲纬啥鄠€導(dǎo)電層。類似地，可由相同或不同的材料形成多個電介質(zhì)層。毫無疑問，本領(lǐng)域技術(shù)人員將會想到很多其它有效的備選方案。應(yīng)理解，本發(fā)明并不限于描述的實施例，并且包括在所附權(quán)利要求的精神和范圍內(nèi)對于本領(lǐng)域技術(shù)人員來說很明顯的修改。
【主權(quán)項】
1.一種只使用三個導(dǎo)電層制作像素驅(qū)動電路的方法，該方法包括: 形成跨及所述三個導(dǎo)電層的垂直驅(qū)動晶體管，其中所述導(dǎo)電層中位于中間導(dǎo)電層的第一側(cè)上的第一導(dǎo)電層提供所述驅(qū)動晶體管的第一源漏連接，其中所述導(dǎo)電層中位于所述中間導(dǎo)電層的與所述第一導(dǎo)電層相對的一側(cè)上的第三導(dǎo)電層提供針對所述垂直驅(qū)動晶體管的柵極連接，以及其中所述中間導(dǎo)電層提供針對所述垂直驅(qū)動晶體管的第二源漏連接； 形成具有位于所述三個導(dǎo)電層之一中的源漏連接的橫向開關(guān)晶體管； 其中，在所述第一導(dǎo)電層和第二導(dǎo)電層之間以及在所述第二導(dǎo)電層和所述第三導(dǎo)電層之間設(shè)置電介質(zhì)層，以及 其中跨及所述垂直驅(qū)動晶體管的所述第一源漏連接和所述第二源漏連接設(shè)置半導(dǎo)體材料。2.根據(jù)權(quán)利要求1所述的方法，還包括:形成在所述垂直驅(qū)動晶體管的所述第一源漏連接和所述第二源漏連接之間垂直延伸的壁，其中所述半導(dǎo)體材料布置在所述壁上，以形成所述垂直驅(qū)動晶體管的垂直延伸溝道。3.根據(jù)權(quán)利要求1或2所述的方法，還包括:在所述中間、第二導(dǎo)電層與所述第三導(dǎo)電層之間形成柵極存儲電容器，以存儲所述驅(qū)動晶體管的驅(qū)動電平。4.根據(jù)權(quán)利要求1-3中的任一項所述的方法，還包括:在所述導(dǎo)電層中的最上方的導(dǎo)電層上制作電介質(zhì)隔堤，所述隔堤限定針對OLED材料的阱，其中所述阱的基底由所述最上方的導(dǎo)電層形成，以及其中所述最上方的導(dǎo)電層與所述垂直驅(qū)動晶體管的所述第一源漏連接電連接。5.根據(jù)權(quán)利要求1-4中的任一項所述的方法，其中所述第三導(dǎo)電層是離所述驅(qū)動電路的襯底最遠(yuǎn)的、所述導(dǎo)電層中的最上方的導(dǎo)電層。6.根據(jù)權(quán)利要求1-5中的任一項所述的方法，包括:在所述中間導(dǎo)電層中形成所述橫向開關(guān)晶體管的源漏連接。7.根據(jù)權(quán)利要求6引用權(quán)利要求2時所述的方法，還包括:在所述橫向開關(guān)晶體管和所述垂直驅(qū)動晶體管之間在所述電介質(zhì)層之一中形成溝槽，其中所述壁包括所述溝槽的側(cè)壁。8.根據(jù)權(quán)利要求6或7所述的方法，包括:在所述第一或第三導(dǎo)電層中形成所述橫向開關(guān)晶體管的柵極連接。9.根據(jù)權(quán)利要求1-5中的任一項所述的方法，包括:在所述第一導(dǎo)電層中形成所述橫向開關(guān)晶體管的源漏連接。10.根據(jù)權(quán)利要求9引用權(quán)利要求2時所述的方法，包括:通過在所述橫向開關(guān)晶體管的源漏連接上方在所述第一導(dǎo)電層和所述第二導(dǎo)電層之間移除電介質(zhì)層來形成所述壁。11.根據(jù)權(quán)利要求9或10所述的方法，包括:在所述第三導(dǎo)電層中形成所述橫向開關(guān)晶體管的柵極連接。12.根據(jù)權(quán)利要求1-11中的任一項所述的方法，包括:為所述橫向開關(guān)晶體管和所述垂直驅(qū)動晶體管兩者提供公共半導(dǎo)體。13.根據(jù)權(quán)利要求12所述的方法，包括:將跨及所述垂直驅(qū)動晶體管的所述第一源漏連接和所述第二源漏連接的半導(dǎo)體材料與覆蓋所述橫向開關(guān)晶體管的所述第一源漏連接和所述第二源漏連接的半導(dǎo)體材料相隔離。14.根據(jù)權(quán)利要求13引用權(quán)利要求7時所述的方法，包括:在所述溝槽中形成半導(dǎo)體隔離。15.根據(jù)權(quán)利要求13所述的方法，包括:在所述中間導(dǎo)電層上形成第三電介質(zhì)層，以及在所述橫向開關(guān)晶體管和所述垂直驅(qū)動晶體管之間移除所述第三電介質(zhì)層和半導(dǎo)體材料。16.—種只具有三個導(dǎo)電層的像素驅(qū)動電路，所述像素驅(qū)動電路包括: 垂直驅(qū)動晶體管，跨及所述三個導(dǎo)電層，其中所述導(dǎo)電層中位于中間導(dǎo)電層的第一側(cè)上的第一導(dǎo)電層提供所述驅(qū)動晶體管的第一源漏連接，其中所述導(dǎo)電層中位于所述中間導(dǎo)電層的與所述第一導(dǎo)電層相對的一側(cè)上的第三導(dǎo)電層提供針對所述垂直驅(qū)動晶體管的柵極連接，以及其中所述中間導(dǎo)電層提供針對所述垂直驅(qū)動晶體管的第二源漏連接； 橫向開關(guān)晶體管，具有位于所述三個導(dǎo)電層之一中的源漏連接； 其中，在所述第一導(dǎo)電層和所述第二導(dǎo)電層之間以及在所述第二導(dǎo)電層和所述第三導(dǎo)電層之間設(shè)置電介質(zhì)層，以及其中跨及所述垂直驅(qū)動晶體管的所述第一源漏連接和所述第二源漏連接設(shè)置半導(dǎo)體材料；以及 像素顯示元件，耦合到所述垂直驅(qū)動晶體管的所述第一源漏連接。17.—種柔性有源矩陣背板，包括:柔性襯底，承載多個根據(jù)權(quán)利要求16所述的像素驅(qū)動電路。18.—種顯示器，包括根據(jù)權(quán)利要求17所述的柔性有源矩陣背板。
【文檔編號】H01L27/12GK105960711SQ201480066249
【公開日】2016年9月21日
【申請日】2014年12月3日
【發(fā)明人】亞歷山德拉··蘭科夫, 夏洛特·哈里森, 伊恩·霍尼, 肖恩·諾瓦爾, 杰瑞米·希爾斯, 布拉格·亞格里奧古
【申請人】弗萊克英納寶有限公司